專利名稱：Tft-lcd陣列基板及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及液晶顯示技術(shù)，尤其涉及一種TFT-IXD陣列基板及其制造方法。
背景技術(shù)：
薄膜晶體管液晶顯示裝置(ThinFilm Transistor Liquid Crystal Display，簡 稱TFT-LCD)是一種主要的平板顯示裝置(Flat Panel Display，簡稱為FPD)。根據(jù)驅(qū)動液晶的電場方向，TFT-IXD分為垂直電場型和水平電場型。其中，垂直電 場型TFT-LCD需要在陣列基板形成像素電極，在彩膜基板形成公共電極；然而水平電場型 TFT-LCD需要在陣列基板同時形成像素電極和公共電極。因此，制作水平電場型TFT-LCD 的陣列基板時，需要額外增加一次形成公共電極的掩模工藝。垂直電場型TFT-LCD包括: 扭曲向列(Twist Nematic,簡稱為TN)型TFT-LCD ；水平電場型TFT-LCD包括邊緣場切 換開關(guān)型(Fringe Field Switching，簡稱FFS)、高級超維場開關(guān)型(Advanced-Super Dimensional Switching ；簡稱AD_SDS)和共平面切換(In-Plane Switching，簡稱為 IPS) 型TFT-LCD。水平電場型TFT-LCD，尤其是FFS或AD-SDS型TFT-LCD具有廣視角、開口率高等 優(yōu)點，廣泛應用于液晶顯示器領(lǐng)域。AD-SDS通過同一平面內(nèi)像素電極邊緣所產(chǎn)生的平行電 場以及像素電極層與公共電極層間產(chǎn)生的縱向電場形成多維空間復合電場，使液晶盒內(nèi)像 素電極間、電極正上方以及液晶盒上方所有取向液晶分子都能夠產(chǎn)生旋轉(zhuǎn)轉(zhuǎn)換，從而提高 了平面取向系液晶工作效率并增大了透光效率。高級超維場開關(guān)技術(shù)可以提高TFT-IXD畫 面品質(zhì)，具有高透過率、寬視角、高開口率、低色差、低響應時間、無擠壓水波紋(push Mura) 波紋等優(yōu)點。圖1為現(xiàn)有的FFS或AD-SDS型TFT-IXD陣列基板的平面示意圖。如圖1所示，陣 列基板(Array Substrate)包括柵線1、數(shù)據(jù)線2、薄膜晶體管(Thin Firm Transistor, 簡稱為TFT) 3、像素電極4、公共電極50以及公共電極線5。柵線1橫向設(shè)置在透明基板上， 數(shù)據(jù)線2縱向設(shè)置在透明基板之上，柵線1與數(shù)據(jù)線2的交叉處設(shè)置有TFT3。TFT3為有源 開關(guān)元件。像素電極4為狹縫電極。公共電極50位于像素電極4的下方，且大部分重疊， 公共電極50與像素電極形成用于驅(qū)動液晶的電場。公共電極線5與公共電極50連接。值 得一提的是，圖1中，附圖標記“50”所指并非是長條狀的狹縫，而是狹縫的下方的板狀公共 電極。圖2A-2C為現(xiàn)有的FFS或AD-SDS型TFT-LCD陣列基板的剖面圖。其中，圖2A為 圖1的A-A向剖面圖，示出了陣列基板像素部分的剖面結(jié)構(gòu)。如圖2A所示，陣列基板具體 還包括透明基板11、公共電極50、柵電極12、柵絕緣層13、半導體層14、摻雜半導體層15、 源電極16、漏電極17、鈍化層18。柵電極12與柵線1 一體成型，源電極16與數(shù)據(jù)線2 —體 成型，漏電極17與像素電極4 一般通過鈍化層過孔180(via hole)連接。當柵線1中輸入 導通信號時，有源層(半導體層14和摻雜半導體層15)導電，數(shù)據(jù)線2的數(shù)據(jù)信號可從源 電極16經(jīng)TFT溝道(channel) 19到達漏電極17，最終輸入至像素電極4。像素電極4得到 信號后與板狀的公共電極50形成用于驅(qū)動液晶轉(zhuǎn)動的電場。
圖2B為現(xiàn)有的FFS或AD-SDS型TFT-LCD陣列基板的PAD區(qū)域的數(shù)據(jù)線的剖面 圖；圖2C為現(xiàn)有的FFS或AD-SDS型TFT-IXD陣列基板的PAD區(qū)域的柵線的剖面圖。PAD區(qū) 域即為壓接區(qū)域，是將柵線、數(shù)據(jù)線及公共電極線等信號線與外部的驅(qū)動電路板的引線壓 接的區(qū)域。PAD區(qū)域位于陣列基板的4個邊中的其中一個或相鄰的兩個邊上。為了將引線 和信號線電連接，PAD區(qū)域的信號線上方必須沒有絕緣層覆蓋。從圖2B及2C中可以看出， PAD區(qū)域的數(shù)據(jù)線2和柵線1上方皆開設(shè)有連接孔181、182，附圖標記700所指的結(jié)構(gòu)是通 過刻蝕透明導電薄膜形成像素電極時同時形成的透明導電層，可導電，圖2B中的附圖標記 300和400是刻蝕摻雜半導體薄膜和半導體薄膜時形成的結(jié)構(gòu)，不影響數(shù)據(jù)線2的通信。如 此可以將外部引線直接焊接在圖2B及2C的透明導電層700上，實現(xiàn)陣列基板與驅(qū)動電路 板的連接。同理，公共電極線上方也同樣開設(shè)有連接孔，用于與外部的引線連接，其結(jié)構(gòu)與 圖2C大體相同，圖略。目前，F(xiàn)FS或AD-SDS型TFT-IXD陣列基板是通過多次構(gòu)圖工藝形成結(jié)構(gòu)圖形來完 成，每一次構(gòu)圖工藝中又分別包括掩膜曝光、顯影、刻蝕和剝離等工藝，其中刻蝕工藝包括 干法刻蝕和濕法刻蝕，所以構(gòu)圖工藝的次數(shù)可以衡量制造TFT-LCD陣列基板的繁簡程度， 減少構(gòu)圖工藝的次數(shù)就意味著制造成本的降低?，F(xiàn)有技術(shù)的六次構(gòu)圖工藝包括公共電極 構(gòu)圖、柵線和柵電極構(gòu)圖、有源層構(gòu)圖、源電極/漏電極構(gòu)圖、過孔構(gòu)圖和像素電極構(gòu)圖?，F(xiàn)有技術(shù)中公開有大量的，通過減少構(gòu)圖工藝次數(shù)來降低制造成本，并通過工藝 的簡化來提高生產(chǎn)效率的技術(shù)文獻。其中，較為領(lǐng)先的技術(shù)為通過五次構(gòu)圖工藝制造FFS 或AD-SDS型TFT-IXD陣列基板的方法。該方法包括步驟1、沉積第一透明導電薄膜，通過普通掩膜板(mask)形成板狀的公共電極的 圖形；步驟2、沉積第一金屬薄膜，用普通掩膜板形成柵線、柵電極及公共電極線的圖 形；步驟3、依次沉積第一絕緣薄膜、半導體薄膜、摻雜半導體薄膜和第二金屬薄膜，用 雙調(diào)掩膜板(dual tone mask)形成有源層(半導體層和摻雜半導體層)、TFT溝道、源電 極、漏電極和數(shù)據(jù)線的圖形；步驟4、沉積第二絕緣薄膜，用第二雙調(diào)掩膜板形成過孔的圖形，在PAD區(qū)域的柵 線區(qū)域、PAD區(qū)域的數(shù)據(jù)線區(qū)域及PAD區(qū)域的公共電極線區(qū)域形成連接孔的圖形；步驟5、沉積第二透明導電薄膜，通過普通掩膜板(mask)形成具有狹縫的像素電 極的圖形。這種傳統(tǒng)的FFS或AD-SDS型TFT-IXD陣列基板的制造方法存在如下缺陷1、需要5次構(gòu)圖工藝，成本較高，市場競爭力低下；2、上述步驟3中，為了形成TFT溝道、源電極及漏電極，需要對整個基板進行兩次 刻蝕，一般采用濕法刻蝕進行，即將基板浸泡于刻蝕液中，去掉沒有被光刻膠所覆蓋且可被 該刻蝕液侵蝕的部分。TFT溝道被濕法刻蝕時，需要嚴格控制刻蝕參數(shù)，通常用控制刻蝕時 間的方法進行。但是由于工藝誤差存在，經(jīng)常會發(fā)生TFT溝道被過度刻蝕(Over Etch) 0 對于陣列基板具有重大意義的TFT溝道，這種過度刻蝕會產(chǎn)生不可忽視的缺陷，會引起TFT 溝道變寬或直接破壞TFT溝道，對液晶顯示器的整體性能及產(chǎn)品合格率產(chǎn)生極大的負面影 響。

發(fā)明內(nèi)容
本發(fā)明提供一種TFT-IXD陣列基板的制造方法，通過四次構(gòu)圖工藝制造陣列基 板，以實現(xiàn)降低成本的目的。本發(fā)明提供一種TFT-IXD陣列基板的制造方法，還解決了現(xiàn)有技術(shù)中，TFT溝道過 刻蝕問題。本發(fā)明提供一種TFT-IXD陣列基板的制造方法，通過三次構(gòu)圖工藝完成陣列基板 的制造，更加節(jié)省了成本。本發(fā)明提供一種TFT-IXD陣列基板的制造方法，其包括步驟1 在透明基板上依次沉積第一透明導電薄膜、第一金屬薄膜及摻雜半導體 薄膜，對既定區(qū)域進行構(gòu)圖，形成包括源電極、漏電極、數(shù)據(jù)線和像素電極的圖形；步驟2 沉積半導體薄膜，對既定區(qū)域進行構(gòu)圖，形成包括摻雜半導體層、TFT溝道 和半導體層的圖形；步驟3 沉積絕緣薄膜和第二金屬薄膜、對既定區(qū)域進行構(gòu)圖，形成包括PAD區(qū)域 數(shù)據(jù)線連接孔、柵線、柵電極以及公共電極線的圖形；步驟4、沉積第二透明導電薄膜，對既定區(qū)域進行構(gòu)圖，形成包括公共電極的圖形。本發(fā)明提供另一種TFT-IXD陣列基板的制造方法，其包括步驟1 在透明基板上依次沉積第一透明導電薄膜、第一金屬薄膜及摻雜半導體 薄膜，對既定區(qū)域進行構(gòu)圖，形成包括源電極、漏電極、數(shù)據(jù)線和像素電極的圖形；步驟2 沉積半導體薄膜，對既定區(qū)域進行構(gòu)圖，形成包括摻雜半導體層、TFT溝道 和半導體層的圖形；步驟3’ 沉積絕緣薄膜和第二金屬薄膜、對既定區(qū)域進行構(gòu)圖，，然后沉積第二透 明導電薄膜，進行離地剝離工藝及刻蝕工藝，形成PAD區(qū)域數(shù)據(jù)線連接孔、柵線、柵電極以 及公共電極線的圖形。本發(fā)明提供另一種TFT-IXD陣列基板的制造方法，其包括步驟100 在透明基板上依次沉積半導體薄膜及摻雜半導體薄膜，或絕緣薄膜、半 導體薄膜及摻雜半導體薄膜，對既定區(qū)域進行構(gòu)圖，形成包括半導體層的圖形；步驟200 沉積第一透明導電薄膜及第一金屬薄膜，對既定區(qū)域進行構(gòu)圖，形成包 括源電極、漏電極、摻雜半導體層、TFT溝道、數(shù)據(jù)線和像素電極的圖形；步驟300 沉積絕緣薄膜、對既定區(qū)域進行構(gòu)圖，形成包括PAD區(qū)域數(shù)據(jù)線連接孔 的圖形；步驟400、沉積第二透明導電薄膜及第二金屬薄膜，對既定區(qū)域進行構(gòu)圖，形成包 括柵線、柵電極和公共電極的圖形。本發(fā)明的TFT-IXD陣列基板的制造方法，通過四次構(gòu)圖工藝制造了 TFT-IXD陣列 基板，相比現(xiàn)有技術(shù)，減少了工藝數(shù)，極大地節(jié)省了成本，提高了市場競爭力。本發(fā)明提供一種TFT-IXD陣列基板，包括限定了像素區(qū)域的柵線和數(shù)據(jù)線，像素 區(qū)域內(nèi)形成有薄膜晶體管以及公共電極和像素電極，像素電極上方對應區(qū)域部分形成有公 共電極；薄膜晶體管的結(jié)構(gòu)從下往上依次為源漏電極、摻雜半導體層、半導體層、絕緣層和 柵電極；其中漏電極與像素電極的上表面接觸，絕緣層同時設(shè)置于像素電極和公共電極之間。本發(fā)明提供另一種TFT-IXD陣列基板，包括限定了像素區(qū)域的柵線和數(shù)據(jù)線，像 素區(qū)域內(nèi)形成有薄膜晶體管以及公共電極和像素電極，像素電極上方對應區(qū)域部分形成有 公共電極；薄膜晶體管的結(jié)構(gòu)從下往上依次為源漏電極、摻雜半導體層、半導體層、絕緣層 和柵電極；其中漏電極與像素電極的上表面接觸，絕緣層同時設(shè)置于像素電極和公共電極 之間，公共電極和柵極在一次構(gòu)圖工藝中形成。本發(fā)明提供再一種TFT-IXD陣列基板，包括限定了像素區(qū)域的柵線和數(shù)據(jù)線，像 素區(qū)域內(nèi)形成有薄膜晶體管以及公共電極和像素電極，像素電極上方對應區(qū)域部分形成有 公共電極；薄膜晶體管的結(jié)構(gòu)從下往上依次為半導體層、摻雜半導體層、源漏電極、絕緣層 和柵電極；其中漏電極與像素電極的上表面接觸，絕緣層同時設(shè)置于像素電極和公共電極 之間。


圖1為現(xiàn)有的FFS或AD-SDS型TFT-LCD陣列基板的平面示意圖；圖2A-2C為現(xiàn)有的FFS或AD-SDS型TFT-LCD陣列基板的剖面圖，其中，圖2A為圖 1的A-A向剖面圖，顯示了像素區(qū)域的剖面圖，圖2B為現(xiàn)有的FFS或AD-SDS型TFT-IXD陣 列基板的PAD區(qū)域的數(shù)據(jù)線的剖面圖；圖2C為現(xiàn)有的FFS或AD-SDS型TFT-LCD陣列基板 的PAD區(qū)域的柵線的剖面圖；圖3為本發(fā)明TFT-IXD陣列基板的實施例1的流程圖；圖4A-圖4C為在透明基板上沉積了第一透明導電薄膜、第一金屬薄膜及摻雜半導 體薄膜后的剖面圖，其中圖3A所示為像素區(qū)域的截面圖，圖:3B所示為PAD區(qū)域的柵線的截 面圖，圖3C所示為PAD區(qū)域的數(shù)據(jù)線的截面圖；圖5A-圖5C為在圖4A-圖4C的結(jié)構(gòu)上涂覆光刻膠后進行了曝光和顯影處理后的 剖面圖；圖6A-圖6C為對圖5A-圖5C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖7A-圖7C為對圖6A-圖6C的光刻膠進行了灰化工藝后的剖面圖；圖8A-圖8C為對圖7A-圖7C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖9A-圖9C為剝離圖8A-圖8C的光刻膠后的剖面圖；圖IOA-圖IOC為在圖9A-圖9C的結(jié)構(gòu)上沉積了半導體薄膜后的剖面圖；圖IlA-圖IlC為對圖IOA-圖IOC的結(jié)構(gòu)上涂覆光刻膠后進行了曝光和顯影處理 后的剖面圖；圖12A-圖12C為對圖IlA-圖IlC的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖13A-圖13C為剝離圖12A-圖12C的光刻膠后的剖面圖；圖14A-圖14C為對圖13A-圖13C的結(jié)構(gòu)沉積了絕緣薄膜和第二金屬薄膜后的剖 面圖；圖15A-圖15C為在圖14A-圖14C的結(jié)構(gòu)上涂覆了光刻膠并進行了曝光和顯影處 理后的剖面圖；圖16A-圖16C為在圖15A-圖15C的結(jié)構(gòu)上進行了刻蝕工藝后的剖面圖；圖17A-圖17C為對圖16A-圖16C的光刻膠進行了灰化工藝后的剖面圖18A-圖18C對圖17A-圖17C的光刻膠進行了刻蝕工藝后的剖面圖；圖19A-圖19C為剝離圖18A-圖18C的光刻膠后的剖面圖；圖20A-圖20C為對圖19A-圖19C的結(jié)構(gòu)上沉積了第二透明導電薄膜后的剖面 圖；圖2IA-圖21C為在圖20A-圖20C的結(jié)構(gòu)上涂覆了光刻膠并進行了曝光和顯影處 理后的剖面圖；圖22A-圖22C為在圖2IA-圖21C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖23A-圖23C為剝離圖22A-圖22C的光刻膠后的剖面圖；圖M為本發(fā)明TFT-IXD陣列基板的制造方法的實施例2的流程圖；圖25A-圖25C為對圖13A-圖13C的結(jié)構(gòu)上沉積了絕緣薄膜及第二金屬薄膜后的 剖面圖；圖2&k_圖26C為在圖25A-圖25C的結(jié)構(gòu)上涂覆光刻膠后進行了曝光和顯影處理 后的剖面圖；圖27A-圖27C為對圖2從_圖^C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖28A-圖^C為對圖27A-圖27C的光刻膠進行了灰化工藝后的剖面圖；圖^A-圖^C為對圖28A-圖^C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖30A-圖30C為對圖^A-圖^C的結(jié)構(gòu)進行了灰化工藝后的剖面圖；圖31A-圖31C為在圖30A-圖30C的結(jié)構(gòu)上沉積了第二透明導電薄膜后的剖面 圖；圖32A-圖32C為在圖31A-圖31C的結(jié)構(gòu)上進行了離地剝離工藝后的剖面圖；圖33A-圖33C為對圖32A-圖32C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖34為本發(fā)明TFT-IXD陣列基板的制造方法的實施例3的流程圖；圖35A-圖35C為在透明基板上沉積了半導體薄膜及摻雜半導體薄膜后的剖面圖， 其中圖3A所示為像素區(qū)域的截面圖，圖:3B所示為PAD區(qū)域的柵線的截面圖，圖3C所示為 PAD區(qū)域的數(shù)據(jù)線的截面圖；圖36A-圖36C為在圖35A-圖35C的結(jié)構(gòu)上涂覆光刻膠后進行了曝光和顯影處理 后的剖面圖；圖37A-圖37C為對圖36A-圖36C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖38A-圖38C為剝離圖37A-圖37C的光刻膠后的剖面圖；圖39A-圖39C為在圖38A-圖38C的結(jié)構(gòu)上沉積了第一透明導電薄膜及第一金屬 薄膜后的剖面圖；圖40A-圖40C為對圖39A-圖39C的結(jié)構(gòu)上涂覆光刻膠后進行了曝光和顯影處理 后的剖面圖；圖41A-圖41C為對圖40A-圖40C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖42A-圖42C為對圖41A-圖41C的光刻膠進行了灰化工藝后的剖面圖；圖43A-圖43C對圖42A-圖42C的第一金屬薄膜進行了刻蝕工藝后的剖面圖；圖44A-圖44C對圖43A-圖43C的摻雜半導體薄膜進行了刻蝕工藝后的剖面圖；圖45A-圖45C為剝離圖44A-圖44C的光刻膠后的剖面圖；圖46A-圖46C為對圖45A-圖45C的結(jié)構(gòu)上沉積了絕緣薄膜后的剖面圖47A-圖47C為在圖46A-圖46C的結(jié)構(gòu)上涂覆了光刻膠并進行了曝光和顯影處 理后的剖面圖；圖48A-圖48C為在圖47A-圖47C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖49A-圖49C為剝離圖48A-圖48C的光刻膠后的剖面圖；圖50A-圖50C為在圖49A-圖49C的結(jié)構(gòu)上沉積了第二透明導電薄膜和第二金屬 薄膜后的剖面圖；圖51A-圖51C為對圖50A-圖50C的結(jié)構(gòu)上涂覆光刻膠后進行了曝光和顯影處理 后的剖面圖；圖52A-圖52C為對圖50A-圖50C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖53A-圖53C為對圖52A-圖52C的光刻膠進行了灰化工藝后的剖面圖；圖54A-圖54C對圖53A-圖53C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖55A-圖55C為剝離圖54A-圖MC的光刻膠后的剖面圖。附圖標記1-柵線； 2-數(shù)據(jù)線；3-TFT ； 4-像素電極； 5-公共電極線；11-透明基板；12-柵電極層；13-柵絕緣層；14-半導體層；15-摻雜半導體層； 16-源電極；17-漏電極；18-鈍化層； 19-鈍化層過孔；49-狹縫；50-公共電極； 孔； 181-PAD區(qū)域數(shù)據(jù)線連接孔；182-PAD區(qū)域柵線連接100-第一透明導電薄膜；200-第一金屬薄膜；300-半導體薄膜；40-摻雜半導體薄膜；500-絕緣薄膜；600-第二金屬薄膜；700-第二透明導電薄膜；800-絕緣薄膜。
具體實施例方式為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例 中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是 本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員 在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。本發(fā) 明實施例以FFS或AD-SDS型TFT-LCD陣列基板舉例說明。實施例1 圖3為本發(fā)明TFT-IXD陣列基板的制造方法的實施例1的流程圖。如圖3所示， 本發(fā)明TFT-IXD陣列基板的制造方法，包括步驟1 在透明基板上依次沉積第一透明導電薄膜、第一金屬薄膜及摻雜半導體 薄膜，對既定區(qū)域進行構(gòu)圖，形成包括源電極、漏電極、數(shù)據(jù)線和像素電極的圖形；步驟2 沉積半導體薄膜，對既定區(qū)域進行構(gòu)圖，形成包括摻雜半導體層、TFT溝道 和半導體層的圖形；步驟3 沉積絕緣薄膜和第二金屬薄膜、對既定區(qū)域進行構(gòu)圖，形成包括PAD區(qū)域 數(shù)據(jù)線連接孔、柵線、柵電極以及公共電極線的圖形；
步驟4、沉積第二透明導電薄膜，對既定區(qū)域進行構(gòu)圖，形成包括公共電極的圖形。本發(fā)明的TFT-IXD陣列基板的制造方法，通過四次構(gòu)圖工藝制造了 FFS或AD-SDS 型TFT-LCD陣列基板，相比現(xiàn)有技術(shù)，減少了工藝數(shù)，極大地節(jié)省了成本，提高了市場競爭 力。下面結(jié)合圖4A-圖23C詳細說明本發(fā)明TFT-IXD陣列基板實施例1的制造方法。首先根據(jù)圖4A-圖9C詳細說明本發(fā)明TFT-IXD陣列基板的制造方法的實施例1的 第一構(gòu)圖工藝。圖4A-圖4C為在透明基板上沉積了第一透明導電薄膜、第一金屬薄膜及摻 雜半導體薄膜后的剖面圖，其中圖4A所示為像素區(qū)域的截面圖，圖4B所示為PAD區(qū)域的柵 線的截面圖，圖4C所示為PAD區(qū)域的數(shù)據(jù)線的截面圖；圖5A-圖5C為在圖4A-圖4C的結(jié) 構(gòu)上涂覆光刻膠后進行了曝光和顯影處理后的剖面圖；圖6A-圖6C為對圖5A-圖5C的結(jié) 構(gòu)進行了刻蝕工藝后的剖面圖；圖7A-圖7C為對圖6A-圖6C的光刻膠進行了灰化工藝后 的剖面圖；圖8A-圖8C為對圖7A-圖7C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖9A-圖9C 為剝離圖8A-圖8C的光刻膠后的剖面圖。如圖4A-圖9C所示，本發(fā)明TFT-IXD陣列基板的制造方法的實施例1的第一構(gòu)圖 工藝包括如下步驟步驟11 在所述透明基板11上依次沉積第一透明導電薄膜100、第一金屬薄 膜200及摻雜半導體薄膜400，如圖4A-圖4C ；具體為，采用等離子增強化學氣相沉積 (PECVD)、磁控濺射、熱蒸發(fā)或其它成膜方法，在透明基板11 (如玻璃基板或石英基板)上依 次沉積第一透明導電薄膜100、第一金屬薄膜200及摻雜半導體薄膜400 ；第一透明導電薄 膜100可以為ΙΤ0、ΙΖ0等，第一金屬薄膜200可以是鉬、鋁、鋁釹合金、鎢、鉻、銅等金屬形成 的單層薄膜，也可以是以上金屬多層沉積形成的多層薄膜。步驟12 在圖4Α-圖4C的結(jié)構(gòu)的摻雜半導體薄膜400上涂敷光刻膠1000，通過 預制的掩膜板對所述光刻膠進行曝光及顯影處理。此步驟中采用的掩膜板為雙色調(diào)掩膜板 (例如半色調(diào)掩膜板或灰色調(diào)掩膜板)，雙色調(diào)掩膜板根據(jù)光的透過程度或強度，可分為完 全漏光區(qū)域、部分漏光區(qū)域及不漏光區(qū)域。通過此掩膜板進行曝光處理后，光刻膠100形成 不曝光區(qū)域、部分曝光區(qū)域及完全曝光區(qū)域，然后經(jīng)顯影處理，完全曝光區(qū)域的光刻膠被藥 劑洗去；部分曝光區(qū)域的光刻膠中，上層被曝光而洗去，留下下層光刻膠；不曝光區(qū)域保持 不變。本步驟的光刻膠1000中，其不曝光區(qū)域?qū)嚵谢宓臄?shù)據(jù)線2 (參閱圖1)、源電極 及漏電極的區(qū)域，所述部分曝光區(qū)域?qū)鲫嚵谢宓南袼仉姌O4(參閱圖1)的區(qū)域，所 述完全曝光區(qū)域?qū)鲫嚵谢宓钠溆鄥^(qū)域，如圖5Α-圖5C。步驟13 對圖5Α-圖5C的結(jié)構(gòu)進行刻蝕工藝，去掉所述完全曝光區(qū)域的摻雜半導 體薄膜400、第一金屬薄膜200和第一透明導電薄膜100，形成包括數(shù)據(jù)線2及像素電極4的 圖形。本步驟的刻蝕工藝，實際上包括三步刻蝕，第一步是采用摻雜半導體材料的刻蝕液， 對摻雜半導體薄膜400進行刻蝕，第二步是采用金屬材料刻蝕液(例如磷酸和硝酸的混合 物)對第一金屬薄膜200進行刻蝕，得到了數(shù)據(jù)線2的圖形，第三步是用ITO或IZO的刻蝕 液，去掉第一透明導電薄膜100，形成了像素電極4的圖形，如圖6Α-圖6C。實際生產(chǎn)中，刻 蝕大面積圖形采用濕法刻蝕，所謂濕法刻蝕是將被刻蝕物投入刻蝕液中，使得刻蝕液腐蝕 掉暴露出的被刻蝕物。金屬材料刻蝕液僅能刻蝕掉金屬材料，即第一金屬薄膜。被光刻膠 覆蓋的區(qū)域，也就是部分曝光區(qū)域及不曝光區(qū)域的薄膜，由于有光刻膠保護沒有被腐蝕，僅是完全曝光區(qū)域的薄膜，由于直接與刻蝕液接觸被腐蝕掉，殘留的薄膜形成所要的圖形。步驟14 對圖6A-圖6C的光刻膠100進行灰化工藝，暴露出所述部分曝光區(qū)域的 摻雜半導體薄膜400，如圖7A-圖7C?；一に嚨淖饔脼槿サ粢欢ê穸鹊墓饪棠z。此步驟 中，去掉的光刻膠厚度與步驟12中光刻膠部分曝光區(qū)域的厚度相同，即灰化工藝后，光刻 膠僅在不曝光區(qū)域有保留，其他區(qū)域無光刻膠剩余。步驟15 對圖7A-圖7C的結(jié)構(gòu)進行刻蝕工藝，去掉部分曝光區(qū)域的摻雜半導體薄 膜400和第一金屬薄膜200，形成包括源電極16及漏電極17的圖形，如8A-圖8C。此 步驟的刻蝕工藝包括兩步刻蝕，先刻蝕摻雜半導體薄膜400，然后刻蝕第一金屬薄膜200， 形成了源電極16和漏電極17，并且暴露出了像素電極4。步驟16 剝離圖8A-圖8C中剩余光刻膠1000，如圖9A-圖9C。下面根據(jù)圖IOA-圖13C詳細說明本發(fā)明TFT-IXD陣列基板的制造方法實施例1的 第二構(gòu)圖工藝。圖IOA-圖IOC為在圖9A-圖9C的結(jié)構(gòu)上沉積了半導體薄膜后的剖面圖； 圖IlA-圖IlC為對圖IOA-圖IOC的結(jié)構(gòu)上涂覆光刻膠后進行了曝光和顯影處理后的剖面 圖；圖12A-圖12C為對圖IlA-圖IlC的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖13A-圖13C 為剝離圖12A-圖12C的光刻膠后的剖面圖。如圖IOA-圖13C所示，本發(fā)明TFT-IXD陣列基板的制造方法的實施例1的第二構(gòu) 圖工藝包括如下步驟步驟21 在圖9A-圖9C的結(jié)構(gòu)上，沉積半導體薄膜300，如圖IOA-圖10C。步驟22 在圖IOA-圖IOC的半導體薄膜300上涂覆光刻膠2000，通過預制的掩膜 板對所述光刻膠進行曝光和顯影處理，使得所述光刻膠2000包括完全曝光區(qū)域及不曝光 區(qū)域，其中所述不曝光區(qū)域?qū)鲫嚵谢宓陌雽w層14 (參閱圖2、的區(qū)域，所述完全 曝光區(qū)域?qū)溆鄥^(qū)域，如圖IlA-圖11C。本步驟采用的掩膜板為普通掩膜板，具有完全漏 光的區(qū)域和不漏光的區(qū)域。步驟23 對圖IlA-圖IlC進行刻蝕工藝，去掉所述完全曝光區(qū)域的半導體薄膜 300，形成了半導體層14和摻雜半導體層15，如圖12A-圖12C。本步驟中，TFT溝道自然形 成，無需刻蝕。因此，可以避免如現(xiàn)有技術(shù)中，刻蝕摻雜半導體薄膜形成TFT溝道時會產(chǎn)生 過刻蝕的缺陷的問題。步驟24 剝離圖12A-圖12C剩余的光刻膠2000，如圖13A-圖13C。下面根據(jù)圖14A-圖19C詳細說明本發(fā)明TFT-IXD陣列基板的制造方法的實施例1 的第三構(gòu)圖工藝。圖14A-圖14C為對圖13A-圖13C的結(jié)構(gòu)沉積了絕緣薄膜和第二金屬薄 膜后的剖面圖；圖15A-圖15C為在圖14A-圖14C的結(jié)構(gòu)上涂覆了光刻膠并進行了曝光和 顯影處理后的剖面圖；圖16A-圖16C為在圖15A-圖15C的結(jié)構(gòu)上進行了刻蝕工藝后的剖 面圖；圖17A-圖17C為對圖16A-圖16C的光刻膠進行了灰化工藝后的剖面圖；圖18A-圖 18C對圖17A-圖17C的光刻膠進行了刻蝕工藝后的剖面圖；圖19A-圖19C為剝離圖18A-圖 18C的光刻膠后的剖面圖。如圖14A-圖19C所示，本發(fā)明TFT-IXD陣列基板的制造方法的實施例1的第三構(gòu) 圖工藝包括如下步驟步驟31 在圖13A-圖13C的結(jié)構(gòu)上，沉積絕緣薄膜500和第二金屬薄膜600，如圖 14A-圖 14C ；
步驟32 在圖14A-圖14C中的第二金屬薄膜上涂覆光刻膠3000，通過預制的掩膜 板對光刻膠300進行曝光和顯影處理，使得所述光刻膠300包括不曝光區(qū)域、部分曝光區(qū)域 及完全曝光區(qū)域，其中所述不曝光區(qū)域?qū)嚵谢宓臇烹姌O12、柵線1及公共電極線5的 區(qū)域，所述完全曝光區(qū)域?qū)鲫嚵谢宓腜AD區(qū)域的數(shù)據(jù)線2的區(qū)域，所述部分曝光區(qū) 域?qū)鲫嚵谢宓钠溆鄥^(qū)域，如圖15A-圖15C。步驟33 對15A-圖15C的結(jié)構(gòu)進行刻蝕工藝，去掉完全曝光區(qū)域的第二金屬薄膜 600和絕緣薄膜500進行刻蝕，形成包括PAD區(qū)域數(shù)據(jù)線連接孔及柵絕緣層13的圖形，如圖 16A-圖 16C。步驟34 對圖16A-圖16C的光刻膠3000進行灰化工藝，暴露出所述部分曝光區(qū) 域的所述第二金屬薄膜600，如圖17A-圖17C。步驟35 對圖17A-圖17C的結(jié)構(gòu)進行刻蝕工藝，去掉所述部分曝光區(qū)域的第二金 屬薄膜600，形成包括公共電極線5(參閱圖1)、柵電極12及柵線1的圖形，如圖18A-圖 18C。步驟36 剝離圖18A-圖18的剩余光刻膠3000，圖19A-圖19C。下面根據(jù)圖20A-圖23C詳細說明本發(fā)明TFT-IXD陣列基板的制造方法的實施例 1的第四構(gòu)圖工藝。圖20A-圖20C為對圖19A-圖19C的結(jié)構(gòu)上沉積了第二透明導電薄膜 后的剖面圖；圖2IA-圖21C為在圖20A-圖20C的結(jié)構(gòu)上涂覆了光刻膠并進行了曝光和顯 影處理后的剖面圖；圖22A-圖22C為在圖21A-圖21C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖； 圖23A-圖23C為剝離圖22A-圖22C的光刻膠后的剖面圖。如圖20A-圖23C所示，本發(fā)明TFT-IXD陣列基板的制造方法的實施例1的第四構(gòu) 圖工藝包括如下步驟步驟41 在圖19A-圖19C的結(jié)構(gòu)上，沉積第二透明導電薄膜700，如圖20A-圖 20C。步驟42 在圖20A-圖20C的第二透明導電薄膜700上涂覆光刻膠4000，通過預制 的掩膜板對光刻膠4000進行曝光和顯影處理，使得所述光刻膠4000包括完全曝光區(qū)域及 不曝光區(qū)域，其中所述不曝光區(qū)域?qū)鲫嚵谢宓墓搽姌O50 (參閱圖1)、PAD區(qū)域 的數(shù)據(jù)線2以及PAD區(qū)域的柵線1的區(qū)域，所述完全曝光區(qū)域?qū)溆鄥^(qū)域，如圖21A-圖 21C。步驟44 對圖2IA-圖21C的結(jié)構(gòu)進行刻蝕工藝，去掉所述完全曝光區(qū)域的所述第 二透明導電薄膜700，形成包括公共電極50的圖形，如圖22k-圖22C。步驟45 剝離圖22k-圖22C的剩余光刻膠4000，如圖23A-圖23C。本發(fā)明TFT-IXD陣列基板的制造方法的實施例1，不僅相比現(xiàn)有的五次構(gòu)圖工藝， 少了一次構(gòu)圖，還采用了先構(gòu)圖摻雜半導體層，然后構(gòu)圖半導體層的方法，避免了 TFT溝道 被過刻蝕，保障了液晶顯示器的生產(chǎn)品質(zhì)。圖23A-圖23C示出了本發(fā)明實施例1制造的 TFT-LCD陣列基板結(jié)構(gòu)，包括限定了像素區(qū)域的柵線和數(shù)據(jù)線，像素區(qū)域內(nèi)形成有薄膜晶體 管以及公共電極和像素電極，像素電極上方對應區(qū)域部分形成有公共電極；薄膜晶體管的 結(jié)構(gòu)從下往上依次為源漏電極、摻雜半導體層、半導體層、絕緣層和柵電極；其中漏電極與 像素電極的上表面接觸，絕緣層同時設(shè)置于像素電極和公共電極之間。實施例2:
圖M為本發(fā)明TFT-IXD陣列基板的制造方法的實施例2的流程圖。如圖M所示， 本發(fā)明TFT-IXD陣列基板的制造方法，包括步驟1 在透明基板上依次沉積第一透明導電薄膜、第一金屬薄膜及摻雜半導體 薄膜，對既定區(qū)域進行構(gòu)圖，形成包括源電極、漏電極、數(shù)據(jù)線和像素電極的圖形；步驟2 沉積半導體薄膜，對既定區(qū)域進行構(gòu)圖，形成包括摻雜半導體層、TFT溝道 和半導體層的圖形；步驟3’ 沉積絕緣薄膜和第二金屬薄膜、對既定區(qū)域進行構(gòu)圖，然后沉積第二透明 導電薄膜，進行離地剝離工藝及刻蝕工藝，形成PAD區(qū)域數(shù)據(jù)線連接孔、柵線、柵電極以及 公共電極線的圖形。本實施例的TFT-IXD陣列基板的制造方法，通過三次構(gòu)圖工藝制造了 TFT-IXD陣 列基板，相比實施例1，進一步減少了工藝數(shù)，極大地節(jié)省了成本，提高了市場競爭力。下面結(jié)合圖25A-圖33C詳細說明本發(fā)明TFT-IXD陣列基板實施例2的制造方法。 由于實施例2的第一構(gòu)圖工藝和第二構(gòu)圖工藝與實施例1相同，因此不再贅述。根據(jù)圖25A-圖33C詳細說明本發(fā)明TFT-IXD陣列基板的制造方法的實施例2的 第三構(gòu)圖工藝。圖25A-圖25C為對圖13A-圖13C的結(jié)構(gòu)上沉積了絕緣薄膜及第二金屬薄 膜后的剖面圖；圖26A-圖^C為在圖25A-圖25C的結(jié)構(gòu)上涂覆光刻膠后進行了曝光和顯 影處理后的剖面圖；圖27A-圖27C為對圖2隊-圖^C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖； 圖28A-圖28C為對圖27A-圖27C的光刻膠進行了灰化工藝后的剖面圖；圖^A-圖29C為 對圖28A-圖^C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖30A-圖30C為對圖^A-圖^C的 結(jié)構(gòu)進行了灰化工藝后的剖面圖；圖31A-圖31C為在圖30A-圖30C的結(jié)構(gòu)上沉積了第二 透明導電薄膜后的剖面圖；圖32A-圖32C為在圖31A-圖31C的結(jié)構(gòu)上進行了離地剝離工 藝后的剖面圖；圖33A-圖33C為對圖32A-圖32C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖。如圖25A-圖33C所示，本發(fā)明TFT-IXD陣列基板的制造方法實施例2的第三構(gòu)圖 工藝包括如下步驟步驟31’ 在圖13A-圖13C得到的結(jié)構(gòu)上依次沉積絕緣薄膜500及第二金屬薄膜 600，如圖 25A-圖 25C。步驟32，在圖25A-圖25C的第二金屬薄膜600上涂敷光刻膠3000，，通過預制 的掩膜板對所述光刻膠3000’進行曝光及顯影處理，使得所述光刻膠3000’包括不曝光區(qū) 域、大部分曝光區(qū)域、小部分曝光區(qū)域及完全曝光區(qū)域，其中所述完全曝光區(qū)域?qū)嚵谢?板的PAD區(qū)域的數(shù)據(jù)線2的區(qū)域，所述大部分曝光區(qū)域?qū)鲫嚵谢宓墓搽姌O50的 區(qū)域，所述小部分曝光區(qū)域?qū)鲫嚵谢宓臇啪€1、柵電極12的區(qū)域，所述不曝光區(qū)域 對應所述陣列基板的其余區(qū)域，如圖26A-圖^C。本步驟中采用的掩膜板為三色調(diào)掩膜板， 具有完全漏光區(qū)域、大部分漏光區(qū)域、小部分漏光區(qū)域及不漏光區(qū)域，這4個區(qū)域是漏光的 強度或程度來劃分的。步驟33’ 對圖26a-圖26C的結(jié)構(gòu)進行刻蝕工藝，去掉所述完全曝光區(qū)域的絕緣 薄膜500及第二金屬薄膜600，形成包括PAD區(qū)域數(shù)據(jù)線連接孔及柵絕緣層13的圖形，如 圖27A-圖27C。本步驟中，分兩步刻蝕，先刻蝕掉第二金屬薄膜600，然后在刻蝕絕緣薄膜 500。步驟34’ 對圖27A-圖27C的光刻膠3000’進行灰化工藝，暴露出所述大部分曝光區(qū)域的第二金屬薄膜600，如圖28A-圖28C。步驟35’ 對圖28A-圖28C的結(jié)構(gòu)進行刻蝕工藝，去掉所述小部分曝光區(qū)域的第 二金屬薄膜600，如圖29A-圖29C。步驟36，對圖29A-圖29C的光刻膠3000’進行灰化工藝，暴露出所述小部分曝 光區(qū)域的第二金屬薄膜600，如圖30A-圖30C。步驟37’ 在圖30A-圖30C的結(jié)構(gòu)上沉積第二透明導電薄膜700，如圖31A-圖31C。步驟38’ 對圖31A-圖31C的結(jié)構(gòu)進行離地剝離工藝，去掉所述不曝光區(qū)域的光 刻膠3000’及沉積在所述光刻膠3000’上的所述第二透明導電薄膜700，形成包括公共電極 50的圖形，圖32A-圖32C。步驟39’ 對圖32A-圖32C的結(jié)構(gòu)進行刻蝕工藝，去掉所述不曝光區(qū)域的第二金 屬薄膜600，形成包括柵線1及柵電極12的圖形。本實施例的TFT-IXD陣列基板的制造方法，通過三次構(gòu)圖工藝制造了 AD-SDS型 TFT-LCD陣列基板，相比實施例1，進一步減少了工藝數(shù)，極大地節(jié)省了成本，提高了市場競 爭力。圖33A-圖33C示出了本發(fā)明實施例2制造的另一種TFT-IXD陣列基板結(jié)構(gòu)，包括限 定了像素區(qū)域的柵線和數(shù)據(jù)線，像素區(qū)域內(nèi)形成有薄膜晶體管以及公共電極和像素電極， 像素電極上方對應區(qū)域部分形成有公共電極；薄膜晶體管的結(jié)構(gòu)從下往上依次為源漏電 極、摻雜半導體層、半導體層、絕緣層和柵電極；其中漏電極與像素電極的上表面接觸，絕緣 層同時設(shè)置于像素電極和公共電極之間，公共電極和柵極在一次構(gòu)圖工藝中形成。所以柵 極12的上方留有第二透明導電薄膜700，公共電極50下方留有第二金屬薄膜600.實施例3圖34為本發(fā)明TFT-IXD陣列基板的制造方法的實施例3的流程圖。如圖34所示， 本發(fā)明TFT-IXD陣列基板的制造方法，包括步驟100 在透明基板上依次沉積半導體薄膜及摻雜半導體薄膜，或絕緣薄膜、半 導體薄膜及摻雜半導體薄膜，對既定區(qū)域進行構(gòu)圖，形成包括半導體層的圖形；步驟200 沉積第一透明導電薄膜及第一金屬薄膜，對既定區(qū)域進行構(gòu)圖，形成包 括源電極、漏電極、摻雜半導體層、TFT溝道、數(shù)據(jù)線和像素電極的圖形；步驟300 沉積絕緣薄膜、對既定區(qū)域進行構(gòu)圖，形成包括PAD區(qū)域數(shù)據(jù)線連接孔 的圖形；步驟400、沉積第二透明導電薄膜及第二金屬薄膜，對既定區(qū)域進行構(gòu)圖，形成包 括柵線、柵電極和公共電極的圖形。本發(fā)明的TFT-IXD陣列基板的制造方法，通過四次構(gòu)圖工藝制造了 FFS或AD-SDS 型TFT-LCD陣列基板，相比現(xiàn)有技術(shù)，減少了工藝數(shù)，極大地節(jié)省了成本，提高了市場競爭 力。下面結(jié)合圖35A-圖55C詳細說明本發(fā)明TFT-IXD陣列基板實施例3的制造方法。首先根據(jù)圖35A-圖38C詳細說明本發(fā)明TFT-IXD陣列基板的制造方法的實施例 3的第一構(gòu)圖工藝。圖35A-圖35C為在透明基板上沉積了半導體薄膜及摻雜半導體薄膜 后的剖面圖，其中圖35A所示為像素區(qū)域的截面圖，圖:3B所示為PAD區(qū)域的柵線的截面圖， 圖35C所示為PAD區(qū)域的數(shù)據(jù)線的截面圖；圖36A-圖36C為在圖35A-圖35C的結(jié)構(gòu)上涂 覆光刻膠后進行了曝光和顯影處理后的剖面圖；圖37A-圖37C為對圖36A-圖36C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖38A-圖38C為剝離圖37A-圖37C的光刻膠后的剖面圖。如圖35A-圖38C所示，本發(fā)明TFT-IXD陣列基板的制造方法實施例3的第一構(gòu)圖 工藝包括如下步驟步驟1100 在所述透明基板11上依次沉積半導體薄膜300及摻雜半導體薄膜 400，如圖 35A-圖 35C。步驟1200 在圖35A-圖35C的摻雜半導體薄膜上涂敷光刻膠5000，通過預制的掩 膜板對所述光刻膠5000進行曝光及顯影處理，使得所述光刻膠包括不曝光區(qū)域完全曝光 區(qū)域，其中所述不曝光區(qū)域?qū)嚵谢宓陌雽w層14的區(qū)域，所述完全曝光區(qū)域?qū)?述陣列基板的其余區(qū)域，如圖36A-圖36C。步驟1300 對圖36A-圖36C的結(jié)構(gòu)進行刻蝕工藝，去掉所述完全曝光區(qū)域的摻雜 半導體薄膜400和半導體薄膜300，形成包括半導體層14的圖形，如圖37A-圖37C。步驟1400 剝離圖37A-圖37C中剩余光刻膠5000，如圖38A-圖38C。本實施例的第一次構(gòu)圖工藝的步驟100中，還可以首先沉積絕緣薄膜，得到半導 體層下面形成絕緣層的圖形。該絕緣層能夠防止半導體層和背光模組之間形成寄生電容， 阻礙信號傳輸。該絕緣薄膜優(yōu)選采用不透明的材料，例如氮化硅和炭黑的混合物(制作黑 矩陣的材料)等，同時能夠起到黑矩陣的作用。下面根據(jù)圖39A-圖45C詳細說明本發(fā)明TFT-IXD陣列基板的制造方法的實施例 3的第二構(gòu)圖工藝。圖39A-圖39C為在圖38A-圖38C的結(jié)構(gòu)上沉積了第一透明導電薄膜 及第一金屬薄膜后的剖面圖；圖40A-圖40C為對圖39A-圖39C的結(jié)構(gòu)上涂覆光刻膠后進 行了曝光和顯影處理后的剖面圖；圖4IA-圖41C為對圖40A-圖40C的結(jié)構(gòu)進行了刻蝕工 藝后的剖面圖；圖42A-圖42C為對圖41A-圖41C的光刻膠進行了灰化工藝后的剖面圖；圖 43A-圖43C對圖42A-圖42C的第一金屬薄膜進行了刻蝕工藝后的剖面圖；圖44A-圖44C 對圖43A-圖43C的摻雜半導體薄膜進行了刻蝕工藝后的剖面圖；圖45A-圖45C為剝離圖 44A-圖44C的光刻膠后的剖面圖。如圖39A-圖45C所示，本發(fā)明TFT-IXD陣列基板的制造方法實施例3的第二構(gòu)圖 工藝包括如下步驟步驟2100 在圖38A-圖38C得到的結(jié)構(gòu)上，依次沉積第一透明導電薄膜100及第 一金屬薄膜200，如圖39A-圖39C。步驟2200 在圖39A-圖39C的第一金屬薄膜上涂敷光刻膠6000，通過預制的掩膜 板對所述光刻膠6000進行曝光及顯影處理，使得所述光刻膠6000包括不曝光區(qū)域、部分曝 光區(qū)域及完全曝光區(qū)域，其中所述不曝光區(qū)域?qū)嚵谢宓臄?shù)據(jù)線2、源電極16及漏電 極17的區(qū)域，所述部分曝光區(qū)域?qū)鲫嚵谢宓南袼仉姌O4的區(qū)域，所述完全曝光區(qū) 域?qū)鲫嚵谢宓钠溆鄥^(qū)域，如圖40A-圖40C。步驟2300 對圖40A-圖40C的結(jié)構(gòu)進行刻蝕工藝，去掉所述完全曝光區(qū)域的第 一金屬薄膜200和第一透明導電薄膜100，形成包括數(shù)據(jù)線2及像素電極4的圖形，如圖 4IA-圖 41C。步驟MOO 對圖41A-圖41C的光刻膠6000進行灰化工藝，暴露出所述部分曝光 區(qū)域的第一金屬薄膜200，如圖42A-圖42C。步驟2500 對圖42A-圖42C的結(jié)構(gòu)進行刻蝕工藝，去掉所述部分曝光區(qū)域的第一金屬薄膜200和摻雜半導體薄膜400，形成包括TFT溝道19、源電極16及漏電極17的圖形， 如圖43A-圖44C。步驟沈00 剝離圖44A-圖44C中剩余光刻膠6000，如圖45A-圖45C。下面根據(jù)圖46A-圖49C詳細說明本發(fā)明TFT-IXD陣列基板的制造方法的實施例 2的第三構(gòu)圖工藝。圖46A-圖46C為對圖45A-圖45C的結(jié)構(gòu)上沉積了絕緣薄膜后的剖面 圖；圖47A-圖47C為在圖46A-圖46C的結(jié)構(gòu)上涂覆了光刻膠并進行了曝光和顯影處理后的 剖面圖；圖48A-圖48C為在圖47A-圖47C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖49A-圖 49C為剝離圖48A-圖48C的光刻膠后的剖面圖。如圖46A-圖49C所示，本發(fā)明TFT-IXD陣列基板的制造方法實施例3的第三構(gòu)圖 工藝包括如下步驟步驟3100 在圖45A-圖45C得到的結(jié)構(gòu)上，沉積絕緣薄膜500，如圖46A-圖46C。步驟3200 在圖46A-圖46C的絕緣薄膜500上涂敷光刻膠7000，通過預制的掩膜 板對所述光刻膠7000進行曝光及顯影處理，使得所述光刻膠7000包括不曝光區(qū)域完全曝 光區(qū)域，其中所述完全曝光區(qū)域?qū)嚵谢宓腜AD區(qū)域的數(shù)據(jù)線2的區(qū)域，所述不曝光區(qū) 域?qū)鲫嚵谢宓钠溆鄥^(qū)域，如圖47A-圖47C。步驟3300 對圖47A-圖47C的結(jié)構(gòu)進行刻蝕工藝，去掉所述完全曝光區(qū)域的絕緣 薄膜500，形成包括柵絕緣層13的圖形，如圖48A-圖48C。步驟3400 剝離圖48A-圖48C中剩余光刻膠7000，如圖49A-圖49C。下面根據(jù)圖50A-圖55C詳細說明本發(fā)明TFT-IXD陣列基板的制造方法的實施例 2的第四構(gòu)圖工藝。圖50A-圖50C為在圖49A-圖49C的結(jié)構(gòu)上沉積了第二透明導電薄膜 和第二金屬薄膜后的剖面圖；圖51A-圖51C為對圖50A-圖50C的結(jié)構(gòu)上涂覆光刻膠后進 行了曝光和顯影處理后的剖面圖；圖52A-圖52C為對圖50A-圖50C的結(jié)構(gòu)進行了刻蝕工 藝后的剖面圖；圖53A-圖53C為對圖52A-圖52C的光刻膠進行了灰化工藝后的剖面圖；圖 54A-圖54C對圖53A-圖53C的結(jié)構(gòu)進行了刻蝕工藝后的剖面圖；圖55A-圖55C為剝離圖 54A-圖MC的光刻膠后的剖面圖。如圖50A-圖55C所示，本發(fā)明TFT-IXD陣列基板的制造方法實施例3的第三構(gòu)圖 工藝包括如下步驟步驟4100 在圖49A-圖49C的結(jié)構(gòu)上，沉積第二透明導電薄膜700和第二金屬薄 膜600，如圖50A-圖50C。步驟4200 在圖50A-圖50C的第二金屬薄膜600上涂覆光刻膠8000，通過預制 的掩膜板對光刻膠8000進行曝光和顯影處理，使得所述光刻膠包括不曝光區(qū)域、部分曝光 區(qū)域及完全曝光區(qū)域，其中所述不曝光區(qū)域?qū)嚵谢宓臇烹姌O12、柵線1、公共電極線 5及PAD區(qū)域的數(shù)據(jù)線2的區(qū)域，所述部分曝光區(qū)域?qū)鲫嚵谢宓墓搽姌O50的區(qū) 域，所述完全曝光區(qū)域?qū)鲫嚵谢宓钠溆鄥^(qū)域，如圖51A-圖51C。步驟4300 對圖51A-圖51C的結(jié)構(gòu)進行刻蝕工藝，去掉完全曝光區(qū)域的第二金屬 薄膜600和第二透明導電薄膜700，形成包括柵線1、柵電極12、公共電極線5及公共電極 50的圖形，如圖52A-圖52C。步驟4400 對圖52A-圖52C的光刻膠8000進行灰化工藝，暴露出所述部分曝光 區(qū)域的所述第二金屬薄膜600，如圖53A-圖53C。
步驟4500 對圖53A-圖53C的結(jié)構(gòu)進行刻蝕工藝，去掉所述部分曝光區(qū)域的第二 金屬薄膜600，暴露出公共電極50，如圖54A-圖MC。步驟4600 剝離圖54A-圖54C剩余光刻膠，如圖55A-圖55C。根據(jù)實施例2的啟示，本領(lǐng)域技術(shù)人員可以很容易對實施例3的步驟300和400進 行合并，通過一次構(gòu)圖工藝制造陣列基板，進一步減少工藝數(shù)，節(jié)省成本，提高市場競爭力。 圖55A-圖55C示出了本發(fā)明實施例3制造的再一種TFT-IXD陣列基板結(jié)構(gòu)，包括限定了像 素區(qū)域的柵線和數(shù)據(jù)線，像素區(qū)域內(nèi)形成有薄膜晶體管以及公共電極和像素電極，像素電 極上方對應區(qū)域部分形成有公共電極；薄膜晶體管的結(jié)構(gòu)從下往上依次為半導體層、摻雜 半導體層、源漏電極、絕緣層和柵電極；其中漏電極與像素電極的上表面接觸，絕緣層同時 設(shè)置于像素電極和公共電極之間。最后應說明的是以上實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡 管參照前述實施例對本發(fā)明進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應當理解其依然 可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分技術(shù)特征進行等同替 換；而這些修改或者替換，并不使相應技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的精 神和范圍。
權(quán)利要求
1.一種TFT-IXD陣列基板的制造方法，其特征在于，包括步驟1 在透明基板上依次沉積第一透明導電薄膜、第一金屬薄膜及摻雜半導體薄膜， 對既定區(qū)域進行構(gòu)圖，形成包括源電極、漏電極、數(shù)據(jù)線和像素電極的圖形；步驟2 沉積半導體薄膜，對既定區(qū)域進行構(gòu)圖，形成包括摻雜半導體層、TFT溝道和半 導體層的圖形；步驟3:沉積絕緣薄膜和第二金屬薄膜、對既定區(qū)域進行構(gòu)圖，形成包括PAD區(qū)域數(shù)據(jù) 線連接孔、柵線、柵電極以及公共電極線的圖形；步驟4、沉積第二透明導電薄膜，對既定區(qū)域進行構(gòu)圖，形成包括公共電極的圖形。
2.根據(jù)權(quán)利要求1所述的TFT-LCD陣列基板的制造方法，其特征在于，所述步驟1具體 包括步驟11 在所述透明基板上依次沉積第一透明導電薄膜、第一金屬薄膜及摻雜半導體 薄膜；步驟12 在摻雜半導體薄膜上涂敷光刻膠，通過預制的掩膜板對所述光刻膠進行曝光 及顯影處理，使得所述光刻膠包括不曝光區(qū)域、部分曝光區(qū)域及完全曝光區(qū)域，其中所述不 曝光區(qū)域?qū)嚵谢宓臄?shù)據(jù)線、源電極及漏電極的區(qū)域，所述部分曝光區(qū)域?qū)鲫?列基板的像素電極的區(qū)域，所述完全曝光區(qū)域?qū)鲫嚵谢宓钠溆鄥^(qū)域；步驟13 進行刻蝕工藝，去掉所述完全曝光區(qū)域的摻雜半導體薄膜、第一金屬薄膜和 第一透明導電薄膜，形成包括數(shù)據(jù)線及像素電極的圖形；步驟14 對所述光刻膠進行灰化工藝，暴露出所述部分曝光區(qū)域的摻雜半導體薄膜； 步驟15 進行刻蝕工藝，去掉所述部分曝光區(qū)域的摻雜半導體薄膜和第一金屬薄膜， 形成包括源電極及漏電極的圖形； 步驟16 剝離剩余光刻膠。
3.根據(jù)權(quán)利要求1所述的TFT-LCD陣列基板的制造方法，其特征在于，所述步驟2具體 包括步驟21 在通過步驟1得到的結(jié)構(gòu)上，沉積半導體薄膜；步驟22 在所述半導體薄膜上涂覆光刻膠，通過預制的掩膜板對所述光刻膠進行曝光 和顯影處理，使得所述光刻膠包括完全曝光區(qū)域及不曝光區(qū)域，其中所述不曝光區(qū)域?qū)?所述陣列基板的半導體層的區(qū)域，所述完全曝光區(qū)域?qū)溆鄥^(qū)域； 步驟23 進行刻蝕工藝，去掉所述完全曝光區(qū)域的半導體薄膜； 步驟24 剝離剩余光刻膠。
4.根據(jù)權(quán)利要求1所述的TFT-LCD陣列基板的制造方法，其特征在于，所述步驟3具體 包括步驟31 在通過步驟2得到的結(jié)構(gòu)上，沉積絕緣薄膜和第二金屬薄膜； 步驟32 在所述第二金屬薄膜上涂覆光刻膠，通過預制的掩膜板對光刻膠進行曝光和 顯影處理，使得所述光刻膠包括不曝光區(qū)域、部分曝光區(qū)域及完全曝光區(qū)域，其中所述不曝 光區(qū)域?qū)嚵谢宓臇烹姌O、柵線及公共電極線的區(qū)域，所述完全曝光區(qū)域?qū)鲫?列基板的PAD區(qū)域的數(shù)據(jù)線的區(qū)域，所述部分曝光區(qū)域?qū)鲫嚵谢宓钠溆鄥^(qū)域；步驟33 進行刻蝕工藝，去掉完全曝光區(qū)域的第二金屬薄膜和絕緣薄膜進行刻蝕，形 成包括PAD區(qū)域數(shù)據(jù)線連接孔及柵絕緣層的圖形；步驟34 對光刻膠進行灰化工藝，暴露出所述部分曝光區(qū)域的所述第二金屬薄膜； 步驟35 進行刻蝕工藝，去掉所述部分曝光區(qū)域的第二金屬薄膜，形成包括公共電極 線、柵電極及柵線的圖形； 步驟36 剝離剩余光刻膠。
5.根據(jù)權(quán)利要求1所述的TFT-LCD陣列基板的制造方法，其特征在于，所述步驟4具體 包括步驟41 在通過步驟3得到的結(jié)構(gòu)上，沉積第二透明導電薄膜； 步驟42 在所述第二透明導電薄膜上涂覆光刻膠，通過預制的掩膜板對光刻膠進行了 曝光和顯影處理，使得所述光刻膠包括完全曝光區(qū)域及不曝光區(qū)域，其中所述不曝光區(qū)域 對應所述陣列基板的公共電極、PAD區(qū)域的數(shù)據(jù)線以及PAD區(qū)域的柵線的區(qū)域，所述完全曝 光區(qū)域?qū)溆鄥^(qū)域；步驟43 進行刻蝕工藝，去掉所述完全曝光區(qū)域的所述第二透明導電薄膜，形成包括 公共電極的圖形；步驟44 剝離剩余光刻膠。
6.一種TFT-IXD陣列基板的制造方法，其特征在于，包括步驟1 在透明基板上依次沉積第一透明導電薄膜、第一金屬薄膜及摻雜半導體薄膜， 對既定區(qū)域進行構(gòu)圖，形成包括源電極、漏電極、數(shù)據(jù)線和像素電極的圖形；步驟2 沉積半導體薄膜，對既定區(qū)域進行構(gòu)圖，形成包括摻雜半導體層、TFT溝道和半 導體層的圖形；步驟3’ 沉積絕緣薄膜和第二金屬薄膜、對既定區(qū)域進行構(gòu)圖，，然后沉積第二透明導 電薄膜，進行離地剝離工藝及刻蝕工藝，形成PAD區(qū)域數(shù)據(jù)線連接孔、柵線、柵電極以及公 共電極線的圖形。
7.根據(jù)權(quán)利要求6所述的TFT-LCD陣列基板的制造方法，其特征在于，所述步驟1具體 包括步驟11 在所述透明基板上依次沉積第一透明導電薄膜、第一金屬薄膜及摻雜半導體 薄膜；步驟12 在摻雜半導體薄膜上涂敷光刻膠，通過預制的掩膜板對所述光刻膠進行曝光 及顯影處理，使得所述光刻膠包括不曝光區(qū)域、部分曝光區(qū)域及完全曝光區(qū)域，其中所述不 曝光區(qū)域?qū)嚵谢宓臄?shù)據(jù)線、源電極及漏電極的區(qū)域，所述部分曝光區(qū)域?qū)鲫?列基板的像素電極的區(qū)域，所述完全曝光區(qū)域?qū)鲫嚵谢宓钠溆鄥^(qū)域；步驟13 進行刻蝕工藝，去掉所述完全曝光區(qū)域的摻雜半導體薄膜、第一金屬薄膜和 透明導電薄膜，形成包括數(shù)據(jù)線及像素電極的圖形；步驟14 對所述光刻膠進行灰化工藝，暴露出所述部分曝光區(qū)域的摻雜半導體薄膜； 步驟15 進行刻蝕工藝，去掉所述部分曝光區(qū)域的摻雜半導體薄膜和第一金屬薄膜， 形成包括源電極及漏電極的圖形； 步驟16 剝離剩余光刻膠。
8.根據(jù)權(quán)利要求6所述的TFT-LCD陣列基板的制造方法，其特征在于，所述步驟2具體 包括步驟21 在通過步驟1得到的結(jié)構(gòu)上，沉積半導體薄膜；步驟22 在所述半導體薄膜上涂覆光刻膠，通過預制的掩膜板對所述光刻膠進行曝光 和顯影處理，使得所述光刻膠包括完全曝光區(qū)域及不曝光區(qū)域，其中所述不曝光區(qū)域?qū)?所述陣列基板的半導體層的區(qū)域，所述完全曝光區(qū)域?qū)溆鄥^(qū)域；步驟23 進行刻蝕工藝，去掉所述完全曝光區(qū)域的半導體薄膜，形成了 TFT溝道、半導 體層和摻雜半導體層；步驟24 剝離剩余光刻膠。
9.根據(jù)權(quán)利要求6所述的TFT-LCD陣列基板的制造方法，其特征在于，所述步驟3’具 體包括步驟31’ 在通過步驟20得到的結(jié)構(gòu)上依次沉積絕緣薄膜及第二金屬薄膜； 步驟32’ 在所述第二金屬薄膜上涂敷光刻膠，通過預制的掩膜板對所述光刻膠進行曝 光及顯影處理，使得所述光刻膠包括不曝光區(qū)域、大部分曝光區(qū)域、小部分曝光區(qū)域及完全 曝光區(qū)域，其中所述完全曝光區(qū)域?qū)嚵谢宓腜AD區(qū)域的數(shù)據(jù)線的區(qū)域，所述大部分 曝光區(qū)域?qū)鲫嚵谢宓墓搽姌O的區(qū)域，所述小部分曝光區(qū)域?qū)鲫嚵谢宓?柵線、柵電極的區(qū)域，所述不曝光區(qū)域?qū)鲫嚵谢宓钠溆鄥^(qū)域；步驟33’ 進行刻蝕工藝，去掉所述完全曝光區(qū)域的絕緣薄膜及第二金屬薄膜，形成包 括PAD區(qū)域數(shù)據(jù)線連接孔及柵絕緣層的圖形；步驟34’ 對所述光刻膠進行灰化工藝，暴露出所述大部分曝光區(qū)域的第二金屬薄膜； 步驟35’ 進行刻蝕工藝，去掉所述小部分曝光區(qū)域的第二金屬薄膜； 步驟36’ 對步驟35’的所述光刻膠進行灰化工藝，暴露出所述小部分曝光區(qū)域的第二 金屬薄膜；步驟37’ 沉積第二透明導電薄膜；步驟38’ 進行離地剝離工藝，去掉所述不曝光區(qū)域的光刻膠及沉積在所述光刻膠上的 所述第二透明導電薄膜，形成包括公共電極的圖形；步驟39’ 進行刻蝕工藝，去掉所述不曝光區(qū)域的第二金屬薄膜，形成包括柵線及柵電 極的圖形。
10.一種TFT-IXD陣列基板的制造方法，其特征在于，包括步驟100 在透明基板上依次沉積半導體薄膜及摻雜半導體薄膜，或絕緣薄膜、半導體 薄膜及摻雜半導體薄膜，對既定區(qū)域進行構(gòu)圖，形成包括半導體層的圖形；步驟200 沉積第一透明導電薄膜及第一金屬薄膜，對既定區(qū)域進行構(gòu)圖，形成包括源 電極、漏電極、摻雜半導體層、TFT溝道、數(shù)據(jù)線和像素電極的圖形；步驟300 沉積絕緣薄膜、對既定區(qū)域進行構(gòu)圖，形成包括PAD區(qū)域數(shù)據(jù)線連接孔的圖形；步驟400、沉積第二透明導電薄膜及第二金屬薄膜，對既定區(qū)域進行構(gòu)圖，形成包括柵 線、柵電極和公共電極的圖形。
11.根據(jù)權(quán)利要求10所述的TFT-LCD陣列基板的制造方法，其特征在于，所述步驟100 具體包括步驟1100 在所述透明基板上依次沉積半導體薄膜及摻雜半導體薄膜，或沉積絕緣薄 膜、半導體薄膜及摻雜半導體薄膜；步驟1200 在摻雜半導體薄膜上涂敷光刻膠，通過預制的掩膜板對所述光刻膠進行曝光及顯影處理，使得所述光刻膠包括不曝光區(qū)域完全曝光區(qū)域，其中所述不曝光區(qū)域?qū)?陣列基板的半導體層的區(qū)域，所述完全曝光區(qū)域?qū)鲫嚵谢宓钠溆鄥^(qū)域；步驟1300 進行刻蝕工藝，去掉所述完全曝光區(qū)域的摻雜半導體薄膜和半導體薄膜， 形成包括半導體層的圖形；步驟1400 剝離剩余光刻膠。
12.根據(jù)權(quán)利要求10所述的TFT-LCD陣列基板的制造方法，其特征在于，所述步驟200 具體包括步驟2100 在步驟100得到的結(jié)構(gòu)上，依次沉積第一透明導電薄膜及第一金屬薄膜； 步驟2200 在第一金屬薄膜上涂敷光刻膠，通過預制的掩膜板對所述光刻膠進行曝光 及顯影處理，使得所述光刻膠包括不曝光區(qū)域、部分曝光區(qū)域及完全曝光區(qū)域，其中所述不 曝光區(qū)域?qū)嚵谢宓臄?shù)據(jù)線、源電極及漏電極的區(qū)域，所述部分曝光區(qū)域?qū)鲫?列基板的像素電極的區(qū)域，所述完全曝光區(qū)域?qū)鲫嚵谢宓钠溆鄥^(qū)域；步驟2300 進行刻蝕工藝，去掉所述完全曝光區(qū)域的第一金屬薄膜和第一透明導電薄 膜，形成包括數(shù)據(jù)線及像素電極的圖形；步驟2400 對所述光刻膠進行灰化工藝，暴露出所述部分曝光區(qū)域的第一金屬薄膜； 步驟2500 進行刻蝕工藝，去掉所述部分曝光區(qū)域的第一金屬薄膜和摻雜半導體薄 膜，形成包括TFT溝道、源電極及漏電極的圖形； 步驟2600 剝離剩余光刻膠。
13.根據(jù)權(quán)利要求10所述的TFT-LCD陣列基板的制造方法，其特征在于，所述步驟300 具體包括步驟3100 在步驟200得到的結(jié)構(gòu)上，沉積絕緣薄膜；步驟3200 在所述絕緣薄膜上涂敷光刻膠，通過預制的掩膜板對所述光刻膠進行曝光 及顯影處理，使得所述光刻膠包括不曝光區(qū)域完全曝光區(qū)域，其中所述完全曝光區(qū)域?qū)?陣列基板的PAD區(qū)域的數(shù)據(jù)線的區(qū)域，所述不曝光區(qū)域?qū)鲫嚵谢宓钠溆鄥^(qū)域；步驟3300 進行刻蝕工藝，去掉所述完全曝光區(qū)域的絕緣薄膜，形成包括柵絕緣層的 圖形；步驟3400 剝離剩余光刻膠。
14.根據(jù)權(quán)利要求10所述的TFT-LCD陣列基板的制造方法，其特征在于，所述步驟400 具體包括步驟4100 在通過步驟300得到的結(jié)構(gòu)上，沉積第二透明導電薄膜和第二金屬薄膜； 步驟4200 在所述第二金屬薄膜上涂覆光刻膠，通過預制的掩膜板對光刻膠進行曝光 和顯影處理，使得所述光刻膠包括不曝光區(qū)域、部分曝光區(qū)域及完全曝光區(qū)域，其中所述不 曝光區(qū)域?qū)嚵谢宓臇烹姌O、柵線、公共電極線及PAD區(qū)域的數(shù)據(jù)線的區(qū)域，所述部分 曝光區(qū)域?qū)鲫嚵谢宓墓搽姌O的區(qū)域，所述完全曝光區(qū)域?qū)鲫嚵谢宓钠?余區(qū)域；步驟4300:進行刻蝕工藝，去掉完全曝光區(qū)域的第二金屬薄膜和第二透明導電薄膜， 形成包括柵線、柵電極、公共電極線及公共電極的圖形；步驟4400 對光刻膠進行灰化工藝，暴露出所述部分曝光區(qū)域的所述第二金屬薄膜； 步驟4500 進行刻蝕工藝，去掉所述部分曝光區(qū)域的第二金屬薄膜，暴露出公共電極；步驟4600 剝離剩余光刻膠。
15.一種TFT-IXD陣列基板，包括限定了像素區(qū)域的柵線和數(shù)據(jù)線，所述像素區(qū)域內(nèi)形 成有薄膜晶體管以及公共電極和像素電極，其特征在于所述像素電極上方對應區(qū)域部分 形成有所述公共電極；所述薄膜晶體管的結(jié)構(gòu)從下往上依次為源漏電極、摻雜半導體層、半 導體層、絕緣層和柵電極；其中所述漏電極與像素電極的上表面接觸，所述絕緣層同時設(shè)置 于所述像素電極和公共電極之間。
16.一種TFT-IXD陣列基板，包括限定了像素區(qū)域的柵線和數(shù)據(jù)線，所述像素區(qū)域內(nèi)形 成有薄膜晶體管以及公共電極和像素電極，其特征在于所述像素電極上方對應區(qū)域部分 形成有所述公共電極；所述薄膜晶體管的結(jié)構(gòu)從下往上依次為源漏電極、摻雜半導體層、半 導體層、絕緣層和柵電極；其中所述漏電極與像素電極的上表面接觸，所述絕緣層同時設(shè)置 于所述像素電極和公共電極之間，所述公共電極和柵極在一次構(gòu)圖工藝中形成，所述柵極 的上方留有第二透明導電薄膜，所述公共電極下方留有第二金屬薄膜。
17.—種TFT-IXD陣列基板，包括限定了像素區(qū)域的柵線和數(shù)據(jù)線，所述像素區(qū)域內(nèi)形 成有薄膜晶體管以及公共電極和像素電極，其特征在于所述像素電極上方對應區(qū)域部分 形成有所述公共電極；所述薄膜晶體管的結(jié)構(gòu)從下往上依次為半導體層、摻雜半導體層、源 漏電極、絕緣層和柵電極；其中所述漏電極與像素電極的上表面接觸，所述絕緣層同時設(shè)置 于所述像素電極和公共電極之間。
全文摘要
本發(fā)明公開了一種TFT-LCD陣列基板的制造方法，其包括在透明基板上依次沉積第一透明導電薄膜、第一金屬薄膜及摻雜半導體薄膜，對既定區(qū)域進行構(gòu)圖，形成包括源電極、漏電極、數(shù)據(jù)線和像素電極的圖形；沉積半導體薄膜，對既定區(qū)域進行構(gòu)圖，形成包括摻雜半導體層、TFT溝道和半導體層的圖形；沉積絕緣薄膜和第二金屬薄膜、對既定區(qū)域進行構(gòu)圖，形成包括PAD區(qū)域數(shù)據(jù)線連接孔、柵線、柵電極以及公共電極線的圖形；沉積第二透明導電薄膜，對既定區(qū)域進行構(gòu)圖，形成包括公共電極的圖形。本發(fā)明通過四次構(gòu)圖工藝制造了TFT-LCD陣列基板，相比現(xiàn)有技術(shù)，減少了工藝數(shù)，極大地節(jié)省了成本，提高了市場競爭力。
文檔編號H01L27/12GK102148196SQ201110020248
公開日2011年8月10日 申請日期2011年1月18日 優(yōu)先權(quán)日2010年4月26日
發(fā)明者劉圣烈, 宋泳錫, 崔承鎮(zhèn) 申請人:北京京東方光電科技有限公司