專利名稱：半導(dǎo)體存儲(chǔ)器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實(shí)施例涉及一種半導(dǎo)體器件及其制造方法，更具體而言，涉及一種浮體單元及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體器件的集成度越來越高，難以制造具有配制有一個(gè)晶體管和一個(gè)電容器的單位存儲(chǔ)單元的DRAM并且保證足夠的數(shù)據(jù)保持時(shí)間和防止短溝道效應(yīng)。在小區(qū)域中使電介質(zhì)泄露最小化的同時(shí)制造具有足夠電容的電容器已經(jīng)很困難。具體而言，能夠滿足DRAM操作的電容要求并且能夠保證DRAM的可靠性的電容器的制造正在接近極限。為了克服這種極限，已經(jīng)采用了使用晶體管的浮體效應(yīng)的存儲(chǔ)器。使用浮體效應(yīng)的具有浮體單元的存儲(chǔ)器通過在浮體中存儲(chǔ)電荷和改變晶體管的閾值電壓來寫入或讀取數(shù)據(jù)。更具體而言，在使用浮體單元的存儲(chǔ)器中，當(dāng)對漏極施加高正電壓以產(chǎn)生熱載流子時(shí)，由于熱載流子的原因通過碰撞電離產(chǎn)生電子空穴對。通過施加到漏極的高電壓使電子-空穴對中的電子流到漏極，而在硅襯底中積累空穴。在此，由于積累在硅襯底中的空穴的原因，晶體管的閾值電壓(Vt)被降低并且當(dāng)施加電壓時(shí)大量的電流流動(dòng)。因此，晶體管用作存儲(chǔ)器。例如，在這種浮體存儲(chǔ)器中，狀態(tài)“0”是閾值電壓高的狀態(tài)，因?yàn)闆]有積累空穴，而狀態(tài)“ 1”是閾值電壓低的狀態(tài)，因?yàn)榉e累了空穴。在浮體存儲(chǔ)器中，通過對源極與硅之間的PN結(jié)施加正向偏壓使帶電的空穴放電來執(zhí)行擦除操作。由于浮體存儲(chǔ)器不具有電容器，因此電容器制造工藝和用于電容器的區(qū)域是非必要的。因此，與普通DRAM相比，由于避免了電容器制造，浮體存儲(chǔ)器降低了制造工藝的數(shù)量，并且增加了存儲(chǔ)密度。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例涉及使用浮體單元的存儲(chǔ)器及其制造方法，所述存儲(chǔ)器能夠通過降低GIDL電流增加數(shù)據(jù)保持時(shí)間。根據(jù)本發(fā)明的一個(gè)實(shí)施例，制造半導(dǎo)體存儲(chǔ)器件的方法包括以下步驟在襯底中形成溝槽；沿著溝槽形成柵絕緣層，其中所述柵絕緣層在溝槽的上部區(qū)域比在其下部區(qū)域更厚；在柵絕緣層上形成柵圖案以填充溝槽；在柵圖案的上部區(qū)域上形成第一有源區(qū)，以使第一有源區(qū)與柵絕緣層的厚區(qū)域交迭；以及形成第二有源區(qū)，所述第二有源區(qū)形成在柵圖案的第二區(qū)域之上并且與第一有源區(qū)通過形成在其間的浮體間隔開，其中所述第二區(qū)域在垂直方向比第一區(qū)域更低。
根據(jù)本發(fā)明的另一實(shí)施例，半導(dǎo)體存儲(chǔ)器件包括沿著溝槽設(shè)置的絕緣層，其中所述絕緣層的上部較厚；設(shè)置在柵絕緣層上的柵圖案；第一有源區(qū)，其設(shè)置在柵圖案的第一區(qū)域之上以在柵絕緣層的較厚區(qū)域與柵圖案交迭；以及第二有源區(qū)，其設(shè)置在柵圖案的第二區(qū)域之上并且與第一有源區(qū)通過設(shè)置在其間的浮體間隔開。


圖1示出了在用第一導(dǎo)電類型摻雜的體硅襯底中形成隔離層的情況。圖2示出了在硅襯底和隔離層中形成溝槽的情況。圖3示出了將雜質(zhì)注入到溝槽底部中的情況。圖4A示出了以傾斜的角度將鹵素雜質(zhì)注入到溝槽上部中的情況。圖4B示出了注入鹵素雜質(zhì)的傾斜角度。圖5示出了形成柵極氧化物層的情況。圖6示出了形成柵極的情況。圖7示出了形成用于漏極拾取(pick-up)的掩模并且向其中注入雜質(zhì)的圖8示出了在柵極的側(cè)壁上形成硬掩模層并且從硅襯底的上部去除氧化物層的情況。圖9示出了形成浮體單元的情況。
具體實(shí)施例方式下面將參照附圖更詳細(xì)地描述本發(fā)明的示例性實(shí)施例。但是，本發(fā)明可以以不同的方式實(shí)施，并且不應(yīng)解釋為受到本文所列實(shí)施例的限制。另外，提供這些實(shí)施例是為了使本說明書全面和完整，并且將向本領(lǐng)域技術(shù)人員充分地傳達(dá)本發(fā)明的范圍。在本說明書中， 相似的附圖標(biāo)記在本發(fā)明的不同的附圖和實(shí)施例中表示相似的部分。附圖并非按比例繪制，并且在某些情況下可能將比例做夸大處理從而清楚地示出實(shí)施例的特征。當(dāng)提及第一層在第二層“之上”或在襯底“之上”時(shí)，其不僅表示第一層直接形成在第二層或襯底上的情況，而且還表示在第一層與第二層或襯底之間存在第三層的情況。參照圖1至圖9描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的、制造半導(dǎo)體存儲(chǔ)器件的方法。參照圖1，通過在半導(dǎo)體襯底100中形成隔離層101來隔離有源區(qū)，其中在形成隔離層101之前可以用第一導(dǎo)電類型摻雜半導(dǎo)體襯底100。在有源區(qū)和隔離層101之上形成絕緣層102 和硬掩模層103。當(dāng)?shù)谝粚?dǎo)電類型為η型時(shí)，可以使用諸如Sb、As和P的V族元素作為用第一導(dǎo)電類型摻雜襯底100的施主。當(dāng)?shù)谝粚?dǎo)電類型為ρ型時(shí)，可以使用諸如Ga、Al和B 的III族元素作為用第一導(dǎo)電類型摻雜襯底100的受主。絕緣層102可以包括二氧化硅層或氮化硅層。硬掩模層103可以是選自富硅氮化物(SRN)、TEOS層、二氧化硅層、氮化硅層、 SiON層和無定形碳層中的至少一個(gè)。在具有絕緣體上硅(SOI)結(jié)構(gòu)的晶片上實(shí)施根據(jù)一個(gè)實(shí)例的使用浮體單元的存儲(chǔ)器。使用在藍(lán)寶石層上形成外延層的藍(lán)寶石上硅(S0Q方法或?qū)⒀蹼x子注入到硅襯底中并執(zhí)行退火工藝以在體硅襯底中形成掩埋氧化物層的注氧隔離(SIMOX)方法來形成具有SOI結(jié)構(gòu)的硅襯底?？商孢x地，可以使用晶片接合技術(shù)形成具有SOI結(jié)構(gòu)的硅襯底。具體而言，在兩片硅被附接到一起并被熱氧化的情況下，在其間的界面周圍形成氧化物層。然后，一個(gè)晶片的表面被刻蝕并且通過化學(xué)機(jī)械拋光(CMP)工藝或任何其他適宜的化學(xué)方法拋光，由此形成具有SOI結(jié)構(gòu)的晶片。但是，具有SOI結(jié)構(gòu)的晶片相對難以制造，并且其制造成本比較高。本發(fā)明的一個(gè)示例性實(shí)施例提供了一種制造使用體硅襯底的浮置存儲(chǔ)單元和使用浮體單元的存儲(chǔ)器件的方法，以降低制造成本和難度。參照圖2，通過使用掩模的刻蝕工藝將半導(dǎo)體襯底的一部分去除來形成溝槽104。 通過在硬掩模層上涂覆圖案并且刻蝕所涂覆的圖案來形成溝槽104。在該工藝期間，硬掩模層被去除，并且形成于溝槽區(qū)域中的絕緣層也被去除?？梢栽趩蝹€(gè)有源區(qū)中形成多個(gè)溝槽104。在溝槽中將要形成從溝槽104的底部延伸至硅襯底之上的柵極(參見圖6中的柵極120)。可以將溝槽104形成為足夠深以形成柵極。在溝槽104的底部區(qū)域中形成漏極區(qū)(參見圖9中的第一擴(kuò)散區(qū)108)，并且在溝槽的上部區(qū)域中形成源極區(qū)(參見圖9中的第二擴(kuò)散區(qū)118)。在漏極區(qū)與源極區(qū)之間形成浮體 (參見圖9中的浮體140)?？梢詫喜?04形成為足夠深，以在浮體中積累足夠量的多數(shù)載流子。參照圖3，氧化物層102保留在有源區(qū)的硅襯底的不形成溝槽的區(qū)域上。如附圖標(biāo)記105所表示的，通過使用氧化物層102作為阻擋層將第二導(dǎo)電類型的雜質(zhì)注入到溝槽的底部并形成雜質(zhì)注入?yún)^(qū)106。此時(shí)，所注入的雜質(zhì)可以是施主離子或受主離子。氧化物層被用作阻擋層以防止雜質(zhì)被注入到溝槽周圍的硅襯底中。雜質(zhì)注入?yún)^(qū)106成為漏極區(qū)的一部分。此時(shí)，氧化物層102被形得足夠厚，以使雜質(zhì)僅被注入到溝槽104的下部中，并且使雜質(zhì)不被注入到其他區(qū)域中。如果雜質(zhì)被注入到溝槽104周圍的硅襯底100中，則漏極區(qū)可能被形成得過大。由于在注入雜質(zhì)時(shí)氧化物層102用作阻擋層，因此其防止漏極區(qū)過大。如果漏極區(qū)過大，則可能損失要形成浮體的區(qū)域，其中浮體可能不具有足夠的體積以積累多數(shù)載流子。在后續(xù)退火工藝期間使雜質(zhì)注入?yún)^(qū)106中的雜質(zhì)在橫向上擴(kuò)散，由此形成第一擴(kuò)散區(qū)(圖4B中的108)。第一擴(kuò)散區(qū)108用作浮體單元的漏極區(qū)。在橫向上擴(kuò)散的第一擴(kuò)散區(qū)108被用作與導(dǎo)電圖案電連接的區(qū)域，其中所述導(dǎo)電圖案要在后續(xù)工藝中形成在該區(qū)域上。在此，根據(jù)一個(gè)實(shí)例，在將第二導(dǎo)電類型的雜質(zhì)注入到溝槽的底部中之后可以不立即執(zhí)行使雜質(zhì)在雜質(zhì)注入?yún)^(qū)106中擴(kuò)散的退火工藝。另外，第一擴(kuò)散區(qū)108不必通過獨(dú)立的退火工藝來形成，而可以通過使用在其他制造工藝期間產(chǎn)生的熱來形成。在清潔工藝期間將保留在硅襯底上的氧化物層102去除，從而去除在形成柵極氧化物層之前存在于溝槽內(nèi)的雜質(zhì)。參照圖4A，在執(zhí)行以上討論的后續(xù)退火工藝之前或之后，將鹵素雜質(zhì)以附圖標(biāo)記 107表示的特定角度傾斜注入到硅襯底的上部中。然后，形成氧化物層。在該步驟中形成在溝槽104內(nèi)的氧化物層用作柵絕緣層。在該步驟中注入的鹵素雜質(zhì)可以是氟(F)、氯(Cl)、 氯化氫(HCl)或三氯乙烯(TCE)。根據(jù)一個(gè)實(shí)例，可以使用F，因?yàn)槠鋵ζ骷匦詭缀鯖]有影響。另外，在之前工藝中注入的雜質(zhì)可以在后續(xù)退火工藝期間與鹵素雜質(zhì)一起擴(kuò)散以在溝槽的底部中形成第一擴(kuò)散區(qū)108。參照圖4B描述注入鹵素雜質(zhì)的傾斜角度。在圖4B中，W表示溝槽的寬度，h表示溝槽104的高度，m表示要通過擴(kuò)散形成的源極的深度，θ表示垂直線與注入鹵素雜質(zhì)的方向之間的角度。在這種情況下，注入角度為tan—HW/m) ( θ。在該步驟中，當(dāng)以特定的角度注入鹵素雜質(zhì)時(shí)，鹵素雜質(zhì)被注入到上部溝槽區(qū)域中。參照圖5，沿著溝槽區(qū)域形成氧化物層109。由于所注入的鹵素雜質(zhì)的原因，形成在溝槽內(nèi)的柵極氧化物層的上部被形成為比其下部更厚。例如，氧化物層在注入鹵素雜質(zhì)的區(qū)域中的最大厚度為約100Α,而氧化物層在未注入鹵素雜質(zhì)的區(qū)域中的厚度為約50入。 更具體而言，參照圖9，在柵圖案120與第二擴(kuò)散區(qū)119的交迭區(qū)域中形成的柵極氧化物層的厚度比在柵圖案120與浮體140的交迭區(qū)域或柵極120與第一擴(kuò)散區(qū)108的交迭區(qū)域中形成的柵極氧化物層的厚度更大。因此，可以通過在注入鹵素雜質(zhì)時(shí)調(diào)節(jié)傾斜角度將氧化物層形成為在柵圖案和源極區(qū)的交迭區(qū)域中更厚。如果在柵圖案與浮體單元的源極區(qū)的交迭區(qū)域中形成的柵極氧化物層的厚度比在柵極與浮體的交迭區(qū)域或柵極與漏極區(qū)的交迭區(qū)域中形成的柵極氧化物層的厚度更大， 則柵極誘導(dǎo)漏極泄漏(GIDL)電流可以被顯著地降低。GIDL是指當(dāng)對η-溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的柵極施加反偏壓而向漏極區(qū)施加高正偏壓時(shí)大量的電流從漏極區(qū)流向所述體硅的現(xiàn)象，其中在形成于漏極區(qū)與柵圖案的交迭區(qū)域中的柵極氧化物層處產(chǎn)生強(qiáng)電場，并且由于隧道效應(yīng)的原因大量電流從漏極區(qū)流向所述體硅。在浮體單元中也發(fā)生GIDL現(xiàn)象。但是，由于浮體單元的工作特性的原因，例如僅在源極區(qū)與柵圖案的交迭區(qū)域中出現(xiàn)GIDL現(xiàn)象。在η-溝道浮體單元的情況下，由于空穴轉(zhuǎn)移產(chǎn)生的電流可能流到浮體中并可能縮短數(shù)據(jù)保持。當(dāng)在η溝道浮體單元中寫入與邏輯狀態(tài)1對應(yīng)的數(shù)據(jù)時(shí)，在浮體中積累空穴。因此，即使由GIDL電流引入空穴也不會(huì)引起特別的問題。但是，當(dāng)在η溝道浮體單元中寫入與邏輯狀態(tài)0對應(yīng)的數(shù)據(jù)時(shí)，空穴以不能在浮體中積累空穴的狀態(tài)被引入。在此，由于GIDL電流的原因，有效的數(shù)據(jù)保持時(shí)間可能被降低。在浮體單元的情況下，GIDL電流與施加到與源極區(qū)交迭的柵圖案的氧化物層的電場大小成比例。當(dāng)氧化物層的厚度增大時(shí)，施加到其任一端部的電場的大小降低。據(jù)此，可以降低GIDL電流并且可以可靠地保持浮體單元的數(shù)據(jù)。在根據(jù)本發(fā)明實(shí)施例的浮體單元中，在柵圖案與源極區(qū)的交迭區(qū)域中的柵極氧化物層的厚度(Tox)可以是其他區(qū)域中的柵極氧化物層的厚度的兩倍。因此，可以降低浮體單元的GIDL電流的大小并且增加數(shù)據(jù)保持時(shí)間。參照圖6，填充溝槽104并且將柵圖案120形成為比硅襯底100更高?？梢酝ㄟ^層疊多晶硅層121、金屬層123和硬掩模層IM來形成柵圖案。金屬層可以是鋁(Al)、銅(Cu) 或鎢(W)。在使用多晶硅層和金屬層形成柵極120的情況下，可以在多晶硅層與金屬層之間形成粘合金屬層122，如鈦(Ti)或氮化鈦(TiN)，從而降低兩種材料之間的接觸電阻并將兩種材料彼此牢固地附接。根據(jù)另一個(gè)實(shí)例，不使用層疊多晶硅層和金屬層的柵極，而是例如可以通過使用硅化鈷由單一材料形成柵電極層。在形成柵圖案之后，可以通過選擇性氧化工藝在柵極的側(cè)壁形成氧化物層(未示出)，從而在后續(xù)刻蝕工藝中保護(hù)柵圖案。參照圖7，形成掩模圖案114，從而形成用于與在溝槽底部形成的第一擴(kuò)散區(qū)108 電連接的漏極拾取區(qū)(圖9中的113)。由于雜質(zhì)被防止注入到要形成浮體(參見圖9中的
7浮體140)的區(qū)域中，因此在覆蓋漏極拾取區(qū)的區(qū)域中可以形成光掩模114的開口，其中所述漏極拾取區(qū)與設(shè)置在溝槽底部的漏極區(qū)電連接。使用掩模圖案114注入第二導(dǎo)電類型的雜質(zhì)112。用足夠的能量注入第二導(dǎo)電類型的雜質(zhì)，以使注入?yún)^(qū)域與第一擴(kuò)散區(qū)108電連接。通過這一工藝注入的雜質(zhì)形成與第一擴(kuò)散區(qū)108電連接的漏極拾取區(qū)113。參照圖8，在柵圖案的側(cè)壁形成硬掩模層115，并將保留在有源區(qū)的硅襯底上的氧化物層刻蝕掉。此時(shí)，硬掩模層115用于在后續(xù)刻蝕工藝期間保護(hù)柵圖案，以及用于使相鄰的柵極絕緣。參照圖9，通過用摻雜有第二導(dǎo)電類型的多晶硅填充相鄰柵圖案之間的間隙來形成多晶硅圖案117，并且多晶硅圖案117用作接觸插塞。在后續(xù)的工藝中，通過使在掩埋于柵圖案之間的多晶硅圖案117中摻雜的第二導(dǎo)電類型的雜質(zhì)擴(kuò)散來形成第二擴(kuò)散區(qū)118和 119。在化學(xué)機(jī)械拋光(CMP)工藝之后，形成在漏極拾取區(qū)上的第二導(dǎo)電類型的摻雜多晶硅層117成為漏極接觸。層疊在柵極120(未單獨(dú)示出柵極120的獨(dú)立的層)上的硬掩模層115在CMP工藝期間保護(hù)柵極。另外，漏極拾取區(qū)113和第二擴(kuò)散區(qū)118構(gòu)成漏極拾取單元130，其中通過使第二導(dǎo)電類型的雜質(zhì)從掩埋于漏極拾取區(qū)上的柵極之間的多晶硅圖案117中擴(kuò)散來形成所述第二擴(kuò)散區(qū)118。因此，漏極接觸117通過漏極拾取單元130與漏極區(qū)(即第一擴(kuò)散區(qū)108) 電接觸。在未形成漏極拾取單元130的區(qū)域中的柵極之間掩埋的多晶硅圖案成為源極接觸 116并且源極116是接觸插塞，其中所述漏極拾取單元130包括漏極拾取區(qū)，如漏極拾取區(qū) 113。通過后續(xù)退火工藝由此擴(kuò)散的第二擴(kuò)散區(qū)119成為源極區(qū)。另外，設(shè)置在源極區(qū)119與漏極區(qū)108之間的第一導(dǎo)電類型的硅襯底區(qū)140成為根據(jù)摻雜的導(dǎo)電類型積累空穴或電子的浮體140。參照圖9描述根據(jù)本發(fā)明的示例性實(shí)施例的浮體單元。根據(jù)本發(fā)明的示例性實(shí)施例的浮體單元包括溝槽，其中去除了第一導(dǎo)電類型的硅襯底100的一部分；第二導(dǎo)電類型的第一擴(kuò)散區(qū)108，所述第一擴(kuò)散區(qū)108與溝槽的底部相鄰并且在橫向上延伸；第二導(dǎo)電類型的第二擴(kuò)散區(qū)域118和119，所述第二擴(kuò)散區(qū)118和119與溝槽的上部相鄰；從溝槽底部向上延伸的柵圖案120 ；以及設(shè)置在溝槽與柵圖案之間的氧化物層115，其中柵極與第二擴(kuò)散區(qū)的交迭區(qū)域的厚度比柵圖案與漏極區(qū)的交迭區(qū)域以及柵圖案與溝道(浮體區(qū)域)的交迭區(qū)域的厚度更大。第一擴(kuò)散區(qū)用作漏極區(qū)，而第二擴(kuò)散區(qū)之一用作源極區(qū)。設(shè)置在漏極區(qū)與源極區(qū)之間的硅襯底區(qū)成為浮體140。柵圖案從溝槽延伸至比硅襯底表面更高的位置。柵圖案可以由硅化鈷形成。另外，可以通過層疊多晶硅層和諸如Al、Cu或W的金屬層來形成柵圖案。 此時(shí)，可以使用諸如Ti或TiN的粘合金屬來降低多晶硅層與金屬層之間的接觸電阻，并且將多晶硅層與金屬層彼此牢固地附接。沿著溝槽形成的柵圖案的氧化物層在柵極與源極區(qū)的交迭區(qū)域中比在其他區(qū)域中更厚。因此，根據(jù)本發(fā)明的實(shí)施例的浮體單元可以降低GIDL電流，并因此可以增加數(shù)據(jù)保持時(shí)間。漏極拾取區(qū)113通過第二擴(kuò)散區(qū)118與漏極接觸117電連接。通過第二導(dǎo)電類型的多晶硅層117中的第二導(dǎo)電類型的雜質(zhì)的擴(kuò)散來形成第二擴(kuò)散區(qū)118。因此，漏極區(qū)108 通過漏極拾取單元130與漏極接觸117電連接，所述漏極拾取單元130包括漏極拾取區(qū)113 和第二擴(kuò)散區(qū)118。因此，漏極接觸117和源極接觸116分別與浮體單元的漏極區(qū)和源極區(qū)電連接。根據(jù)本發(fā)明的實(shí)施例，實(shí)現(xiàn)了不具有電容器的存儲(chǔ)單元，并因此可以實(shí)現(xiàn)高集成存儲(chǔ)器。雖然已經(jīng)通過具體實(shí)施例描述了本發(fā)明，但是對于本領(lǐng)域技術(shù)人員來說明顯的是，在不脫離所附權(quán)利要求書限定的本發(fā)明的精神和范圍的情況下可以進(jìn)行各種變化和修改。
權(quán)利要求
1.一種制造半導(dǎo)體存儲(chǔ)器件的方法，所述方法包括以下步驟 在襯底中形成溝槽；沿著所述溝槽形成柵絕緣層，其中所述柵絕緣層在所述溝槽的上部區(qū)域比在其下部區(qū)域更厚；在所述柵絕緣層上形成柵圖案以填充所述溝槽；在所述柵圖案的第一區(qū)域之上形成第一有源區(qū)，以在所述柵絕緣層的較厚區(qū)域與所述柵圖案交迭；以及形成第二有源區(qū)，所述第二有源區(qū)形成在柵圖案的第二區(qū)域之上并且與所述第一有源區(qū)通過形成在其間的浮體間隔開，其中所述第二區(qū)域在垂直方向上比所述第一區(qū)域更低。
2.如權(quán)利要求1所述的方法，其中形成所述柵絕緣層包括以下步驟； 以第一傾斜角在所述溝槽的第一區(qū)域中注入雜質(zhì)；以及在所述溝槽上形成柵絕緣層。
3.如權(quán)利要求2所述的方法，其中所述雜質(zhì)包括鹵素雜質(zhì)。
4.如權(quán)利要求3所述的方法，其中所述鹵素雜質(zhì)包括氟。
5.如權(quán)利要求1所述的方法，其中所述柵圖案填充所述溝槽并且被形成為比所述襯底上升得更高。
6.如權(quán)利要求1所述的方法，還包括以下步驟 在形成于所述溝槽上的柵圖案上形成絕緣層；以及形成與所述柵圖案的一側(cè)接觸的第一接觸插塞，其中通過使第一接觸插塞中所包含的雜質(zhì)向所述襯底擴(kuò)散來形成所述第一有源區(qū)。
7.如權(quán)利要求1所述的方法，其中所述第二有源區(qū)被形成為與所述柵圖案的下端部的對置兩側(cè)交迭。
8.如權(quán)利要求6所述的方法，還包括以下步驟形成導(dǎo)電拾取區(qū)，所述導(dǎo)電拾取區(qū)與形成在所述柵圖案的另一側(cè)的第二有源區(qū)電連接；形成第二接觸插塞，所述第二接觸插塞在所述柵圖案的另一側(cè)與所述柵圖案接觸；以及通過使所述第二接觸插塞中的雜質(zhì)擴(kuò)散形成第三有源區(qū)，所述第三有源區(qū)接觸所述導(dǎo)電拾取區(qū)和第二接觸插塞。
9.如權(quán)利要求8所述的方法，其中以相同的制造步驟形成所述第一有源區(qū)和第三有源區(qū)。
10.如權(quán)利要求1所述的方法，其中所述柵圖案具有層疊導(dǎo)電多晶硅層和金屬層的結(jié)構(gòu)。
11.如權(quán)利要求2所述的方法，其中所述第一傾斜角θStarT1(WAi),其中W表示所述溝槽的寬度，m表示所述第一有源區(qū)的深度。
12.如權(quán)利要求1所述的方法，其中所述第一和第二有源區(qū)分別形成第一和第二漏極/ 源極。
13.如權(quán)利要求1所述的方法，還包括以下步驟在柵圖案的對置兩側(cè)形成第一接觸插塞和第二接觸插塞；在所述柵圖案的一側(cè)上形成使第一接觸插塞與第二有源區(qū)電連接的結(jié)構(gòu)；以及在所述柵圖案的相對一側(cè)上形成浮體。
14.一種半導(dǎo)體存儲(chǔ)器件，包括沿著溝槽設(shè)置的絕緣層，其中所述絕緣層的上部較厚；設(shè)置在所述絕緣層上的柵圖案；第一有源區(qū)，其設(shè)置在所述柵圖案的第一區(qū)域之上以在所述柵絕緣層的較厚區(qū)域與所述柵圖案交迭；以及第二有源區(qū)，其設(shè)置在柵圖案的第二區(qū)域之上并且與第一有源區(qū)通過設(shè)置在其間的浮體間隔開。
15.如權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)器件，其中所述柵圖案被形成為高于所述溝槽。
16.如權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)器件，其中所述第二有源區(qū)被設(shè)置為與所述柵圖案的下端部的對置兩側(cè)交迭。
17.如權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)器件，還包括在形成于所述溝槽中的柵圖案的一側(cè)與所述柵圖案和第一有源區(qū)電連接的第一接觸插塞。
18.如權(quán)利要求17所述的半導(dǎo)體存儲(chǔ)器件，還包括與設(shè)置在所述柵圖案的另一側(cè)的第二有源區(qū)電連接的導(dǎo)電拾取區(qū)；與所述導(dǎo)電拾取區(qū)電連接的第三有源區(qū)；以及在所述柵圖案的另一側(cè)與所述第三有源區(qū)接觸的第二接觸插塞。
19.如權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)器件，其中所述柵圖案具有層疊多晶硅層和金屬層的結(jié)構(gòu)。
20.如權(quán)利要求19所述的半導(dǎo)體存儲(chǔ)器件，其中所述金屬層包括選自鎢、硅化鈷和硅化鎳中的至少一種。
21.如權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)器件，其中所述柵圖案包括硅化鈷。
全文摘要
本發(fā)明涉及一種制造半導(dǎo)體存儲(chǔ)器件的方法以及一種半導(dǎo)體存儲(chǔ)器件，其中所述方法包括以下步驟在襯底中形成溝槽；沿著所述溝槽形成柵絕緣層，其中所述柵絕緣層在所述溝槽的上部區(qū)域比在其下部區(qū)域更厚；在所述柵絕緣層上形成柵圖案以填充所述溝槽；在所述柵圖案的第一區(qū)域之上形成第一有源區(qū)，以在所述柵絕緣層的較厚區(qū)域與所述柵圖案交迭；以及形成第二有源區(qū)，所述第二有源區(qū)形成在柵圖案的第二區(qū)域之上并且與所述第一有源區(qū)通過形成在其間的浮體間隔開，其中所述第二區(qū)域在垂直方向上比所述第一區(qū)域更低。
文檔編號H01L27/108GK102184924SQ20111002030
公開日2011年9月14日 申請日期2011年1月18日 優(yōu)先權(quán)日2010年1月19日
發(fā)明者金重植 申請人:海力士半導(dǎo)體有限公司