專利名稱：一種鍺基肖特基n型場效應(yīng)晶體管的制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于超大規(guī)模集成電路(ULSI)工藝制造技術(shù)領(lǐng)域，具體涉及一種鍺基肖 特基N型場效應(yīng)(NMOQ晶體管的制備方法。
背景技術(shù)：
隨著CMOS器件特征尺寸的不斷縮小，傳統(tǒng)硅基MOS器件的發(fā)展逐漸達(dá)到物理和技 術(shù)的雙重極限，而載流子遷移率退化成為影響器件性能進(jìn)一步提升的關(guān)鍵因素。為了提高 器件的驅(qū)動能力，采用高遷移率溝道材料是一種十分有效的途徑。鍺材料在低電場下的空 穴遷移率是硅材料的4倍，電子遷移率是硅材料的2倍，因此，鍺材料作為一種新的溝道材 料以其更高、更加對稱的載流子遷移率成為高性能MOSFET器件很有希望的發(fā)展方向之一。與硅材料相比，雜質(zhì)在鍺材料中擴散較快且激活率低，因而源漏區(qū)摻雜濃度較低 并且不易形成淺結(jié)，引起鍺基MOS器件源漏串聯(lián)電阻增加，導(dǎo)致器件性能退化。肖特基源漏 晶體管能很好克服以上問題而成為一種非常具有發(fā)展?jié)摿Φ慕Y(jié)構(gòu)。它與傳統(tǒng)晶體管的主要 區(qū)別就是它用金屬或者金屬鍺化物源漏替代了傳統(tǒng)的高摻雜源漏，源漏和溝道的接觸由PN 結(jié)變成了金屬和半導(dǎo)體接觸的肖特基結(jié)。肖特基源漏晶體管結(jié)構(gòu)不僅避免了雜質(zhì)固溶度低 和擴散快的問題，而且還能保證低電阻率和獲得突變源漏結(jié)。鍺基肖特基晶體管有如下優(yōu)勢(1)采用金屬或者金屬鍺化物源漏，源漏寄生電 阻顯著降低；( 肖特基晶體管的制備工藝和傳統(tǒng)CMOS工藝完全兼容，而且制備過程簡單； (3)沒有少子注入的肖特基接觸不存在寄生三極管效應(yīng)，因而消除了困擾CMOS電路的閂鎖 效應(yīng)；(4)工藝熱預(yù)算較低，非常有利于高k柵介質(zhì)、金屬柵、應(yīng)變溝道等工藝集成；(5)鍺 材料遷移率大、速度特性好，因而鍺基器件其高頻特性遠(yuǎn)優(yōu)于傳統(tǒng)的硅基器件。但是，鍺基肖特基晶體管的性能也受到了源漏-溝道肖特基勢壘的制約。在鍺基 肖特基晶體管的源漏與襯底的界面處，由于存在界面態(tài)，費米能級被釘扎在鍺的價帶附近， 造成電子勢壘較大，空穴勢壘較小，從而限制了鍺基肖特基晶體管(尤其是NMOQ性能的提 升。首先，源端的電子勢壘高度是決定開態(tài)電流大小的重要因素，較大的電子勢壘限制了源 端電子的注入，導(dǎo)致器件的開態(tài)電流?。黄浯?，漏端的較低的空穴勢壘引起關(guān)態(tài)泄漏電流過 大；再者，較大的電子勢壘使源端的電子主要以隧穿的方式進(jìn)入溝道，導(dǎo)致器件的亞閾值斜 率變大?？傊娮觿輭靖叨瘸蔀橛绊戞N基NMOS肖特基晶體管性能的決定因素之一。為 了降低電子的勢壘高度，必須減弱或去除費米能級釘扎效應(yīng)。導(dǎo)致費米能級釘扎有以下兩 方面的因素第一，鍺半導(dǎo)體表面的懸掛鍵和缺陷等因素形成的表面態(tài)；第二，根據(jù)海涅理 論，金屬的電子波函數(shù)在鍺中的不完全衰減而導(dǎo)致在鍺半導(dǎo)體的禁帶當(dāng)中產(chǎn)生的金屬誘導(dǎo) 帶隙態(tài)(MIGS)。另外，鍺基MOS器件的柵介質(zhì)也存在較大的問題，一般需要插入一層界面層 以改善柵電容性能。

發(fā)明內(nèi)容
針對上述鍺基肖特基NMOS晶體管存在的問題，本發(fā)明在其源漏區(qū)淀積一薄層的高k介質(zhì)層來減弱費米能級釘扎效應(yīng)，降低電子勢壘，改善鍺基肖特基NMOS晶體管的性能。下面簡述本發(fā)明的鍺基肖特基NMOS晶體管的一種制備方法，步驟如下1-1)在鍺基襯底上制作MOS晶體管結(jié)構(gòu)；1-2) 源漏區(qū)域上淀積一高k介質(zhì)層，該介質(zhì)層的光頻介電常數(shù)￡oo<4.5以及 導(dǎo)帶偏移量Δ & < 2eV ；1-3)濺射低功函數(shù)金屬薄膜；1-4) 形成金屬源漏；1-5)形成接觸孔、金屬連線。步驟1-1)具體包括2-1)在襯底上制作隔離區(qū)；2-2)淀積柵介質(zhì)層；2-3)形成柵結(jié)構(gòu)；2-4)形成側(cè)墻結(jié)構(gòu)。所述步驟1-1)的鍺基襯底可以是體鍺襯底、鍺覆絕緣(GOI)襯底或外延鍺襯底。所述步驟1-2)的絕緣介質(zhì)層可以采用氧化釔(Y2O3)、氧化鉿(HfO2)或氧化鋯 (ZrO2)等高k介質(zhì)材料。所述步驟1- 的金屬薄膜可以為鋁膜或其他低功函數(shù)金屬膜。所述肖特基晶體管的源、漏制作成提升、凹陷結(jié)構(gòu)或者其他新結(jié)構(gòu)如FinFET等。與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是通過在金屬源漏和鍺襯底之間增加一層厚度為1 3nm的高k絕緣介質(zhì)層，能有 效調(diào)制源漏-溝道的肖特基勢壘，提升器件的電流開關(guān)比，降低器件的亞閾值斜率。此介質(zhì) 層一方面可以阻擋金屬中的電子波函數(shù)在半導(dǎo)體禁帶當(dāng)中引入的MIGS界面態(tài)，另一方面 還能夠?qū)︽N界面的懸掛鍵進(jìn)行鈍化。同時，由于絕緣介質(zhì)層的厚度非常薄，電子基本上可以 自由通過，所以不會明顯增加源漏的寄生電阻?？傊朔椒梢詼p弱費米能級釘扎效應(yīng)， 使費米能級向鍺的導(dǎo)帶位置移動，降低電子勢壘，尤其能改善NMOS器件的性能。與其他材 料如氧化鋁(Al2O3)等作為絕緣介質(zhì)層相比，本優(yōu)選實施例氧化釔α2ο3)能與鍺材料形成良 好的界面接觸，有效地減弱費米能級釘扎效應(yīng)，降低肖特基電子勢壘；而且氧化釔(Y2O3)還 能作為柵介質(zhì)鈍化層；同時制備工藝簡單且與硅CMOS工藝兼容。為了有效抑制費米能級釘扎效應(yīng)，一般要求絕緣介質(zhì)層光頻介電常數(shù)ε 4. 5 以及導(dǎo)帶偏移量Δ&<&ν。本發(fā)明采用的絕緣層材料是氧化釔(Y2O3)、氧化鉿(HfO2)、氧 化鋯(ZrO2)等高k介質(zhì)材料。它們的光頻介電常數(shù)ε 基本上都在4以下，由此推算出的 釘扎系數(shù)S —般都大于0. 5 ；而且有實驗表明，它們的導(dǎo)帶偏移量AEc也都在1. 5eV左右， 其引入的隧穿阻力較小。因此，這些材料都能很好地減弱費米能級釘扎效應(yīng)，調(diào)制源漏-溝 道的肖特基勢壘。


圖1為本發(fā)明提出的制備鍺基NMOS肖特基晶體管的流程圖。
具體實施例方式下面結(jié)合附圖和具體實施方式
對本發(fā)明作進(jìn)一步詳細(xì)描述參考圖1，本發(fā)明提供一優(yōu)選實施例說明本發(fā)明鍺基肖特基NMOS晶體管的制備方 法，該方法包括如下步驟步驟1 提供一塊鍺基襯底。如圖1(a)所示，一塊P型半導(dǎo)體鍺襯底1，其中半導(dǎo) 體鍺襯底1可以是體鍺襯底、鍺覆絕緣(GOI)襯底或外延鍺襯底等。步驟2 制作N阱區(qū)域。在鍺襯底上淀積氧化硅層并且淀積氮化硅層，通過光刻定 義N阱區(qū)域，反應(yīng)離子刻蝕掉N阱區(qū)域的氮化硅，并且離子注入N型雜質(zhì)，比如磷，然后退火 驅(qū)入制作N阱2，最后去掉注入掩蔽層，完成圖如圖1(b)所示。步驟3 實現(xiàn)溝槽隔離。如圖1 (c)中隔離區(qū)3，在鍺片上淀積氧化硅和氮化硅層，通 過光刻定義出溝槽的位置，之后利用反應(yīng)離子刻蝕技術(shù)刻蝕氮化硅和氧化硅，進(jìn)而刻蝕鍺，形 成溝槽，并利用CVD方法淀積氧化硅回填隔離槽，最后利用化學(xué)機械拋光技術(shù)(CMP)將表面磨 平，實現(xiàn)器件間的隔離。器件隔離不局限于淺槽隔離(STI)，也可以采用場氧隔離等技術(shù)。步驟4 在所述有源區(qū)上形成柵極介質(zhì)層。柵介質(zhì)層可以采用高k介質(zhì)、二氧化鍺、 氮氧化鍺等材料。在淀積柵介質(zhì)之前，一般需要用PH3、NH3進(jìn)行表面鈍化處理或淀積一層 界面層，如硅(Si)、氮化鋁(AIN)、氧化釔(Y2O3)等。本優(yōu)選實施例先在鍺襯底上制作一薄 層氧化釔(Y2O3)作為界面層，然后采用ALD方法淀積得到二氧化鉿(HfO2)柵介質(zhì)層4，如圖 1(d)所示。步驟5:在所述柵極介質(zhì)層上形成柵極。柵可以采用多晶硅柵或者金屬柵或者 FUSI柵等，本實施例采用淀積金屬氮化鈦(TiN)作為柵，然后光刻定義出柵結(jié)構(gòu)并刻蝕去 除多余部分，如圖1(e)所示金屬柵5。步驟6 在柵極兩側(cè)形成側(cè)墻。側(cè)墻可以通過淀積SW2或Si3N4并且刻蝕形成側(cè) 墻，也可以采用先Si3N4再SiO2的雙側(cè)墻。如圖1(f)所示，本實施例采用淀積二氧化硅并 且干法刻蝕的方法，在柵的兩側(cè)可以形成一個隔離結(jié)構(gòu)6 (側(cè)墻結(jié)構(gòu))。步驟7 源漏區(qū)域淀積的一高k介質(zhì)層。該高k介質(zhì)層通過淀積薄層金屬后氧化 或者ALD直接淀積得到，由于此薄層用于調(diào)節(jié)源漏-溝道的勢壘，要求介質(zhì)層光頻介電常 數(shù)ε 4. 5以及導(dǎo)帶偏移量AEc < 2eV0氧化釔(Y2O3)、氧化鉿(HfO2)、氧化鋯(&02)等 高k介質(zhì)材料都滿足以上要求，本優(yōu)選實施例采用氧化釔(Y2O3)，其厚度約為1 3nm，如圖 1(g)中薄層7所示。步驟8 濺射低功函數(shù)金屬薄膜，可采用鋁(Al)、鈦(Ti)、釔⑴等金屬，本優(yōu)選實 施例為鋁。可以采用物理氣相淀積方式，如蒸鍍或濺射，在半導(dǎo)體襯底上淀積一層鋁膜8，其 厚度范圍在50 500nm，如圖1(h)所示。步驟9 形成金屬源漏。如圖l(i)所示，通過光刻定義圖形然后刻蝕形成源漏結(jié) 構(gòu)，得到金屬源漏9。步驟10 形成接觸孔、金屬連線。用化學(xué)汽相淀積方法淀積氧化層，光刻定義出開 孔位置并刻蝕二氧化硅，形成接觸孔；然后濺射金屬層，比如Al、Al-Ti等，并光刻定義出連 線圖形，經(jīng)過刻蝕后，即形成金屬連線圖形，最后通過低溫退火過程合金，形成金屬連線層 10。最后完成圖如圖l(j)所示。本發(fā)明提出了一種鍺基肖特基NMOS晶體管的制備方法。此方法不但降低了鍺基NMOS源漏處電子的勢壘高度，改善了鍺基肖特基NMOS晶體管的電流開關(guān)比，提升了鍺基肖 特基NMOS晶體管的性能，而且與硅CMOS技術(shù)完全兼容，保持了工藝簡單的優(yōu)勢。相對于現(xiàn) 有工藝制備方法，所述半導(dǎo)體器件結(jié)構(gòu)及其制造方法簡單有效地提升鍺基肖特基NMOS晶 體管的性能。 以上通過優(yōu)選實施例詳細(xì)描述了本發(fā)明所提出的制備方法，本領(lǐng)域的技術(shù)人員應(yīng) 當(dāng)理解，以上所述僅為本發(fā)明的優(yōu)選實施例，在不脫離本發(fā)明實質(zhì)的范圍內(nèi)，可以對本發(fā)明 的器件結(jié)構(gòu)做一定的變形或修改，例如源漏結(jié)構(gòu)也可采用提升、凹陷源漏結(jié)構(gòu)或者其他新 結(jié)構(gòu)如FinFET等；其制備方法也不限于實施例中所公開的內(nèi)容，凡依本發(fā)明權(quán)利要求所做 的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種鍺基肖特基N型場效應(yīng)晶體管的制備方法，具體步驟如下 1-1)在鍺基襯底上制作MOS晶體管結(jié)構(gòu)；1-2) 源漏區(qū)域上淀積一高k介質(zhì)層，該介質(zhì)層的光頻介電常數(shù)ε以及導(dǎo)帶偏移量Δ & < 2eV ；1-3)濺射低功函數(shù)金屬薄膜； 1-4)形成金屬源漏；1-5)形成接觸孔、金屬連線。
2.如權(quán)利要求1所述的制備方法，其特征在于，步驟1-1)具體包括2-1)在襯底上制作隔離區(qū)； 2-2)淀積柵介質(zhì)層；2-3)形成柵結(jié)構(gòu)； 2-4)形成側(cè)墻結(jié)構(gòu)。
3.如權(quán)利要求1所述的制備方法，其特征在于，所述鍺基襯底是體鍺襯底、鍺覆絕緣襯 底(GOI)或外延鍺襯底。
4.如權(quán)利要求1所述的制備方法，其特征在于，所述肖特基晶體管的源、漏制作成提 升、凹陷結(jié)構(gòu)或者FinFET。
5.如權(quán)利要求1所述的制備方法，其特征在于，所述高k介質(zhì)層為氧化釔(Y2O3)、氧化 鉿(HfO2)或氧化鋯( )。
6.如權(quán)利要求1所述的制備方法，其特征在于，高k介質(zhì)層的厚度為1 3nm。
7.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟1-3)的金屬薄膜為鋁膜或其 他低功函數(shù)金屬膜。
全文摘要
本發(fā)明提供一種鍺基肖特基N型場效應(yīng)晶體管的制備方法，屬于超大規(guī)模集成電路(ULSI)工藝制造技術(shù)領(lǐng)域。本發(fā)明在鍺襯底和金屬源、漏之間制作一high-k介質(zhì)薄層。此薄層一方面可以阻擋金屬中的電子波函數(shù)在半導(dǎo)體禁帶當(dāng)中引入MIGS界面態(tài)，同時還能夠?qū)︽N界面的懸掛鍵進(jìn)行鈍化；另一方面，由于絕緣介質(zhì)層的厚度非常薄，電子基本上可以自由通過，所以不會明顯增加源漏的寄生電阻。通過此方法，可以減弱費米能級頂扎效應(yīng)，使費米能級靠近鍺的導(dǎo)帶位置，使電子勢壘降低，從而改善鍺基肖特基晶體管的電流開關(guān)比，提高NMOS器件的性能。
文檔編號H01L21/336GK102136428SQ201110026949
公開日2011年7月27日 申請日期2011年1月25日 優(yōu)先權(quán)日2011年1月25日
發(fā)明者云全新, 安霞, 張興, 李志強, 郭岳, 黃如, 黃英龍 申請人:北京大學(xué)