專利名稱：一種基于納米線器件的耐高壓橫向雙向擴散晶體管的制作方法
技術領域：
本發(fā)明關于微電子半導體器件領域中橫向雙擴散MOS晶體管，具體涉及一種基于硅納米線MOS晶體管的適合應用在射頻功率放大器或其他高壓電路的橫向雙擴散晶體管。
背景技術：
隨著射頻電路的發(fā)展，射頻器件在無線通訊如個人/商業(yè)無線通訊設備，移動通訊設備甚至是軍用雷達等重要領域，受到的關注越來越多，需求量也逐年增大。在射頻電路收發(fā)器系統(tǒng)中，功率放大器是一個非常重要的模塊。而功率放大器通常要求處理較大幅度的信號，并要求其穩(wěn)定性好，這就是要求功率放大器的電路核心元器件有很好的耐高壓能力。通常這部分電路的核心器件采用工藝復雜價格昂貴的特殊材料制作或平面橫向雙擴散場效應晶體管(planar lateral double-diffused MOS transistor,planar LDMOS)制作。 雖然平面橫向雙擴散場效應晶體管與現(xiàn)有的CMOS工藝兼容，但在CMOS工藝中光刻技術等關鍵工藝步驟提升有限，且先進技術無法達到批量生產(chǎn)目的的背景下，其平面晶體管的結構決定了其成本的不斷提高和成品率的下降。目前，以45nm平面管工藝為例，該技術已經(jīng)達到了工藝的極限，會對平面管引入嚴重的短溝道效應，致使器件的關態(tài)電流增大、跨導減小等。同時，由于平面結構的橫向雙擴散場效應晶體管正常工作時有較大的漏/襯底結反向偏壓，所以存在較大的漏/襯底泄漏電流，影響輸出電流的精度，甚至這個較大的漏/襯底反向偏壓會導致器件提前擊穿，降低LDMOS的耐高壓能力。硅納米線MOS場效應晶體管(Silicon Nanowire M0SFET) 一方面可以達到優(yōu)秀的柵控能力、緩解短溝道效應，克服了普通平面晶體管很難縮小器件特征尺寸的問題；另一方面由于其懸浮溝道結構(floating channel)，達到無襯底的效果，由其構成的LDMOS可以克服平面LDMOS大的泄漏電流和提前擊穿的問題。所以，基于納米線MOS場效應晶體管制作的耐高壓橫向雙擴散場效應晶體管為更進一步增加超大規(guī)模集成電路的集成度和性能，尤其為工作可靠穩(wěn)定的功率放大器模塊或其他高壓電路提供了一個優(yōu)良的選擇。

發(fā)明內容
本發(fā)明針對現(xiàn)有技術，提供了一種基于硅納米線MOS晶體管的適合射頻功率放大器或其他高壓電路的橫向雙擴散晶體管。本發(fā)明的技術方案是—種基于硅納米線MOS晶體管的耐高壓橫向雙擴散MOS晶體管，包括溝道區(qū)、柵介質、柵區(qū)、源區(qū)、漏區(qū)、源端外延區(qū)以及漏端S型漂移區(qū)。所述溝道區(qū)是環(huán)柵硅納米線場效應晶體管的核心部分，橫向圓柱形結構，上面覆蓋一層均勻柵介質，柵介質上層是柵區(qū)，柵區(qū)和柵介質完全包圍硅納米線。溝道區(qū)的長度取值范圍是10納米 10微米。圓柱形半徑取值范圍是3 5納米，不摻雜。柵介質厚度取值范圍是1 2. 5納米。柵區(qū)厚度范圍是10納米 5微米。
3
所述源區(qū)和漏區(qū)上下表面齊平，分別連接源端外延區(qū)和漏端S型漂移區(qū)。采用高濃度摻雜，摻雜濃度取值范圍是102° 1021cm_3。所述源端外延區(qū)位于源區(qū)和溝道區(qū)之間，其特征是其摻雜濃度與源區(qū)相同，以達到十分小的電阻。其長度取值范圍是20納米 100納米。保持一定長度的原因是降低漏區(qū)與柵區(qū)的寄生電容。其摻雜濃度取值范圍是IO^1 1021cm_3。所述漏端S型漂移區(qū)位于漏區(qū)和溝道區(qū)之間，其結構特點是(1)相比源端外延區(qū)，漏端S型漂移區(qū)有更低的摻雜濃度IO12 1018cm_3。(2)漏端S型漂移區(qū)俯視圖呈單個或多個S型結構。整體長度為1微米 2微米。 S型結構中每個折回尺度為50納米 100納米(縱向)X 100納米 200納米(橫向)。S 型折回的個數(shù)取值范圍是1 5。(3)S型結構中間填充具有低相對介電常數(shù)的絕緣材料。相對介電常數(shù)取值范圍 1 4。與現(xiàn)有技術相比，本發(fā)明的作用是基于硅納米線MOS晶體管制作適合射頻功率放大器或其他高壓電路的橫向雙擴散晶體管，避免了平面LDMOS由于較大的漏/襯底電壓所引入的漏/襯底電流，避免了漏/ 襯底結反向擊穿縮小LDMOS擊穿電壓。同時由于硅納米線器件優(yōu)秀的柵控能力，減小了關態(tài)電流，達到了較大的跨導。漏端S型漂移區(qū)的作用是，通過低摻雜濃度的多折回S型結構和填充在S型折回之間的低相對介電常數(shù)材料，使得更多的電勢降在折回周圍的絕緣材料中，從而降低溝道區(qū)至漏區(qū)載流子路徑方向電場的最高強度，使載流子路徑方向電場均勻分布，避免了高強度電場可能導致的雪崩擊穿效應，有利于提高元器件的擊穿電壓。


圖1是本發(fā)明中介紹的基于硅納米線MOS晶體管的橫向雙擴散晶體管的俯視剖面示意圖。圖中1-溝道區(qū)，2-柵介質，3-柵區(qū)，4-源端外延區(qū)，5-漏端S型漂移區(qū)，6-S型漂移區(qū)折回周圍低相對介電常數(shù)絕緣介質，7-源區(qū)，8-漏區(qū)。圖2是納米線結構剖面示意圖，圖中1-溝道區(qū)，2-柵介質(環(huán)形覆蓋)，3-柵區(qū)(環(huán)形覆蓋)。圖3至圖9為本發(fā)明制備流程示意圖。圖 3 中12-重摻雜源端，13-重摻雜漏端，14-掩模，15-硅片襯底。圖 4 中16-掩模，17-輕摻雜區(qū)。圖 5 中18-S 型掩模圖 6 中19-S型掩模，20-輕摻雜區(qū)，21-重摻雜源區(qū)，22-重摻雜漏區(qū)。圖 7 中23-厚氧化層淀積，24-各向同性腐蝕溝道下方，掏空部分。
圖 8 中25-源端外延區(qū)，26-溝道區(qū)，27-漏端S型漂移區(qū)，28-氧化層。圖 9 中29-低相對介電常數(shù)絕緣介質，30-柵區(qū)，31-厚氧化層
具體實施例方式下面結合附圖和具體實施方式
對本發(fā)明作進一步詳細描述圖1結構是本發(fā)明中介紹的基于硅納米線MOS晶體管的橫向雙擴散晶體管核心部分的俯視剖面示意圖。其結構與一般的常規(guī)硅納米線MOS晶體管區(qū)別在于(1)溝道部分和漏區(qū)的連接方式，本發(fā)明的以漏端S型漂移區(qū)為連接，形狀特點為 S型。(2)溝道部分和漏區(qū)的連接區(qū)，(對比本發(fā)明，此連接區(qū)為漏端S型漂移區(qū))，摻雜濃度不同，本發(fā)明的摻雜濃度要低于常規(guī)納米線MOS晶體管。(3)本發(fā)明強調在S型漂移區(qū)折回間填充材料為低相對介電常數(shù)絕緣介質，與常規(guī)納米線MOS晶體管只填充二氧化硅不同。同時，其結構與一般LDMOS晶體管區(qū)別在于(1)如圖2所示，本發(fā)明溝道區(qū)為圍柵結構，這樣有利于減小短溝效應，同時避免漏/襯底漏電和擊穿。(2)溝道部分和漏區(qū)的連接區(qū)載流子流動方向不同，本發(fā)明中載流子沿著S型的折回區(qū)域流動，而一般LDMOS是平面單方向流動或垂直與硅片方向流動。上述各種區(qū)別有利于提高基于硅納米線MOS晶體管的橫向雙擴散晶體管的耐高壓能力。本發(fā)明可以實現(xiàn)η型和ρ型基于硅納米線MOS晶體管的橫向雙擴散晶體管。圖1 中所示，如選擇源區(qū)，漏區(qū)，源端外延區(qū)為η型重摻雜，漏端S型漂移區(qū)為η型輕摻雜，則可以實現(xiàn)η型基于硅納米線MOS晶體管的橫向雙擴散晶體管。如選擇源區(qū)，漏區(qū)，源端外延區(qū)為P型重摻雜，漏端S型漂移區(qū)為ρ型輕摻雜，則可以實現(xiàn)ρ型基于硅納米線MOS晶體管的橫向雙擴散晶體管。下面以制作η型基于硅納米線MOS晶體管的橫向雙擴散晶體管為例，說明制作流程(1)選取體硅片，利用硬掩模定義源區(qū)，漏區(qū)，高濃度η型摻雜。摻雜濃度取值范圍是102° 1021cm_3。源區(qū)，漏區(qū)深度為100納米 1微米。如圖3側面剖面圖所示。(2)去掉(1)中硬掩模，利用另一片硬掩模定義輕摻雜區(qū)，并小劑量η型摻雜，為漏端S型漂移區(qū)的形成做準備。摻雜濃度IO12 1018cm_3。如圖4側面剖面圖所示。由于此步驟與(1)中定義的源漏區(qū)已有高濃度的η型雜質，此步不會對源漏區(qū)產(chǎn)生影響。(3)去掉O)中硬掩模，制作S型硬掩模，其側面剖面圖如圖5所示，其俯視圖如圖6所示。漏端S型漂移區(qū)俯視圖呈單個或多個S型結構。整體長度為1微米 2微米。 S型結構中每個折回尺度為50納米 100納米(縱向)X 100納米 200納米(橫向)。S 型折回的個數(shù)取值范圍是1 5。(4)淀積厚氧化層，進行各向同性腐蝕源端外延區(qū)，溝道區(qū)和漏端S型漂移區(qū)下方的硅襯底。下面部分掏空。掏空深度為100納米 1微米，如圖7所示。(5)去掉硬掩模，氧化減細源端外延區(qū)，溝道區(qū)和漏端S型漂移區(qū)，同時為溝道區(qū)形成一層環(huán)繞的柵介質。圓柱形半徑取值范圍是3 5納米。柵介質厚度取值范圍是1 2. 5納米，如圖8所示。(6)制作柵區(qū)，柵區(qū)厚度范圍是10納米 5微米。在源端外延區(qū)填充二氧化硅。 去掉漏端S型漂移區(qū)上面覆蓋的一層二氧化硅，在漏端S型漂移區(qū)填充低相對介電常數(shù)絕緣介質。其相對介電常數(shù)為1 4。如圖9所示。漏端S型漂移區(qū)通過低摻雜濃度的多折回S型結構和填充在S型折回之間的低相對介電常數(shù)材料，使得更多的電勢降在折回間的絕緣材料中，從而降低溝道區(qū)至漏區(qū)載流子路徑方向電場的最高強度，使載流子路徑方向電場均勻分布，避免了高強度電場可能導致的雪崩擊穿效應，有利于提高元器件的擊穿電壓。后面的工藝流程和常規(guī)硅納米線MOS晶體管完全一樣。先后進行平坦化，淀積隔離層，光刻引線孔，淀積金屬，光刻引線，鈍化等等。以上通過詳細實例描述了本發(fā)明所提供的基于硅納米線MOS晶體管的橫向雙擴散晶體管，上面描述的應用場景和實施例，并非用于限定本發(fā)明，任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，可以做各種的更動和潤飾，因此本發(fā)明的保護范圍視權利要求范圍界定。
權利要求
1.一種橫向雙擴散MOS晶體管，其特征在于，包括溝道區(qū)、柵介質、柵區(qū)、源區(qū)、漏區(qū)、源端外延區(qū)以及漏端S型漂移區(qū)，所述溝道區(qū)是橫向圓柱形硅納米線結構，上面覆蓋一層均勻柵介質，柵介質上層是柵區(qū)，柵區(qū)和柵介質完全包圍溝道區(qū)，所述源端外延區(qū)位于源區(qū)和溝道區(qū)之間，所述漏端S型漂移區(qū)位于漏區(qū)和溝道區(qū)之間，漏端S型漂移區(qū)呈單個或多個S 型結構，S型結構中間填充具有相對介電常數(shù)1 4的絕緣材料。
2.如權利要求1所述的晶體管，其特征在于，漏端S型漂移區(qū)長度為1微米 2微米， S型結構中每個折回尺度為50納米 100納米(縱向)X 100納米 200納米(橫向)，S 型折回的個數(shù)取值范圍是1 5。
3.如權利要求2所述的晶體管，其特征在于，漏端S型漂移區(qū)的摻雜濃度是1012 1018Cm_3。
4.如權利要求1所述的晶體管，其特征在于，溝道區(qū)不摻雜，其長度取值范圍是10納米 10微米，其半徑取值范圍是3 5納米。
5.如權利要求1所述的晶體管，其特征在于，柵介質厚度取值范圍是1 2.5納米，柵區(qū)厚度范圍是10納米 5微米。
6.如權利要求1所述的晶體管，其特征在于，源區(qū)和漏區(qū)上、下表面齊平，采用高濃度摻雜，摻雜濃度取值范圍是102° 1021cm_3。
7.如權利要求1所述的晶體管，其特征在于，源端外延區(qū)摻雜濃度與源區(qū)相同，其長度取值范圍是20納米 100納米，其摻雜濃度取值范圍是IO^1 1021cnT3。
全文摘要
本發(fā)明提供了一種基于納米線器件的耐高壓橫向雙向擴散晶體管，屬于微電子半導體器件領域。該橫向雙擴散MOS晶體管包括溝道區(qū)、柵介質、柵區(qū)、源區(qū)、漏區(qū)、源端外延區(qū)以及漏端S型漂移區(qū)，溝道區(qū)是橫向圓柱形硅納米線結構，上面覆蓋一層均勻柵介質，柵介質上層是柵區(qū)，柵區(qū)和柵介質完全包圍溝道區(qū)，源端外延區(qū)位于源區(qū)和溝道區(qū)之間，漏端S型漂移區(qū)位于漏區(qū)和溝道區(qū)之間，漏端S型漂移區(qū)俯視圖呈單個或多個S型結構，S型結構中間填充具有相對介電常數(shù)1～4的絕緣材料。本發(fā)明可提高基于硅納米線MOS晶體管的橫向雙擴散晶體管的耐高壓能力。
文檔編號H01L29/78GK102157557SQ20111002970
公開日2011年8月17日 申請日期2011年1月27日 優(yōu)先權日2011年1月27日
發(fā)明者楊庚雨, 樊捷聞, 王潤聲, 艾玉潔, 鄒積彬, 黃如 申請人:北京大學