專利名稱：傳輸線、阻抗變換器、集成電路安裝設備及通信設備模塊的制作方法
技術領域：
此處所討論的實施例涉及一種傳輸線、一種包括傳輸線的阻抗變換器、一種包括阻抗變換器的集成電路安裝設備、以及一種包括集成電路安裝設備的通信設備模塊。
背景技術：
近來，移動電話基站或雷達需要這樣一種高輸出集成電路設備，該高輸出集成電路設備安裝了包括高輸出晶體管的集成電路芯片。在這種集成電路安裝設備(integrated circuit mounted device)中，通過在金屬封裝上并行布置形成在集成電路芯片上的多個功率晶體管，并通過由用于阻抗匹配的介電基板上的線形成阻抗變換器，來實現高輸出特性。為了形成寬帶匹配電路，利用了阻抗變換器，其中多條1/4波長線串聯連接以保持Q值較小。由于可通過增加1/4波長線的級數來獲得寬帶特性，從而在需要寬帶特性的集成電路安裝設備中廣泛使用這種阻抗變換器。當配置1/4波長阻抗變換器時，是考慮到配線的基板厚度、基板的介電常數以及配線寬度，來形成具有期望特性阻抗的傳輸線。圖IA和圖IB為說明阻抗變換的示意圖，其中圖IA示出單級匹配的情況，而圖IB 示出兩級匹配的情況。假定晶體管的輸出阻抗為R1、后級的輸入阻抗為R0，并且，RO > Rl 成立。當如圖IA所示執(zhí)行單級匹配時，使用具有特性阻抗Z的一條1/4波長線，并將其設定為Z= (R0XR1)"2。與之相對，當如圖IB所示執(zhí)行兩級匹配時，具有特性阻抗Zl的1/4 波長線與具有特性阻抗Z2的1/4波長線串聯連接，并將其設定為Zl = (Rl3XRO)"4及Z2 =(R1XR03)V4。存在三級或更多級的1/4波長線串聯連接的情況。在高輸出集成電路安裝設備中，增加晶體管的柵極寬度以增加輸出。通過并行使用多個具有相同特性的晶體管并將所述多個晶體管的輸出共同連接起來，可實現晶體管的柵極寬度的增加。如果以此方式增加晶體管的柵極寬度，則晶體管的輸出阻抗降到ι Ω或更低。為了最大程度地增加晶體管的輸出，將幾歐姆的輸出阻抗轉換成通常使用的50 Ω，用于執(zhí)行阻抗匹配。在這種情況下，為了確保頻帶，如圖IB所示，多個阻抗變換器串聯連接， 并且將阻抗級進地(st印wise)變換為50Ω以用于匹配。基于基板的介電常數、阻抗等，來確定1/4波長線的形狀(如其長度和寬度)。由于此原因，相對于使用具有高介電常數的基板的低阻抗線，使用具有低介電常數的基板的高阻抗線具有較長的長度和較大的寬度。結果是，存在匹配電路的尺寸增大的問題。由于此原因，在布線(wiring)中長線彎曲的圖案布局用于減小匹配電路的尺寸。圖2為示出包括彎曲形狀的線的高輸出集成電路安裝設備的匹配電路的傳統(tǒng)實例的示意圖。在圖2中，集成電路芯片11包括多個晶體管。集成電路芯片11的左側為輸入匹配電路20且右側為輸出匹配電路30。輸入匹配電路20包括形成在基板21上的彎曲形狀的1/4波長線22、形成在基板23上的直線形狀的1/4波長線M、用于連接1/4波長線 22和1/4波長線M的多條接合配線(bonding wire) 25、以及用于連接1/4波長線M和集成電路芯片11的輸入端子的多條接合配線26。1/4波長線22的左側的端部IN為輸入部，且利用配線接合等連接到集成電路安裝設備的封裝的端子。輸出匹配電路30包括形成在基板31上的楔形形狀的電極32、形成在基板33上的直線形狀的1/4波長線34、形成在基板35上的彎曲形狀的1/4波長線36、用于連接集成電路芯片11的輸出端子和電極32的多條接合配線37、用于連接電極32和1/4波長線34的多條接合配線38、以及用于連接1/4 波長線34和1/4波長線36的多條接合配線39。1/4波長線36的右側的端部OUT為輸出部，且利用配線接合等連接到集成電路安裝設備的封裝的端子。通常，通過多條接合配線來實現連接。例如，在圖2中的傳統(tǒng)實例中，分別通過八條接合配線沈和37來連接集成電路芯片11和1/4波長線24、以及集成電路芯片11和電極32。此外，對于1/4波長線22和1/4波長線M的連接，使用了四條接合配線25，且對于電極32和1/4波長線34的連接以及1/4波長線34和1/4波長線36的連接，分別使用了五條接合配線38和39。然而，存在如下問題即使使用圖2中所示的彎曲形狀的線，也不會充分地減小匹配電路的尺寸。尤其涉及到匹配電路尺寸的問題為從圖2的左端到右端的距離，即從封裝的輸入端子到輸出端子沿信號路徑方向的長度。例如，在圖2中的傳統(tǒng)實例中，沿此方向的1/4波長線22的長度為6. 6mm,沿此方向的1/4波長線36的長度為7mm，并且總長度為 21. 8mm ο對于集成電路，確定了通用封裝尺寸的規(guī)格，并且期望在實際應用中符合這些規(guī)格。由于此原因，如圖2所示，通過使用長線彎曲的圖案布局來進行布局，然而產生了如下問題線的長度沒有充分地減小，并且其可能不能被容納在封裝中。相關文件[專利文件1]日本特開專利公開第Hl1-122009號[專利文件2]日本特開專利公開第Η10484920號[專利文件3]日本特開專利公開第S57-037903號[非專利文件1]S. B. Cohn在1955年的IRE trans. MTT-3第16-21頁所發(fā)表的 “Optimum Design of Stepped Transmission-Line Transformers，，(分級傳輸線變換器的優(yōu)化設計)。

發(fā)明內容
因此，實施例的一個目的是提供一種具有低傳輸損耗的緊湊型傳輸線、阻抗變換器、集成電路安裝設備、以及通信設備模塊。根據實施例的方案，傳輸線具有多條支線，所述多條支線分別包括第一端部和第二端部并具有基本相同的線長，其中所述多條支線的至少部分包括彎曲形狀，所述多條支線的第一端部連接到一公共端，并且所述多條支線的第二端部連接到一公共端。利用本發(fā)明，構成高輸出半導體電路的匹配電路的損耗以及電路面積降低，因此， 實現了較高性能、高輸出的半導體電路。


圖IA和圖IB為說明阻抗變換的示意圖；圖2為示出包括彎曲形狀的線的高輸出集成電路安裝設備的匹配電路的傳統(tǒng)實例的示意圖；圖3A和圖;3B為示出第一實施例中的集成電路安裝設備的配置的示意圖；圖4為示意性示出第一實施例中的1/4波長線和兩條彎曲支線的一部分的阻抗變換電路的示意圖；圖5A至圖5C為示出第二實施例中的集成電路安裝設備中的輸出匹配電路的一部分的示意圖；圖6為示意性示出第二實施例中的1/4波長線和兩條彎曲支線的一部分的阻抗變換電路的示意圖；圖7為示出1/4波長線以及流經該1/4波長線的高頻電流的面內分布的電磁場模擬結果的示意圖；圖8為通過使用電磁場分析的模擬所得到的圖2的傳統(tǒng)實例中以及第二實施例的輸出匹配電路中的傳輸損耗計算的計算結果的圖表；圖9A至圖9C為示出第三實施例中的集成電路安裝設備中的輸出匹配電路的一部分的示意圖；圖10為示出在第三實施例中當分別通過四條金屬配線連接1/4波長線和彎曲支線的兩個梢端(tip end)時，配線的布置的改型實例的示意圖；圖11為通過模擬得到的第三實施例中的輸出匹配電路中的傳輸損耗計算的計算結果的圖表；圖12A至圖12C為示出第四實施例中的集成電路安裝設備中的輸出匹配電路的一部分的示意圖；圖13為通過模擬得到的第四實施例中的輸出匹配電路中的傳輸損耗計算的計算結果的圖表；圖14A至圖14C為示出第五實施例中的集成電路安裝設備中的輸出匹配電路的一部分的示意圖；圖15A至圖15D為示出輸出匹配電路的改型實例的示意圖；圖16為示出在具有金屬壁的密封金屬封裝中安裝第二實施例中的集成電路安裝設備的高輸出放大器電路設備的示意圖；以及圖17為示出使用高輸出放大器電路設備的通信設備模塊的配置的示意圖。
具體實施例方式參照附圖來在下文中說明實施例。圖3A和圖:3B為示出第一實施例中的集成電路安裝設備的配置的示意圖，其中圖 3A為俯視圖并且圖:3B為沿輸出匹配電路的一部分的中心線的剖視圖。第一實施例中的集成電路安裝設備放大2-4GHZ的高頻信號并將其輸出，其中該2-4GHZ的高頻信號被輸入到具有約50W輸出功率的信號中。為了執(zhí)行這種放大，并行使用具有相同特性的多個晶體管， 將同一信號輸入到所述多個晶體管中，并公共地連接所述多個晶體管的輸出，從而實質上增加晶體管的柵極寬度并由此實現輸出的增加。如圖3A所示，第一實施例中的集成電路安裝設備包括集成電路芯片11，包括多個晶體管；輸入匹配電路20，布置在集成電路芯片11的一側(此處為左側)；以及輸出匹配電路30，布置在集成電路芯片11的另一側(此處為右側)。輸入匹配電路20包括彎曲形狀的1/4波長線42，形成在基板41上；直線形狀的 1/4波長線，形成在基板23上；兩組接合配線43A和43B，用于連接1/4波長線42和1/4波長線M ；以及多條接合配線沈，用于連接1/4波長線M和集成電路芯片11的輸入端子。 1/4波長線42的左線的中心部為輸入部IN，且其利用配線接合等連接到集成電路安裝設備的封裝的端子。接合配線為具有25 μ m直徑的金屬配線。還能夠使用帶式(ribbon)接合取代配線接合來進行連接。輸出匹配電路30包括楔形形狀的電極32，形成在基板31上；直線形狀的1/4波長線34，形成在基板33上；彎曲形狀的1/4波長線52，形成在基板51上；多條接合配線37， 用于連接集成電路芯片11的輸出端子和電極32 ；多條接合配線38，用于連接電極32和1/4 波長線34 ；以及兩組接合配線53A和53B，用于連接1/4波長線34和1/4波長線52。1/4 波長線52的右線的中心部為輸出部OUT，且其利用配線接合等連接到集成電路安裝設備的封裝的端子。如圖3A所示，兩組接合配線43A和4 分別包括四條配線，并且接合配線沈包括八條配線。接合配線37包括八條配線，接合配線38包括五條配線，且兩組接合配線53A和 5 分別包括四條配線。如圖3A所示，第一實施例中的集成電路安裝設備的彎曲形狀的1/4波長線52包括兩條彎曲支線。彎曲支線之一連接到直線形狀的1/4波長線34并在圖3A中向上彎曲， 另一彎曲支線連接到直線形狀的1/4波長線34并在圖3A中向下彎曲。兩條彎曲支線的另一側彼此連接，并被集成為一個單元。類似地，彎曲形狀的1/4波長線42也包括兩條彎曲支線。在與1/4波長線34相對的1/4波長線52的兩條彎曲支線的部分處，兩條彎曲支線的外緣基本上與1/4波長線34的外緣相對。在與1/4波長線M相對的1/4波長線42 的兩條彎曲支線的部分處，兩條彎曲支線的外緣基本上與1/4波長線M的外緣相對。如圖;3B所示，使用AuSn焊料62在300°C的氮氣氣氛中將基板33和51封裝在所述封裝的金屬底座61上。金屬底座61的材料為CuW、Cu/Mo/Cu、Cu等，并且其表面受到Ni/ Au電鍍處理?；?3由相對介電常數為140的材料所制成，其厚度為0. 25mm，且其背側受到電鍍64。形成在基板33的表面上的1/4波長線34由NiCr (0.2 μ m)/Au (5 μ m)的鍍金配線所形成，且其配線寬度為1.36mm。基板51由相對介電常數為9. 8的氧化鋁陶瓷所制成，其厚度為0.38mm，且其背側受到電鍍63。形成在基板51的表面上的1/4波長線52由 Ti(0. 2ym)/Pd(0. lym)/Au(5ym)的鍍金配線所形成，且其配線寬度為0. 45mm?；?1 也由相對介電常數為9. 8的氧化鋁陶瓷所制成。如上文所述，在第一實施例中的輸出匹配電路30中，如將2 Ω變換為50 Ω的阻抗變換器由具有期望特性阻抗的傳輸線所形成?；?3和形成在其上的線M以與基板33和1/4波長線34相同的方式所制成。 基板41、31和形成在其上的線42、32以與基板51和1/4波長線52相同的方式所制成。這些基板和集成電路芯片11通過與上述相同的方法封裝在所述封裝的金屬底座61上。圖4為示意性示出第一實施例中的1/4波長線34和1/4波長線52的兩條彎曲支線的部分的阻抗變換電路的示意圖。1/4波長線Zl對應于1/4波長線34，且1/4波長線Z2A和Z2B對應于1/4波長線52的兩條彎曲支線。在圖4中的阻抗變換電路中，1/4波長線Z2由電路中的兩條1/4波長線Z2A和Z2B所形成，在該電路中兩條1/4波長線以圖IB 中的兩級進行連接。由于此原因，能夠使得1/4波長線Z2A和Z2B的特性阻抗為1/4波長線Z2的特性阻抗的兩倍，與此相應的，能夠使得1/4波長線Z2A和Z2B的線寬約為1/4波長線Z2的線寬的一半。兩條1/4波長線Z2A和Z2B具有相同的長度，且1/4波長線Z2A和 Z2B的形狀相對于圖3A中所示出的線彼此對稱。由于線寬可能接近減半，從而在圖3A中的第一實施例中沿1/4波長線52(基板 51)的橫向方向的長度可被設定為1. 7mm，而在圖2中沿1/4波長線36(基板35)的橫向方向(信號的傳播方向)的長度為7mm。然而，在第一實施例中，1/4波長線52的兩條支線在不同的方向上彎曲，因此，1/4波長線52沿縱向方向上的長度變得比圖2中的傳統(tǒng)實例中的長。然而，當在封裝上安裝第一實施例中的集成電路安裝設備時，在縱向方向的長度上具有裕度(margin)，因此，當將其安裝到封裝上時不會出現問題。在第一實施例中的集成電路安裝設備中，如圖3A所示，輸入匹配電路20的彎曲形狀的1/4波長線42也包括兩條彎曲支線。由此，當在圖2中的傳統(tǒng)實例中從輸入匹配電路 20的輸入部IN到輸出匹配電路30的輸出部OUT的距離為21. 8mm時，在圖3A的第一實施例中的集成電路安裝設備中該距離為11.6mm。此外，在第一實施例中的集成電路安裝設備中，輸入匹配電路20和輸出匹配電路 30是阻抗匹配的，從而具有低損耗。圖5A-圖5C為示出第二實施例中的集成電路安裝設備中的1/4波長線34和1/4 波長線52的兩條彎曲支線的部分的示意圖，其中圖5A為俯視圖，圖5B為A-A’剖視圖，圖 5C為左側視圖。第二實施例中的集成電路安裝設備與第一實施例中的不同點在于連接兩條彎曲支線的電阻器M設置在1/4波長線52的兩條彎曲支線的與1/4波長線34相對的部分附近，其它與圖3A中所示的相同。電阻器M為形成在基板51的與1/4波長線34相對的部分附近的TaN膜。如圖 5B和圖5C所示，當在基板51上形成電阻器M之后，形成1/4波長線52的兩條彎曲支線， 使得它們的部分覆蓋電阻器M。圖6為示意性示出第二實施例中的1/4波長線34和1/4波長線52的兩條彎曲支線的部分的阻抗變換電路的示意圖。電阻器M被設置為連接兩條彎曲支線。電阻器M作用為當兩條彎曲支線的操作(信號)變得不平衡時用以解決不平衡。圖7示出流經1/4波長線34以及1/4波長線52的高頻電流的面內分布的電磁場模擬的結果。使用在實際上進行使用的基板數據來執(zhí)行模擬。即，基板33設置為具有 0. 25mm的基板厚度、140的相對介電常數、1. 36mm的線寬以及5 μ m的Au配線厚度，并且基板51設置為具有0. 38mm的基板厚度、9. 8的相對介電常數、0. 45mm的線寬以及5 μ m的Au 配線厚度。如圖7所示，可看到流經基板33的傳輸線34的高頻電流集中在基板側表面(深色部分表示高電流區(qū))。關于基板51，也可看到大電流流經傳輸線52的側表面。尤其是， 可看到電流集中在線34和線52的連接部附近的配線外側的側表面上。因此，為了有效地將流經基板33的傳輸線34的電流傳輸到基板51的傳輸線52，可看到將傳輸線34的線側表面與相同位置的傳輸線52的外側表面對齊并在該部分處利用配線將它們連接起來是有效的。由于此原因，如上文所述，在第一實施例中，進行布置從而使得1/4波長線52的兩條彎曲支線的外緣基本上與1/4波長線34的外緣相對。此外，進行布置從而使得在1/4波長線42的兩條彎曲支線的與1/4波長線M相對的部分處，兩條彎曲支線的外緣基本上與1/4 波長線M的外緣相對。此外，在第一實施例中，兩組接合配線53A和5 分別連接1/4波長線34和1/4 波長線52的兩條彎曲支線。兩組接合配線53A和5 分別包括四條配線，然而，各組的多條配線之一布置為使得一端位于1/4波長線34的外緣附近，另一端位于兩條彎曲支線的邊緣附近。接合配線的這一布置與其它接合配線的布置相同，此外，在第二實施例中也相同。如圖7所示，在高頻信號的傳輸中，流經配線的電流由于趨膚效應(skin effect) 趨向于沿配線的表面流動。尤其是，在平面線的微帶線(micro strip line)的情況下，電流集中流經配線的側表面部。因此，在不同基板上的配線的連接部處產生電中斷(electrical discontinuity)并且傳輸損耗增加。此外，在高頻中，配線寬度顯著變窄，導致損耗增加。 由此，如在圖2中所示的傳統(tǒng)實例中，當配線接合布置在離線的邊緣較遠的位置或1/4波長線22和M的線寬變大時，導致出現阻礙輸出功率增加的因素。與此相反，在第一和第二實施例中，一條傳輸線的側表面和兩條傳輸線的外側表面布置在彼此接近的位置，并且接合配線布置在邊緣的附近。由于此原因，能夠有效地將流經一個基板上的線的高頻電流傳輸到另一基板上的線。圖8示出當通過使用電磁場分析的模擬來計算圖2中的傳統(tǒng)實例中以及第二實施例中的輸出匹配電路30中的傳輸損耗時的計算結果，其中A示出傳統(tǒng)實例的結果并且B示出第二實施例的結果。從結果之間的比較中，可看出在2-3. 5GHz的頻率范圍內損耗降低了 0. IdB-O. 3dB。這將有助于增加輸出功率和效率，并且可以定量地確定上述效果。圖9A-圖9C為示出第三實施例中的集成電路安裝設備中的1/4波長線34和1/4 波長線52的兩條彎曲支線的部分的示意圖，其中圖9A為俯視圖，圖9B為示出兩條彎曲支線的梢端部的形狀的示意圖。圖9C為示意性示出第三實施例中的1/4波長線34和1/4波長線52的兩條彎曲支線的部分的阻抗變換電路的示意圖。第三實施例中的集成電路安裝設備與第二實施例的不同在于楔形電極部55A和 55B分別設置在1/4波長線52的兩條彎曲支線的與1/4波長線34相對的梢端處；其它部分相同。換言之，在第三實施例中，1/4波長線52的兩條彎曲支線的梢端為楔形的。為了在兩條彎曲支線的梢端處設置楔形電極，基板51的寬度從1. 7mm增加到1. 9mm。進行布置從而使得楔形梢端的中心與1/4波長線34的側表面相符(agree with)。由于此原因，能夠有效地傳輸較高頻的電流。如圖9B所示，在兩條彎曲支線的梢端的楔形形狀中，梢端的寬度被設為0.6mm并且長度被設為0. 2mm。接著，1/4波長線34和彎曲支線的兩個梢端分別通過四條金屬配線 53A和5 進行連接。在配線的布置中，能夠如圖9A所示將配線布置為與布線的方向(橫向方向)平行，或能夠如圖10所示將配線連接為放射形狀，以與楔形線的寬度相符。圖11通過模擬來計算圖9A中的配線接合的布置中第三實施例的輸出匹配電路30 中的傳輸損耗以示出計算結果C，還將第二實施例中的結果示出為B用作信息。從這一結果中，能夠確定通過設置楔形線可將2. 5-3. 5GHz的頻率范圍中的損耗降低約0. 03dB。
圖12A-圖12C為示出第四實施例中的集成電路安裝設備中的1/4波長線34和 1/4波長線52的兩條彎曲支線的部分的示意圖，其中圖12A為俯視圖且圖12B為沿中心線的剖視圖。圖12C為示意性示出第四實施例中的1/4波長線34和1/4波長線52的兩條彎曲支線的部分處的阻抗變換電路的示意圖。第四實施例中的集成電路安裝設備與第二實施例的不同在于1/4波長線52的兩條彎曲支線的梢端設置有電極56 ；其它部分相同。電極56的寬度為1. 36mm，與1/4波長線 34的寬度相同，且長度為0. 2mm。如圖12B所示，能夠以與形成1/4波長線52的兩條彎曲支線的工藝相同的工藝來同時形成電極56。換言之，在第四實施例中，1/4波長線52的兩條彎曲支線的梢端被連接且集成為一個單元，并且這兩條彎曲支線從電極56分支出去。兩組接合配線53A和5 分別將基板33上的1/4波長線34與電極56相連接。在第四實施例中，1/4波長線34和電極56可平滑地(smoothly)連接，并且能夠有效地將流經1/4波長線34的高頻電流傳輸到電極56。此外，其在同一基板上分支為1/4 波長線52的兩條彎曲支線，因而能夠更有效地傳輸高頻電流。結果是，可配置具有低損耗的匹配電路并且可實現較高輸出的半導體電路。圖13通過模擬來計算第四實施例中的輸出匹配電路30中的傳輸損耗以示出計算結果D，還將第二實施例中的結果示出為B用作信息。從這一結果中，能夠確定通過設置電極56可將2. 5-3. 5GHz的頻率范圍中的損耗降低約0. 02-0. 03dB。圖14A-圖14C為示出第五實施例中的集成電路安裝設備中的1/4波長線34和 1/4波長線52的兩條彎曲支線的部分的示意圖，其中圖14A為俯視圖且圖14B為沿中心線的剖視圖。圖14C為示意性示出第五實施例中的1/4波長線34和1/4波長線52的阻抗變換電路的示意圖。在第五實施例中的集成電路安裝設備中，通過在三個基板上形成的傳輸線來形成第二級的1/4波長線。圖:3B中的第一實施例中的基板51被分為兩個基板51A和51B，從而1/4波長線52的兩條彎曲支線也被分為兩瓣(two valves)，即分為支線52A和52B。直線形的1/4波長線72形成在基板71上，該基板71的材料的相對介電常數大于基板51的相對介電常數。期望基板71的厚度與基板51A和51B的厚度相同。在符合這些條件之后， 確定基板的材料和形狀，以使兩條彎曲支線52A和52B以及1/4波長線72都變?yōu)?/4波長線。如圖14A所示，在基板71的兩側，布置了兩個基板51A和51B，通過三組接合配線 53A和5 和配線接合53C，分別連接1/4波長線34與兩條彎曲支線52A和52B以及1/4 波長線72。兩條彎曲支線52A和52B以及1/4波長線72的另一端通過接合配線等公共地連接到集成電路安裝設備的封裝的端子。例如，基板33設置為具有0. 25mm的基板厚度和140的相對介電常數，并且1/4波長線34設置為具有1. 5mm的配線寬度以及5 μ m的Au配線厚度?；?1A和51B設置為具有0. 38mm的基板厚度和9. 8的相對介電常數，并且1/4波長線52A和52B設置為具有 0. 18mm的配線寬度以及5 μ m的Au配線厚度。此外，基板71設置為具有0. 5mm的基板厚度和30的相對介電常數，并且直線形1/4波長線72設置為具有0. 04mm的配線寬度、5 μ m的 Au配線厚度以及2. Imm的配線長度。由于此原因，能夠形成具有低損耗的匹配電路而并未使用復雜的基板配線制造工藝。
如圖14C所示，在第五實施例中，通過三條并行傳輸線形成阻抗變換電路的第二級，因此能夠使得較大電流以低損耗流通。當通過將三條或更多條線用作并行傳輸線來形成一級的1/4波長線時，外部的傳輸線和被其夾在中間的線形成在具有不同介電常數的不同介電基板上，并且使得上方形成有內部傳輸線的基板的介電常數大于上方形成有外部線的基板的介電常數。由于此原因， 能夠實現具有相同特性阻抗和相同電氣長度的并行傳輸線，而并未使用復雜的制造工藝， 例如配線交叉和多重布線。由于此原因，能夠配置具有低損耗的匹配電路，結果是能夠實現較高性能、較高輸出的電路。如上文所述描述了第一到第五實施例，并且本領域普通技術人員能夠容易地理解對于1/4波長線52的兩條彎曲支線的配置，可有各種改型實例。在下文中示出了多種改型實例，然而還可有更多的改型實例。圖15A示出形成為曲折(meander)形狀的1/4波長線52的兩條彎曲支線。在第一到第五實施例中，彎曲支線僅彎曲一次，然而還能夠彎曲支線三次或更多次以形成曲折形狀，如圖15A所示。圖15B示出通過以與第一端部相同的方式來彎曲將被連接到1/4波長線34的1/4 波長線52的兩條彎曲支線的第一端部的相對側上的第二端部所形成的形狀。在第一到第五實施例中，第二端部具有如下形狀，其中兩個端部直線相交并被集成為一個單元，然而， 圖15B所示的第一端部的形狀可被接受。在這種情況下，兩條彎曲支線的第二端部公共地連接到集成電路安裝設備的封裝的端子。圖15C示出圖15B中實例的改型實例，其中電極56和電極57如同第四實施例那樣設置在第一端部和第二端部兩者上，此外還設置有電阻器討和電阻器58。電阻器58作用為消除在兩條彎曲支線中導致的不平衡。圖15D示出使用三級的1/4波長線來執(zhí)行阻抗變換的阻抗變換器。在第一到第五實施例中，通過兩級的1/4波長線來形成阻抗變換器，然而還能夠通過三級或更多級的1/4 波長線來形成阻抗變換器。在圖15D中的改型實例中，第二級和第三級的1/4波長線用作彎曲形狀的傳輸線52A和52B。上方形成有第二級1/4波長線52A的基板51A的相對介電常數低于上方形成有第一級1/4波長線33的基板32的相對介電常數，并高于上方形成有第三級1/4波長線52B的基板51B的相對介電常數。因此，1/4波長線52A的路徑長度比 1/4波長線52B的路徑長度長。如上文所述，在第二到第五實施例以及圖15A-15D中所示的改型實例中，將輸出匹配電路30作為實例進行說明，然而相同的配置也可應用于輸入匹配電路20。圖16A和16B為示出在具有金屬壁的密封金屬封裝中安裝有第二實施例的集成電路安裝設備的高輸出放大器電路設備的示意圖。安裝在內部的集成電路安裝設備為第二實施例中的集成電路安裝設備，然而，延伸圖案45A和45B設置為用于經由電阻器44連接1/4波長線M的一側上的輸入匹配電路 20的1/4波長線42的兩條彎曲支線。封裝通過金屬壁82和蓋83被密封。對于與外部的電連接，設置有連接電極84和 87。連接電極84和87通過饋通件(feed-through) 86和89與金屬壁82和蓋83電絕緣。 在連接電極84于封裝外部的一部分處，設置有輸入導線85，并且在連接電極87外部的一部分處，設置有輸出導線88。連接電極84于封裝內部的部分與輸入匹配電路20的輸入部 IN通過配線接合等進行連接。連接電極88于封裝內部的部分與輸出匹配電路30的輸出部 OUT通過配線接合等進行連接。集成電路芯片11安裝具有0. 8 μ m的柵極長度的多個GaN高電子遷移率晶體管 (HEMT)。如上文所述，輸出匹配電路30使用厚度為0. 38mm且相對介電常數為9. 8的氧化鋁陶瓷基板31上的線32、具有140的相對介電常數的高_k介電基板33上的一條1/4波長線34、以及很接近集成電路芯片11的厚度為0. 38mm且相對介電常數為9. 8的氧化鋁陶瓷基板51上的兩條并行1/4波長線52。由于此原因，能夠降低圖中的橫向方向的長度，并能夠在封裝中存放入高輸出電路。連接集成電路芯片11和基板31上的線32的金屬配線以及基板31上的線32用作電感器，并起到消除晶體管的輸出阻抗的電容性成分的作用，以在基板31上的線32的端表面上實現純電阻的阻抗。由于此原因，能夠使用1/4波長線匹配至50Ω。封裝尺寸為17. 4X 24mm并且電路寬度可被設置為11. 6mm，如圖3A所示。如圖2 所示，傳統(tǒng)實例中的阻抗變換器的電路寬度為21. 8mm，因而電路寬度可降到1/2。由產業(yè)來規(guī)定封裝尺寸，并且當阻抗變換器超過這一尺寸時，通過在封裝外部的印刷基板等上制造阻抗變換器來執(zhí)行匹配，然而，在這種情況下，電路變得較大。與之相反，在所述實施例中， 可在封裝中執(zhí)行歐姆匹配并且使得能夠減小設備的尺寸。此外，高頻電流的傳輸損耗降低， 并且可實現較高性能以及高輸出的電路。圖17為示出使用圖16A和16B中的高輸出放大器電路設備的通信設備模塊100 的配置的示意圖。如圖17所示，通信設備模塊100包括將連接到天線的輸入/輸出端子、連接到輸入/輸出端子90的發(fā)射/接收切換設備91、低噪聲放大器92、控制電路93、前級放大器94、 高輸出放大器95以及濾波器96。圖17中的右前側的這行配置了發(fā)射系統(tǒng)，并且左后側配置了接收系統(tǒng)。來自輸入 /輸出端子90的輸入信號通過發(fā)射/接收切換設備91被選擇性地發(fā)送到低噪聲放大器92， 并執(zhí)行接收處理。另一方面，前級放大器94中所放大的發(fā)射信號通過高輸出放大器95被進一步放大，并經過濾波器96通過發(fā)射/接收切換設備91被選擇性地發(fā)送到輸入/輸出端子90，并從天線發(fā)射。使用圖16A以及16B中的高輸出放大器電路設備來作為高輸出放大器95。然而，圖16A與16B中的高輸出放大器電路設備也可用在發(fā)射通信設備模塊中，而不是用在發(fā)射/接收通信設備模塊中。圖17中的通信設備模塊100被用作系統(tǒng)設備(如通信系統(tǒng)、雷達、傳感器以及無線電干擾器)的一部分。當安裝在各種系統(tǒng)設備中時，圖16A與16B中的高性能、緊湊型高輸出放大器電路設備可有助于性能改進并減小設備的尺寸。在上文中說明了每個實施例，然而，本領域普通技術人員能夠容易地理解還可具有各種改型實例和應用。例如，在上述實施例中，阻抗變換器為1/4波長線，然而，實施例的構造還可應用于由串聯電感器及并聯電容器所構成的阻抗變換器，并可獲得相同效果。電感器可由螺旋電感器或曲折線所構成?？赏ㄟ^用AuSn焊料來對封裝底座上的芯片電容器進行封裝，且通過由配線連接其上部電極與傳輸線，來配置電容器?？商娲?，通過在傳輸線旁邊形成圖案且通過配線來連接其圖案與傳輸線，能夠使其具有作為電容器的功能。通過上述改變，能夠將電路配置成集總參數元件，從而可減小電路尺寸。還能配置傳輸線，通過由配線連接1/4波長線和線旁的虛置(dummy)圖案來減小該傳輸線的特性阻抗，以增加接地電容。由于此原因，能夠調節(jié)特性阻抗并能夠吸收晶體管和封裝中的變化，從而提高了電路產量。此外，在上述實施例中，使用了微帶線，然而，也可使用其它傳輸線(例如共面線和帶狀線)。此外，在上述實施例中，使用了 GaN晶體管，然而，還能夠使用包括使用Si、GaAs 或^P的晶體管的集成電路。在上述實施例中，通過包括晶體管的集成電路和匹配電路基板來形成電路，然而，還能夠形成使用芯片(即匪IC)的混合IC，其中電阻器、電容器以及匹配電路被部分集成在芯片中，并且其中匹配電路基板被配置在其外部。此外，還能夠形成 MMIC，其中集成了電阻器、電容器以及匹配電路。在上述實施例中，使用AuSn焊料來封裝芯片和匹配電路基板，然而，還可使用導電膠來封裝它們。在這種情況下，可在200°C或更低的溫度下執(zhí)行封裝，因此能夠抑制封裝、芯片、匹配電路基板以及電容器之間的熱膨脹系數的差別所導致的破裂，從而可提高產量。此外，能夠執(zhí)行封裝而不會使耐熱性相對較差的InP 等的器件特性退化。還能夠應用散熱性極佳且在封裝材料的熱膨脹系數上具有較大差別的材料(銅)，因此可實現較高輸出電路。在上述實施例中，使用了 TaN薄膜電阻器，然而還能夠使用NiCr。如上文所述，根據實施例，配置高輸出半導體電路的匹配電路的損耗以及電路面積降低，因此，實現了較高性能、高輸出的半導體電路。本文記載的所有實例和條件性語言旨在用作教導性目的，以幫助讀者理解本發(fā)明和發(fā)明人對現有技術改進所貢獻的概念，且應解釋為不受限于這些具體記載的實例和條件，說明書中這些實例的組織也不涉及顯示本發(fā)明的優(yōu)勢和不足。盡管已經詳細描述了本發(fā)明的實施例，但應理解的是，可對其進行各種改變、替代和變化，而不脫離本發(fā)明的精神和范圍。
權利要求
1.一種傳輸線，包括多條支線，所述多條支線分別包括第一端部和第二端部并具有基本相同的線長，其中所述多條支線的至少部分包括彎曲形狀； 所述多條支線的所述第一端部連接到一公共端；以及所述多條支線的所述第二端部連接到一公共端。
2.根據權利要求1所述的傳輸線，其中所述多條支線包括兩條微帶線，所述微帶線形成在具有相同介電常數的基板上，并具有相對于直線彼此對稱的彎曲形狀。
3.根據權利要求2所述的傳輸線，其中所述兩條微帶線的所述第一端部相分離。
4.根據權利要求3所述的傳輸線，其中所述兩條微帶線的所述第一端部為楔形形狀。
5.根據權利要求2所述的傳輸線，其中所述兩條微帶線包括所述第一端部公共地連接的公共電極。
6.根據權利要求2所述的傳輸線，其中所述兩條微帶線的所述第二端部被集成為一個單元。
7.根據權利要求2所述的傳輸線，其中所述兩條微帶線包括電阻器，該電阻器在所述第一端部附近連接所述兩條微帶線。
8.根據權利要求1所述的傳輸線，其中所述多條支線包括一條直線形微帶線，形成在具有第一介電常數的第一基板上；以及兩條微帶線，分別形成在具有小于所述第一介電常數的第二介電常數的兩個基板上， 并分別具有相對于直線對稱的彎曲形狀；并且所述兩條微帶線布置在所述直線形微帶線的兩側。
9.一種阻抗變換器，包括具有不同特性阻抗的第一傳輸線和第二傳輸線，其中所述第二傳輸線包括多條支線，所述多條支線分別包括第一端部和第二端部并具有基本相同的線長；所述多條支線的至少部分包括彎曲形狀；所述多條支線的所述第一端部公共地連接到所述第一傳輸線；以及所述多條支線的所述第二端部連接到一公共端。
10.根據權利要求9所述的阻抗變換器，其中所述第二傳輸線包括兩條微帶線，所述微帶線形成在具有相同介電常數的基板上，并具有相對于直線彼此對稱的彎曲形狀。
11.根據權利要求10所述的阻抗變換器，其中所述兩條微帶線的所述第一端部相分離。
12.根據權利要求11所述的阻抗變換器，其中所述兩條微帶線的所述第一端部為楔形形狀。
13.根據權利要求10所述的阻抗變換器，其中所述兩條微帶線包括所述第一端部公共地連接的公共電極。
14.根據權利要求10所述的阻抗變換器，其中所述兩條微帶線的所述第二端部被集成為一個單元。
15.根據權利要求10所述的阻抗變換器，其中所述兩條微帶線包括電阻器，該電阻器在所述第一端部附近連接所述兩條微帶線。
16.根據權利要求9所述的阻抗變換器，其中所述第二傳輸線包括一條直線形微帶線，形成在具有第一介電常數的第一基板上；以及兩條微帶線，分別形成在具有小于所述第一介電常數的第二介電常數的兩個基板上， 并分別具有相對于直線對稱的彎曲形狀；并且所述兩條微帶線布置在所述直線形微帶線的兩側。
17.根據權利要求9所述的阻抗變換器，包括多條接合配線，所述接合配線連接所述多條支線的所述第一端部與所述第一傳輸線，其中所述多條接合配線包括與所述第一傳輸線的端部附近相接觸的接合配線。
18.一種集成電路安裝設備，包括集成電路和匹配電路，其中所述匹配電路包括阻抗變換器，該阻抗變換器包括具有不同特性阻抗的第一傳輸線和第二傳輸線；所述第二傳輸線包括多條支線，所述多條支線分別包括第一端部和第二端部并具有基本相同的線長；所述多條支線的至少部分包括彎曲形狀；所述多條支線的所述第一端部連接到所述第一傳輸線的一公共端；以及所述多條支線的所述第二端部連接到一公共端。
19.根據權利要求18所述的集成電路安裝設備，其中所述第一傳輸線和所述第二傳輸線包括兩條微帶線，所述微帶線形成在具有相同介電常數的基板上，并具有相對于直線彼此對稱的彎曲形狀。
20.一種通信設備模塊，包括集成電路安裝設備，該集成電路安裝設備包括集成電路和匹配電路，其中所述匹配電路包括阻抗變換器，該阻抗變換器包括具有不同特性阻抗的第一傳輸線和第二傳輸線；所述第二傳輸線包括多條支線，所述多條支線分別包括第一端部和第二端部并具有相同的線長；所述多條支線的至少部分包括彎曲形狀；所述多條支線的所述第一端部連接到所述第一傳輸線的一公共端；以及所述多條支線的所述第二端部連接到一公共端。
全文摘要
本發(fā)明提供一種傳輸線、一種阻抗變換器、一種集成電路安裝設備以及一種通信設備模塊。該傳輸線具有多條支線，所述多條支線分別包括第一端部和第二端部并具有相同的線長，其中所述多條支線的至少部分包括彎曲形狀，所述多條支線的所述第一端部連接到一公共端，以及所述多條支線的所述第二端部連接到一公共端。所述多條支線可包括兩條微帶線，所述微帶線形成在具有相同介電常數的基板上，并具有相對于直線彼此對稱的彎曲形狀。利用本發(fā)明，構成高輸出半導體電路的匹配電路的損耗以及電路面積降低，因此，實現了較高性能、高輸出的半導體電路。
文檔編號H01P3/08GK102195112SQ201110043020
公開日2011年9月21日 申請日期2011年2月18日 優(yōu)先權日2010年2月19日
發(fā)明者增田哲 申請人:富士通株式會社