專利名稱：半導體封裝的制作方法
技術領域：
本發(fā)明涉及一種半導體封裝產(chǎn)品改良結構，具體來說，是涉及到具有一定厚度的多芯片或器件，合并封裝在一塑封體內(nèi)的系統(tǒng)級封裝(System In aPackage，SIP)或多芯片模塊(multichip module, MCM)封裝的一種封裝用引線框架載片臺裝置。
背景技術：
在系統(tǒng)級封裝(SystemIn a Package, SIP)或多芯片模塊(multichip module, MCM)封裝中，兩個或以上的芯片與器件之間需要進行焊線，而這兩種器件具有不同的厚度， 但其又不可以通過減薄焊接這種半導體封裝流程中常用方法進行處理。如圖1所示，兩個不同厚度以上的芯片或器件合封在一個塑封體內(nèi)，裝載在同高度的載片臺上時，因器件2厚度900微米，芯片1厚度300微米，因器件2厚度900微米在組裝已無法更改，芯片1厚度300微米與器件有相600微米的落差，芯片1與器件2之間需要打線連接，打線3的弧高會達到650微米以上，但該弧高已超出組裝控制能力，在線與芯片連接點之間極易產(chǎn)生崩裂，同時經(jīng)過后道工序料的填入，線極易產(chǎn)生大幅度變形?，F(xiàn)有技術中，解決這個問題通常是從對芯片1厚度不進行減薄處理，維持芯片來料時的原始厚度600 700微米，但這種做法600 700微米厚度芯片，進行切割工序作業(yè)時，會超出切割工序當前的切割能力，加速切割工序用切割刀片的損耗，刀的使用壽命大大降低。現(xiàn)有技術中，另一個通常的處理工藝是改變打線方向，即從器件2打線至芯片1， 但這時，器件與線弧的整體高度會達到1100微米以上，有超出塑封體厚度的巨大風險；而且打線的第二焊點與芯片表面形成過大的夾角，對產(chǎn)品可靠性非常不利。

發(fā)明內(nèi)容
在下文中給出關于本發(fā)明的簡要概述，以便提供關于本發(fā)明的某些方面的基本理解。應當理解，這個概述并不是關于本發(fā)明的窮舉性概述。它并不是意圖確定本發(fā)明的關鍵或重要部分，也不是意圖限定本發(fā)明的范圍。其目的僅僅是以簡化的形式給出某些概念， 以此作為稍后論述的更詳細描述的前序。本發(fā)明的目的在于克服現(xiàn)有技術中的缺陷，提供一種封裝用引線框架載片臺，其簡單實用，成本低廉，適合大批量生產(chǎn)。為實現(xiàn)本發(fā)明而提供的一種半導體封裝，包括承載第一部件的第一載片臺，以及承載第二部件的第二載片臺，該第一部件的厚度大于第二部件的厚度，第一載片臺的深度大于第二載片臺的深度。較優(yōu)地，其中所述第一部件和第二部件的厚度差約等于所述第一載片臺和第二載片臺的深度差。較優(yōu)地，其中所述第一部件和第二部件的厚度差與所述第一載片臺和第二載片臺的深度差之間的差值小于或等于250微米。
較優(yōu)地，所述第二載片臺與第一載片臺之間具有大于或等于350微米的深度差。較優(yōu)地，其中所述第一部件和第二部件的厚度差與所述第一載片臺和第二載片臺的深度差之間的差值小于或等于150微米。較優(yōu)地，所述第二載片臺與第一載片臺之間具有大于或等于450微米的深度差。較優(yōu)地，所述第二部件厚度為900微米；所述第一部件厚度為300微米；所述載片臺與載片臺之間具有550微米的深度差。優(yōu)選地，第一載片臺和第二載片臺之間由連筋連接。本發(fā)明的優(yōu)點在于本發(fā)明的封裝用引線框架載片臺，可以使不同部件之間以低弧150 250微米高度差實現(xiàn)連接，穩(wěn)定在封裝能力范圍內(nèi)，其簡單實用，成本低廉，適合大
批量生產(chǎn)。


參照下面結合附圖對本發(fā)明實施例的說明，會更加容易地理解本發(fā)明的以上和其它目的、特點和優(yōu)點。附圖中的部件只是為了示出本發(fā)明的原理。在附圖中，相同的或類似的技術特征或部件將采用相同或類似的附圖標記來表示。圖1是現(xiàn)有技術中一種半導體封裝；圖2是本發(fā)明實施例的半導體封裝；以及圖3是圖2中半導體封裝的俯視圖。
具體實施例方式下面參照附圖來說明本發(fā)明的實施例。在本發(fā)明的一個附圖或一種實施方式中描述的元素和特征可以與一個或更多個其它附圖或實施方式中示出的元素和特征相結合。應當注意，為了清楚的目的，附圖和說明中省略了與本發(fā)明無關的、本領域普通技術人員已知的部件和處理的表示和描述。本發(fā)明實施例的封裝用引線框架載片臺，如圖2，圖3所示，包括承載第一部件 1(例如為芯片)的第一載片臺4，以及承載第二部件2 (例如是器件)的第二載片臺5。部件1和部件2之間需要打線連接。第一部件1的厚度大于第二部件2的厚度，第一載片臺4的深度大于第二載片臺 5的深度。載片臺的深度是指部件放置在載片臺上時的部件的厚度方向的深度。較佳地，部件1和部件2的厚度差約等于所述第一載片臺4和第二載片臺5的深度差。更佳地，作為一種可實施方式，其中部件1和部件2的厚度差與第一載片臺4和第二載片臺5的深度差之間的差值小于或等于250微米。更佳地，第二載片臺5與第一載片臺4之間具有大于或等于350微米的相對深度差。更佳地，作為另一種可實施方式，部件1和部件2的厚度差與所述第一載片臺4和第二載片臺5的深度差之間的差值小于或等于150微米。更佳地，所述第二載片臺5與第一載片臺4之間具有大于或等于450微米的相對
深度差。
下面結合系統(tǒng)級封裝(System In a Package, SIP)或多芯片模塊(multichip module,MCM)封裝要求，對本發(fā)明實施例的封裝用引線框架載片臺進一步說明，部件2厚度 900微米，部件1厚度300微米，與部件2有600微米的落差，如圖2、圖3所示，將承載部件 1與部件2的載片臺設置成相對獨立的兩個載片臺，即承載部件2的第一載片臺4與承載部件1的第二載片臺5。如圖3所示，兩載片臺4、5之間可以通過打凹的連筋6連接。圖3 的右上角的4’是載片臺4的放大的表示。載片臺5與載片臺4之間有550微米的深度差，其深度差彌補了部件1與部件2 之間厚度差600微米，從而消除了打線兩端點之間的高度差，即部件1與部件2的厚度差， 從而使部件1和部件2之間能夠以150 250微米厚度差實現(xiàn)低弧連接，該低弧穩(wěn)定在封裝能力范圍內(nèi)。本發(fā)明的實施例的半導體封裝，其載片臺的打凹深度差具有一定的可容忍高度差，從而使例如器件和芯片的部件之間以低弧150 250微米高度差實現(xiàn)連接，穩(wěn)定在封裝能力范圍內(nèi)，其簡單實用，成本低廉，適合大批量生產(chǎn)。在本發(fā)明的設備和方法中，顯然，各部件或各步驟是可以分解、組合和/或分解后重新組合的。這些分解和/或重新組合應視為本發(fā)明的等效方案。同時，在上面對本發(fā)明具體實施例的描述中，針對一種實施方式描述和/或示出的特征可以以相同或類似的方式在一個或更多個其它實施方式中使用，與其它實施方式中的特征相組合，或替代其它實施方式中的特征。
權利要求
1.一種半導體封裝，其特征在于，包括承載第一部件(1)的第一載片臺(4)，以及承載第二部件⑵的第二載片臺(5)；所述第一部件(1)的厚度大于所述第二部件(2)的厚度，所述第一載片臺(4)的深度大于第二載片臺(5)的深度。
2.根據(jù)權利要求1所述的半導體封裝，其特征在于，其中所述第一部件(1)和第二部件 (2)之間的厚度差約等于所述第一載片臺(4)和第二載片臺(5)之間的深度差。
3.根據(jù)權利要求2所述的半導體封裝，其特征在于，其中所述第一部件(1)和第二部件 (2)之間的厚度差與所述第一載片臺(4)和第二載片臺(5)之間的深度差之間的差值小于或等于250微米。
4.根據(jù)權利要求3所述的半導體封裝，其特征在于，所述第二載片臺(5)與第一載片臺 (4)之間具有大于或等于350微米的深度差。
5.根據(jù)權利要求2所述的半導體封裝，其特征在于，所述第一部件(1)和第二部件(2) 的厚度差與所述第一載片臺(4)和第二載片臺(5)的深度差之間的差值小于或等于150微米。
6.根據(jù)權利要求5所述的半導體封裝，其特征在于，所述第二載片臺(5)與第一載片臺 (4)之間具有大于450微米的深度差。
7.根據(jù)權利要求1至6任一項所述的半導體封裝，其特征在于，所述第一部件(1)厚度為900微米；所述第二部件(2)厚度為300微米；所述第一載片臺(4)與第二載片臺(5) 之間具有550微米的相對深度差。
8.根據(jù)權利要求1至6任一項所述的半導體封裝，其特征在于，所述第一載片臺(4)和所述第二載片臺(5)之間由連筋連接。
全文摘要
本發(fā)明公開一種半導體封裝，包括承載第一部件的第一載片臺，以及承載第二部件的第二載片臺，所述第一部件的厚度大于所述第二部件的厚度，所述第一載片臺的深度大于第二載片臺的深度。其簡單實用，成本低廉，適合大批量生產(chǎn)。
文檔編號H01L23/495GK102157500SQ20111005284
公開日2011年8月17日 申請日期2011年3月4日 優(yōu)先權日2011年3月4日
發(fā)明者石海忠, 趙亞俊, 陳巧鳳, 顧夏茂 申請人:南通富士通微電子股份有限公司