專利名稱：在基層與金屬化層之間形成并封裝微機(jī)械元件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種特別地但不是唯一地，在半導(dǎo)體裝置中使用的微機(jī)械元件 (micromechanical elements)的封裝。
背景技術(shù)：
近些年，在各種技術(shù)領(lǐng)域(例如，半導(dǎo)體裝置)中使用微機(jī)械元件的趨勢(shì)逐漸升高。典型地，微機(jī)械元件集成到半導(dǎo)體裝置中，并且容納在例如互補(bǔ)金屬氧化物半導(dǎo)體 (CMOS)裝置上或者其中形成的空腔或者開口穴中。在CMOS襯底上集成微機(jī)械元件的時(shí)候， 對(duì)微機(jī)械元件提供適當(dāng)?shù)沫h(huán)境保護(hù)，以及提供到上層電路的電連接同樣重要。微機(jī)械元件可以是可移動(dòng)的或不可移動(dòng)的，例如，可以在電極間移動(dòng)的電荷轉(zhuǎn)移裝置，或者在施加適當(dāng)電流時(shí)熔斷的微型熔斷元件。微機(jī)電系統(tǒng)(MEMS)工業(yè)面臨的主要問題之一是微機(jī)械元件對(duì)于它們工作環(huán)境是高度敏感的，該工作環(huán)境包括可能對(duì)半導(dǎo)體裝置的執(zhí)行有害的熱、化學(xué)和機(jī)械影響。因此，期望提供這樣的具有一些防護(hù)密封或者密封的結(jié)構(gòu)的微機(jī)械元件。

發(fā)明內(nèi)容
例如，當(dāng)該裝置在接下來的封裝步驟中或者提供到上層電路的電連接而被操縱時(shí)，同樣地集成有微機(jī)械元件的裝置可以被損害，因此需要適當(dāng)?shù)谋Ｗo(hù)?？梢岳斫馕C(jī)械元件要求嚴(yán)格的保護(hù)標(biāo)準(zhǔn)，因此本發(fā)明的目的在于提供用于微機(jī)械元件的氣密封形式的可靠外殼，而不增加裝置的尺寸和成本。因此可以看出，需要制造在半導(dǎo)體裝置中使用的可靠的微機(jī)械元件。本發(fā)明的目的在于尋求提供一種用于通過在與裝置的CMOS部件集成的元件上形成的裝置的氣密封層，對(duì)敏感的微機(jī)械元件(例如，熔斷器或者電荷轉(zhuǎn)移元件)的環(huán)境保護(hù)。附加的封裝提供側(cè)壁，其涉及由嵌入在CMOS中的形成的側(cè)邊的封裝(encapsulating)層平面和裝置的封裝層。當(dāng)在每個(gè)金屬化層順序而不是最后一個(gè)金屬層中，被保護(hù)的微機(jī)械裝置可以集成在CMOS處理程序中時(shí)，這種類型的封裝具有特別的優(yōu)點(diǎn)。本發(fā)明允許在裝置的CMOS晶體管位置附近形成微機(jī)械元件。具體地，在金屬化步驟中微機(jī)械元件集成的基底越來越薄時(shí)， 微機(jī)械元件越來越遠(yuǎn)離CMOS晶體管位置。本發(fā)明的優(yōu)點(diǎn)在于本發(fā)明的封裝過程使其適用于普通的CMOS處理程序。這種裝置的構(gòu)成視傳統(tǒng)和現(xiàn)代的工業(yè)處理程序規(guī)定而決定，例如，需要包括機(jī)械化學(xué)處理(CMP) 的平面化步驟。在半導(dǎo)體裝置的生產(chǎn)，這種技術(shù)通常用于絕緣層和金屬層的平面化。
因此，根據(jù)本發(fā)明，提供一種在基層與一個(gè)或多個(gè)金屬化層之間形成并封裝微機(jī)械元件的方法，該方法包括在基層的至少一部分上涂敷可蝕刻材料的第一犧牲層；在第一犧牲層的至少一部分上形成微機(jī)械元件的至少一部分；在微機(jī)械元件上涂敷可蝕刻材料的第二犧牲層；在第二犧牲層的至少一部分上涂敷封裝層；蝕刻穿過封裝層和第二犧牲層，以形成穿過封裝層和第二犧牲層的開口 ；引導(dǎo)蝕刻劑穿過所述開口 ；以及移除第一犧牲層和第二犧牲層，以釋放微機(jī)械元件。優(yōu)選地，微機(jī)械元件包含氮化鈦。優(yōu)選地，蝕刻穿過封裝層和第二犧牲層包括蝕刻到所述蝕刻被一阻礙層阻止。優(yōu)選地，所述阻礙層包含氮化鈦。優(yōu)選地，本方法可進(jìn)一步包括在封裝層上沉積一個(gè)或多個(gè)金屬化層，以在基層與一個(gè)或多個(gè)金屬化層之間提供電連接。另外，本發(fā)明提供一種在基層與一個(gè)或多個(gè)金屬化層之間形成并封裝微機(jī)械元件的方法，包括在基層的至少一部分上涂敷可蝕刻材料的第一犧牲層；在第一犧牲層的至少一部分上形成氮化鈦微機(jī)械元件的至少一部分；在微機(jī)械元件上涂敷可蝕刻材料的第二犧牲層；在第二犧牲層的至少一部分上涂敷封裝層；蝕刻穿過封裝層和第二犧牲層，以形成穿過封裝層和第二犧牲層的開口，直到所述蝕刻被一氮化鈦層阻止。優(yōu)選地，本方法可進(jìn)一步包括在封裝層上沉積一個(gè)或多個(gè)金屬化層，以在基層與一個(gè)或多個(gè)金屬化層之間提供電連接。本發(fā)明還提供一種封裝微機(jī)械元件的方法，包括在微機(jī)械元件的至少部分上形成第一封裝層；在第一封裝層上沉積第二封裝層，并提供圍繞微機(jī)械元件的封裝壁，以形成在基層與一個(gè)或多個(gè)封裝層之間延伸的側(cè)密封壁；在第一封裝層上沉積一個(gè)或多個(gè)金屬化層，以在基層與形成在微機(jī)械元件之上的一個(gè)或多個(gè)金屬化層之間提供電連接；以及釋放位于一個(gè)或多個(gè)金屬化層和基層之間的微機(jī)械元件。優(yōu)選地，所述微機(jī)械元件位于一空腔中，所述空腔至少部分地以封裝壁為界，其中，所述封裝壁包含鎢。優(yōu)選地，封裝壁包含氮化鈦。優(yōu)選地，提供封裝壁包括在基層與一個(gè)或多個(gè)金屬化層之間形成在它們之間提供電連接的封裝壁。優(yōu)選地，提供封裝壁包括形成延伸穿過基層和第一和第二封裝層的封裝壁。優(yōu)選地，提供封裝壁包括形成一個(gè)或多個(gè)堆疊的堵塞物。優(yōu)選地，形成一個(gè)或多個(gè)堆疊的堵塞物包括形成用于在基層與一個(gè)或多個(gè)金屬化層之間提供電連接的一個(gè)或多個(gè)堆疊的堵塞物。優(yōu)選地，形成一個(gè)或多個(gè)堆疊的堵塞物包括形成氮化鈦襯墊和鎢填充物。


現(xiàn)在，參照附圖，通過實(shí)例描述本發(fā)明的實(shí)施例，其中圖1示出在形成微機(jī)械元件并沉積第一封裝層之后的裝置的截面圖；圖2示出在第一封裝層平面化之后接著穿過第一封裝層形成通孔的裝置的截面圖3示出集成在鎢堵塞物、導(dǎo)電層和TiN接觸層上的裝置的截面圖；圖4示出在具有由終止層阻擋的開口結(jié)構(gòu)的第一封裝層中形成開口的裝置的截面圖；圖5示出裝置的截面圖，其中通過向犧牲層露出通過開口的蝕刻劑而釋放微機(jī)械元件，該釋放影響直至封裝壁；圖6示出在裝置上沉積有第二封裝層的裝置的截面圖；以及圖7示出根據(jù)本發(fā)明的裝置的平面圖，其中封裝壁形成在微機(jī)械元件周圍的側(cè)面外殼。
圖8a_圖8g示出涂敷形成用于可以提供封裝的微機(jī)械元件的不同步驟的示意圖。
具體實(shí)施例方式圖1示出本領(lǐng)域技術(shù)人員熟知的在標(biāo)準(zhǔn)CMOS的開始基層中實(shí)施的根據(jù)本發(fā)明的裝置，在該裝置中形成微機(jī)械元件，其包括基層1，其可以在CMOS晶體管位置(未示出) 上沉積；絕緣層3，金屬互連部5、7、9、11和在13、15、17、19形成的通孔堵塞物，其用于提供在CMOS和在基層1之下的襯底層之間的電連接，在其上集成微機(jī)械元件觀并連接到上層
金屬互連層。參考圖1，使用標(biāo)準(zhǔn)CMOS處理形成阻塞物13、15、17、19，例如，可以通過蝕刻預(yù)定厚度的與TiN襯墊成一條直線的通孔形成鎢阻塞物15、17和19，該通孔隨后由鎢填充料沉積。將在裝置100的大約部分上沉積的剩余的W蝕刻到所示TiN層21。而后，在裝置100 上覆蓋第二 TiN層23，該第二 TiN層與TiN層21 —起圖樣化，并且選擇性地蝕刻到所示絕緣層3。部分TiN層23和TiN層21將形成接觸和/或電極，用于可以操作裝置100。接下來，第一犧牲層25 (例如，氮化硅)沉積在絕緣層3并且堆疊有TiN層21的TiN層23隨后將有選擇地被蝕刻。還是參考圖1，形成微機(jī)械元件觀的材料沉積在裝置100上的下一層中，其被選擇性的圖樣化并蝕刻，以限定微機(jī)械元件觀的結(jié)構(gòu)。一旦形成了微機(jī)械元件觀，并且在釋放微機(jī)械元件觀之前，就引入另外的處理順序，以啟動(dòng)微機(jī)械元件的封裝階段。如圖1所示，在包括微機(jī)械元件觀和第一犧牲層25的層上沉積第二犧牲層30。 使用等離子增強(qiáng)型化學(xué)汽相沉積(PECVD)或本領(lǐng)域技術(shù)人員了解的其他傳統(tǒng)方法，將TiN 層23涂敷到受物理或化學(xué)氣相沉積技術(shù)影響的第二犧牲層30上。第二犧牲層30優(yōu)選地可以由硅基材料(例如，氮化硅、氧化硅、非晶硅、或者旋涂式玻璃材料(SOG))形成。可以選擇第二犧牲層30，以具有期望的特性，例如，可蝕刻材料可以允許各向同性的或者各向異性的蝕刻，并不會(huì)對(duì)敏感的微機(jī)械元件施加不利的影響。此外，氮化硅或單晶硅可以用于第一犧牲層25和第二犧牲層30。富氫氮化硅層可以提高蝕刻率，例如，在氮化硅中的不同的氫含量可以使蝕刻率以10的倍數(shù)改變。氫含量可以通過在層的等離子處理期間控制硅烷和氨的比例來控制。為了提供氣密封，以保護(hù)微機(jī)械元件觀避免暴露在外界環(huán)境中，在裝置100上沉積第一封裝層33。此步驟包括氧化物沉積處理過程，以在第二犧牲層30上涂敷可微機(jī)械化的絕緣材料(例如，氧化硅)。優(yōu)選地，使用化學(xué)汽相沉積(CVD)沉積用于形成第一封裝層的氧化物，其基本覆蓋如圖1所示的微機(jī)械元件28。CN 102161470 A
說明書
4/5頁為了實(shí)現(xiàn)本發(fā)明的目的，還處理如圖1所示的由先前步驟產(chǎn)生的不平坦的表面的外形。在接下來的步驟中，使用化學(xué)機(jī)械拋光(CMP)將第一封裝層33降低至與犧牲層30 隔絕的預(yù)定位置，該化學(xué)機(jī)械拋光提供了一種用于使外形基本平面化的快速、有效的方法。 可以很容易地將CMP應(yīng)用在上述沉積程序中的任意位置。此外，在本發(fā)明的這個(gè)階段在第一封裝層33上CMP的使用使得本發(fā)明的封裝方法可以以任意金屬化順序集成在CMOS中， 特別是靠近基層。在下一階段，將圖1中示出的裝置的至少一部分掩模，以允許在圖2中示出的微機(jī)械元件的右側(cè)形成通孔沈和通孔32。在這一步驟中，導(dǎo)入鎢堵塞物，其可以用于產(chǎn)生環(huán)繞微機(jī)械元件觀的側(cè)面封裝環(huán)。如圖2所示，執(zhí)行掩模步驟，以蝕刻穿過由CMP加工的第一封裝層33和第二犧牲層30的一部分的通孔沈和通孔32，隨后為通孔沈和通孔32沉積TiN襯墊27以提供在氧化物層之上和之下電連接的導(dǎo)電路徑?？梢酝ㄟ^等離子蝕刻技術(shù)蝕刻通孔。在下一步中，將通過CVD沉積的鎢填充到涂有TiN的通孔中，以形成通孔堵塞物 28,29,并且可以使用CMP干蝕刻或者平面化剩余的材料，使得如圖3所示前面所述預(yù)定位置與犧牲層30隔離。CMP可以用于移除超過通開口上限的多余的W或TiN填料，因此平面化多余的填料沉積，使得其成為具有形成第一封裝層33的氧化物的表面的位置。防止W填充材料意外地從通孔內(nèi)部移除是很重要的，這可能干擾后續(xù)沉積步驟并且削弱電接觸。在下一步驟中，參考圖3，通過進(jìn)一步圖樣化和蝕刻階段在裝置100上涂敷鋁 (Al)/銅(Cu)金屬化層40，從而如圖3所示在W堵塞物觀、四上形成導(dǎo)電層42。金屬化層40進(jìn)一步與由TiN構(gòu)成的接觸金屬42的附加薄膜一起沉積，以更好地提高電接觸。使用本領(lǐng)域技術(shù)人員熟悉的技術(shù)圖樣化和蝕刻該層。在本發(fā)明中，圖3示出在微機(jī)械元件觀周圍形成包括鎢堵塞物的壁44，而其上被涂敷的鎢堵塞物45和互連層用于形成金屬互連和下層CMOS晶體管位置，金屬互連允許在裝置100的上層和下層之間電連接。在由圖4的橫截面示出的下一步驟中，使用掩模圖樣化第一封裝層33(LHS)，以蝕刻通過穿過氧化物封裝層33和部分穿過第二犧牲層30蝕刻露出的開口 46，直至進(jìn)一步由包含TiN的阻礙層48阻礙開口 46的蝕刻，該阻礙層在前述微機(jī)械元件形成期間形成。典型地，通過等離子蝕刻技術(shù)實(shí)現(xiàn)蝕刻步驟。TiN阻礙層可以對(duì)蝕刻步驟具有充分的惰性，以防止穿過下層絕緣層3的開口的蝕刻，這可能對(duì)裝置100的操作有害。在圖5所示的進(jìn)一步的步驟中，蝕刻釋放處理步驟釋放微機(jī)械元件觀，使得在使用中，微機(jī)械元件觀可在空腔50中操作。通過開口 46引導(dǎo)蝕刻劑實(shí)現(xiàn)第一犧牲層25和第二犧牲層30的移除，以釋放微機(jī)械元件28。第一犧牲層25和第二犧牲層30的移除包括干蝕刻處理(即，氟基蝕刻，例如，SF6)。圖5示出，由鎢阻塞物形成的壁44具有兩種功能它防止蝕刻襯底以釋放在壁44之上的微機(jī)械元件28，以及它在微機(jī)械元件觀周圍形成側(cè)封裝壁。后者對(duì)在操作環(huán)境中的微機(jī)械元件提供保護(hù)，或者選擇性地可以成為在微機(jī)械元件觀上的附加電極。對(duì)微機(jī)械元件觀的蝕刻劑的有害反應(yīng)不能削弱微機(jī)械元件觀的結(jié)構(gòu)完整性是非常重要的。其通過選擇適當(dāng)?shù)幕瘜W(xué)兼容材料以及釋放蝕刻處理過程的條件和完成處理過程的裝置來實(shí)現(xiàn)。
在如圖6所示的下一步驟中，在裝置100上，即在第一封裝層和金屬化部42上沉積第二封裝層60，以提供進(jìn)一步的氣密封。第二封裝層材料可以從氮化物材料(例如，氮化硅)中選擇。給出開口 46(圖5)和包括微機(jī)械元件觀的空腔50的相對(duì)尺寸，控制用于涂敷氮化硅層60的沉積條件，以確保開口被堵塞。具體地，開口 46遠(yuǎn)離微機(jī)械元件，以防止沉積在微機(jī)械元件上。圖7示出本發(fā)明實(shí)施例的平面視圖，其中壁44側(cè)面地環(huán)繞微機(jī)械元件28沉積。例如，通過穿過釋放開口 46流過蝕刻劑執(zhí)行微機(jī)械元件觀的釋放。圖8a_圖8g示出涂敷形成用于可以提供封裝的微機(jī)械元件的不同步驟的示意圖。 參考圖8a，在第一步驟中，在襯底1上沉積富氮氮化鈦的導(dǎo)電層2。這可以使用反應(yīng)濺射法實(shí)現(xiàn)。在如圖2示出第二步驟中。在圖8b所述的第二步驟中，通過在使用處理裝置的微電子工業(yè)中很普遍的技術(shù)圖樣化和蝕刻導(dǎo)電層2，該處理裝置在大多數(shù)半導(dǎo)體制造廠中普遍使用。因此形成不可移動(dòng)的底層第一電極11。在圖8c所述的第三步驟中，可能在導(dǎo)電層2或者圖樣化的導(dǎo)電層2'的特殊表面處理之后，在圖樣化的導(dǎo)電層2'上沉積硅基材料的犧牲層3。可以使用非晶硅或者氮化硅，或者任意其他的具有適當(dāng)特性的硅基材料，尤其包括濺射非晶硅和由PECVD (等離子增強(qiáng)型化學(xué)汽相沉積)沉積的氮化硅。另外，蝕刻處理過程存在其可以選擇性地對(duì)應(yīng)于具有限制和控制數(shù)量的蝕刻劑的鈦化氮的將材料各向同性地或者各向同性地接近地蝕刻到鈦化氮材料中。在圖8d所述的第四步驟中，通過在使用處理裝置的微電子工業(yè)中很普遍的技術(shù)圖樣化和蝕刻犧牲層3，該處理裝置在大多數(shù)半導(dǎo)體制造廠中普遍使用。在圖8e所述的第五步驟中，優(yōu)選地使用偏流濺射法在圖樣化的犧牲層上沉積富氮氮化鈦的結(jié)構(gòu)層4，以控制導(dǎo)電層2的特性。進(jìn)一步，可以控制沉積，以至于在圖樣化的導(dǎo)電層2'和結(jié)構(gòu)層4之間實(shí)現(xiàn)良好的電接觸，這兩個(gè)層在完整的微機(jī)械元件10中接觸。在圖8f所述的第六步驟中，以與第二步驟相似的方法圖樣化和蝕刻結(jié)構(gòu)層4。在圖8g所述的第七步驟中，在使用氟基蝕刻劑的等離子蝕刻系統(tǒng)中，通過遠(yuǎn)離的圖樣化的犧牲層3'蝕刻部分地釋放元件10。等離子系統(tǒng)可能是多重放射頻率系統(tǒng)。本領(lǐng)域技術(shù)人員可以了解本發(fā)明可以用于封裝的可移動(dòng)和不可移動(dòng)微機(jī)械元件， 例如熔斷器、開關(guān)、或者在空腔內(nèi)的其他電荷轉(zhuǎn)移元件。
權(quán)利要求
1.一種在基層與一個(gè)或多個(gè)金屬化層之間形成并封裝微機(jī)械元件的方法，包括 在所述基層的至少一部分上涂敷可蝕刻材料的第一犧牲層；在所述第一犧牲層的至少一部分上形成微機(jī)械元件的至少一部分； 在所述微機(jī)械元件上涂敷可蝕刻材料的第二犧牲層； 在所述第二犧牲層的至少一部分上涂敷封裝層；蝕刻穿過所述封裝層和所述第二犧牲層，以形成穿過所述封裝層和所述第二犧牲層的開口 ；引導(dǎo)蝕刻劑穿過所述開口 ；以及移除所述第一犧牲層和第二犧牲層，以釋放所述微機(jī)械元件。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述微機(jī)械元件包含氮化鈦。
3.根據(jù)權(quán)利要求2所述的方法，其中，蝕刻穿過所述封裝層和所述第二犧牲層包括蝕刻到所述蝕刻被一阻礙層阻止。
4.根據(jù)權(quán)利要求3所述的方法，其中，所述阻礙層包含氮化鈦。
5.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括在所述封裝層上沉積一個(gè)或多個(gè)金屬化層，以在所述基層與所述一個(gè)或多個(gè)金屬化層之間提供電連接。
6.一種在基層與一個(gè)或多個(gè)金屬化層之間形成并封裝微機(jī)械元件的方法，包括 在所述基層的至少一部分上涂敷可蝕刻材料的第一犧牲層；在所述第一犧牲層的至少一部分上形成氮化鈦微機(jī)械元件的至少一部分； 在所述微機(jī)械元件上涂敷可蝕刻材料的第二犧牲層； 在所述第二犧牲層的至少一部分上涂敷封裝層；蝕刻穿過所述封裝層和所述第二犧牲層，以形成穿過所述封裝層和所述第二犧牲層的開口，直到所述蝕刻被一氮化鈦層阻止。
7.根據(jù)權(quán)利要求6所述的方法，進(jìn)一步包括在所述封裝層上沉積一個(gè)或多個(gè)金屬化層，以在所述基層與所述一個(gè)或多個(gè)金屬化層之間提供電連接。
8.一種封裝微機(jī)械元件的方法，包括在所述微機(jī)械元件的至少一部分上形成第一封裝層；在所述第一封裝層上沉積第二封裝層，并提供圍繞所述微機(jī)械元件的封裝壁，以形成在所述基層與一個(gè)或多個(gè)封裝層之間延伸的側(cè)密封壁；在所述第一封裝層上沉積一個(gè)或多個(gè)金屬化層，以在所述基層與形成在所述微機(jī)械元件之上的所述一個(gè)或多個(gè)金屬化層之間提供電連接；以及釋放位于所述一個(gè)或多個(gè)金屬化層和所述基層之間的所述微機(jī)械元件。
9.根據(jù)權(quán)利要求8所述的方法，其中，所述微機(jī)械元件位于一空腔中，所述空腔至少部分地以所述封裝壁為界，其中，所述封裝壁包含鎢。
10.根據(jù)權(quán)利要求8所述的方法，其中，所述封裝壁包含氮化鈦。
11.根據(jù)權(quán)利要求10所述的方法，其中，提供封裝壁包括在所述基層與所述一個(gè)或多個(gè)金屬化層之間形成在它們之間提供電連接的封裝壁。
12.根據(jù)權(quán)利要求8所述的方法，其中，提供封裝壁包括形成延伸穿過所述基層和所述第一和第二封裝層的封裝壁。
13.根據(jù)權(quán)利要求8所述的方法，其中，提供封裝壁包括形成一個(gè)或多個(gè)堆疊的堵塞物。
14.根據(jù)權(quán)利要求13所述的方法，其中，形成一個(gè)或多個(gè)堆疊的堵塞物包括形成用于在所述基層與所述一個(gè)或多個(gè)金屬化層之間提供電連接的一個(gè)或多個(gè)堆疊的堵塞物。
15.根據(jù)權(quán)利要求14所述的方法，其中，形成一個(gè)或多個(gè)堆疊的堵塞物包括形成氮化鈦襯墊和鎢填充物。
全文摘要
本發(fā)明涉及一種在基層與金屬化層之間形成并封裝微機(jī)械元件的方法。該方法包括在基層的至少一部分上涂敷第一犧牲層；在第一犧牲層的至少一部分上形成微機(jī)械元件的至少一部分；在微機(jī)械元件上涂敷第二犧牲層；在第二犧牲層的至少一部分上涂敷封裝層；蝕刻穿過封裝層和第二犧牲層，以形成穿過封裝層和第二犧牲層的開口；引導(dǎo)蝕刻劑穿過所述開口；以及移除第一犧牲層和第二犧牲層，以釋放微機(jī)械元件。
文檔編號(hào)H01L23/525GK102161470SQ20111005342
公開日2011年8月24日 申請(qǐng)日期2004年12月6日 優(yōu)先權(quán)日2003年12月24日
發(fā)明者馬泰斯·霍伊費(fèi)爾曼·威廉 申請(qǐng)人:凱文迪什動(dòng)力學(xué)有限公司