專利名稱：一種半導(dǎo)體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地涉及ー種半導(dǎo)體結(jié)構(gòu)及其制造方法。
背景技術(shù)：
理論和經(jīng)驗研究已經(jīng)證實，當(dāng)將應(yīng)カ施加到晶體管的溝道中吋，溝道區(qū)的半導(dǎo)體晶格產(chǎn)生應(yīng)變，晶體管的載流子遷移率會得以提高或降低；然而，還已知，電子和空穴對相同類型的應(yīng)變具有不同的響應(yīng)。例如，在電流流動的縱向上施加壓應(yīng)カ從而導(dǎo)致溝道區(qū)晶格壓應(yīng)變以對提高空穴遷移率有利，但是相應(yīng)的降低了電子遷移率。在縱向上施加張應(yīng)力從而導(dǎo)致溝道區(qū)晶格張應(yīng)變以對提高電子遷移率有利，但是相應(yīng)的降低了空穴遷移率。隨著器件特征尺寸的不斷縮小，以提高溝道載流子遷移率為目的的應(yīng)變溝道工程起到越來越重要的作用。根據(jù)這一理論，已發(fā)展了許多方法，其中ー種方法是產(chǎn)生“局部應(yīng)變”，也即， 利用與器件溝道相鄰的局部結(jié)構(gòu)或者エ藝方法產(chǎn)生相應(yīng)的應(yīng)力作用到溝道區(qū)產(chǎn)生應(yīng)變，局部應(yīng)變例如通過引入(雙)應(yīng)カ襯里。目前，對于CMOS器件，對于其中的PMOS結(jié)構(gòu)和NMOS結(jié)構(gòu)，通常采用氮化物(例如氮化硅)雙應(yīng)カ襯里，即通過控制エ藝條件使得同樣的氮化物材料分別對于PMOS結(jié)構(gòu)產(chǎn)生壓應(yīng)カ，而對于NMOS結(jié)構(gòu)產(chǎn)生張應(yīng)カ。但是，對于同種氮化物材料，既要在PMOS結(jié)構(gòu)上產(chǎn)生壓應(yīng)カ，又要在NMOS結(jié)構(gòu)上產(chǎn)生張應(yīng)カ，這在エ藝上造成了困難；另外，由于形成雙氮化物襯里往往是在例如PMOS結(jié)構(gòu)和NMOS結(jié)構(gòu)上形成具有第一應(yīng)力(例如壓應(yīng)力)性質(zhì)的氮化物層，然后對PMOS結(jié)構(gòu)和NMOS結(jié)構(gòu)之一進行掩膜將其保護起來，而后對在另ー結(jié)構(gòu)上的氮化物進行刻蝕，這對同種材料的選擇刻蝕造成了困難；此外，具有高介電常數(shù)的氮化物對器件的互連延遲存在不利影響?？紤]到上述原因，對于CMOS器件仍然存在實現(xiàn)應(yīng)變引入的新方法和半導(dǎo)體結(jié)構(gòu)的需求。

發(fā)明內(nèi)容
本發(fā)明第一方面提供一種半導(dǎo)體結(jié)構(gòu)，包括第一柵極結(jié)構(gòu)的NMOS器件和包括第ニ柵極結(jié)構(gòu)的PMOS器件；第一應(yīng)カ襯里，至少形成在所述NMOS器件的第一柵極結(jié)構(gòu)的兩側(cè)；第二應(yīng)カ襯里，至少形成在所述PMOS器件的第二柵極結(jié)構(gòu)的兩側(cè)；其中，所述第一應(yīng)カ襯里為具有張應(yīng)カ的旋涂玻璃(SOG)膜，所述第二應(yīng)カ襯里由能夠?qū)簯?yīng)カ引入PMOS器件溝道中的材料形成。本發(fā)明另一方面提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括分別形成包括第一柵極結(jié)構(gòu)的NMOS器件和包括第二柵極結(jié)構(gòu)的PMOS器件；至少在所述NMOS器件的第一柵極結(jié)構(gòu)的兩側(cè)形成第一應(yīng)カ襯里；至少在所述PMOS器件的第二柵極結(jié)構(gòu)的兩側(cè)形成第二應(yīng)カ襯里；其中，所述第一應(yīng)カ襯里為具有張應(yīng)カ的旋涂玻璃(SOG)膜，所述SOG膜是通過將SOG溶液形成于所述NMOS器件表面上，而后經(jīng)過熱處理形成；并且第二應(yīng)カ襯里由能夠?qū)簯?yīng)カ引入PMOS器件溝道中的材料形成。本發(fā)明又一方面提供一種將本發(fā)明的第一方面的半導(dǎo)體結(jié)構(gòu)與本發(fā)明第二方面的半導(dǎo)體結(jié)構(gòu)的制造方法用于在CMOS器件的前柵或后柵エ藝中制造相應(yīng)的CMOS器件。本發(fā)明通過在NMOS與PMOS區(qū)域上分別形成第一種材料的張應(yīng)カ村里和不同于第ー種材料的第二種材料的壓應(yīng)カ村里(特別地，第一種材料為SOG膜，第二種材料為具有壓應(yīng)カ性質(zhì)的氮化物)的結(jié)構(gòu)與方法具有如下益處(1)能有效降低同種氮化物材料(例如氮化硅)形成不同應(yīng)カ方向薄膜的エ藝難度；(2)同時降低了對在不同應(yīng)カ方向的同種薄膜進行選擇刻蝕的難度；(3)低成本形成高張應(yīng)カ膜；(4)由于用具有低介電常數(shù)且具有張應(yīng)カ的SOG膜代替了通常的高介電常數(shù)氮化物，可降低高介電常數(shù)氮化物對器件互連延遲的影響，并同時仍保持有張應(yīng)變。


為了更好地理解本發(fā)明并且示出如何使其生效，現(xiàn)在將通過示例來參考附圖，其中 圖I示出了在本發(fā)明中所使用的初始結(jié)構(gòu)；
圖2示出在圖I所示的PMOS器件和NMOS器件表面上形成第一應(yīng)カ襯里之后的結(jié)構(gòu)； 圖3示出了形成第一圖案化的掩膜之后的結(jié)構(gòu)；
圖4示出了使用第一掩膜而去除位于PMOS器件頂部的被暴露的第一應(yīng)カ襯里之后的結(jié)構(gòu)；
圖5示出了在整個結(jié)構(gòu)上形成第二應(yīng)カ襯里之后的結(jié)構(gòu)；
圖6示出了形成第二圖案化的掩膜之后的結(jié)構(gòu)；
圖7示出了從NMOS區(qū)上的第一應(yīng)カ襯里上選擇性去除第二應(yīng)カ襯里之后的結(jié)構(gòu)；
圖8a、8b分別示出了在形成互連電介質(zhì)和接觸之后的兩個示例性結(jié)構(gòu)；以及 圖9示出了形成上述結(jié)構(gòu)的步驟。
具體實施例方式下面，參考附圖描述本發(fā)明的實施例的ー個或多個方面，其中在整個附圖中一般用相同的參考標(biāo)記來指代相同的元件。在下面的描述中，為了解釋的目的，闡述了許多特定的細(xì)節(jié)以提供對本發(fā)明實施例的ー個或多個方面的徹底理解。然而，對本領(lǐng)域技術(shù)人員來說可以說顯而易見的是，可以利用較少程度的這些特定細(xì)節(jié)來實行本發(fā)明實施例的ー個或多個方面。另外，雖然就一些實施方式中的僅ー個實施方式來公開實施例的特定特征或方面，但是這樣的特征或方面可以結(jié)合對于任何給定或特定應(yīng)用來說可能是期望的且有利的其它實施方式的一個或多個其它特征或方面。圖I示出了在本發(fā)明中所使用的初始結(jié)構(gòu)10，對應(yīng)圖9中的步驟SI。初始結(jié)構(gòu)包括半導(dǎo)體襯底100，在該半導(dǎo)體襯底上形成的NMOS器件102A和PMOS器件102B并且這兩者優(yōu)選被隔離區(qū)彼此隔開。隔離區(qū)例如是溝槽隔離區(qū)(STI)或場隔離區(qū)，另外隔離區(qū)材料可以是具有應(yīng)カ的材料或無應(yīng)カ的材料。NMOS器件包括溝道，第一柵極結(jié)構(gòu)(包括柵介電層104A、柵極導(dǎo)體106A)，側(cè)墻108A，源漏極/源漏極延伸區(qū)IlOA和硅化物接觸(未示出)。PMOS器件包括溝道，第二柵極結(jié)構(gòu)(包括柵介電層104B，柵極導(dǎo)體106B)，側(cè)墻108B，源漏極/源漏極延伸區(qū)IlOB和硅化物接觸(未示出)初始結(jié)構(gòu)中的半導(dǎo)體襯底可以是電子領(lǐng)域中已知的任何類型，例如體半導(dǎo)體、絕緣層上半導(dǎo)體(SOI)。并且半導(dǎo)體襯底可以被施加應(yīng)變、未施加應(yīng)變或在其中包含應(yīng)變區(qū)或非應(yīng)變區(qū)。所述柵介電層104A和104B的材料可以包括高K (介電常數(shù))材料或低K材料，例如Si02、ZrO2, HfO2, A1203、HfSiO、HfSiON和/或其混合物。對于傳統(tǒng)CMOS器件，所述柵介電層通常為例如SiO2的低K材料，而對于高K介質(zhì)/金屬柵的前柵エ藝或后柵エ藝而言柵介電層可以為Zr02、Hf02、Al203、HfSi0、HfSi0N和/或其混合物的高K材料。柵介電層104A和104B的材料可以相同也可以不同，優(yōu)選相同。所述柵介電層可以通過熱生長エ藝形成，例如氧化、氮化、或氧氮化。作為替代，柵極介電層可以通過沉積エ藝形成，例如化學(xué)氣相沉積(CVD)、等離子輔助CVD、原子層沉積(ALD)、蒸鍍、反應(yīng)濺射、化學(xué)溶液沉積或其他類似沉積エ藝，所述柵介電層還可以利用任何上述エ藝的組合而形成。在形成柵介電層104A和104B之后，在柵介電層104A和104B上分別形成柵極導(dǎo) 體106A和106B，柵極導(dǎo)體可以包括任何類型的導(dǎo)電材料，包括但不限于多晶硅、金屬或金屬合金、硅化物、導(dǎo)電氮化物、多晶硅鍺或其組合。對于傳統(tǒng)CMOS器件，所述通常為例如多晶娃，而對于高K介質(zhì)/金屬柵的前柵エ藝,柵極導(dǎo)體可以為金屬或金屬合金。NMOS的柵極導(dǎo)體106A和PMOS的柵極導(dǎo)體106B的材料可以相同也可以不同,優(yōu)選相同。在制造エ藝中，對于傳統(tǒng)CMOS器件制備エ藝或針對高K介質(zhì)/金屬柵的前柵エ藝而言，例如利用沉積エ藝分別在柵介電層104A和104B上形成柵極導(dǎo)體層106A和106B，接著利用選擇刻蝕的方法分別形成柵極結(jié)構(gòu)。而對于針對高K介質(zhì)/金屬柵的后柵エ藝而言，還需要另外的步驟，這將在后面另行描述。源漏扱/源漏極延伸區(qū)110A、110B利用離子注入和退火步驟而形成。離子注入和退火的條件是本領(lǐng)域技術(shù)人員所熟知的。在任何情況下，為了不模糊本發(fā)明的本質(zhì)，本領(lǐng)域技術(shù)人員可參照其他公開文獻和專利來了解這些步驟的細(xì)節(jié)。在形成各MOS區(qū)后，利用本領(lǐng)域所熟知的エ藝，形成硅化物接觸?？蛇x地，可以在NMOS器件的溝道兩側(cè)，即源極和漏極區(qū)域中嵌入張應(yīng)カ源112A，例如嵌入SiC，或可由任何未來技術(shù)形成的任何類型的張應(yīng)カ源；也可以在PMOS器件的溝道兩側(cè)，即源極和漏極區(qū)域中嵌入壓應(yīng)カ源112B，例如嵌入SiGe，或可由任何未來技術(shù)形成的任何類型的壓應(yīng)カ源；或既在NMOS中形成張應(yīng)カ源112A，又在PMOS中形成壓應(yīng)カ源112B。圖2示出在圖I所示的PMOS器件和NMOS器件表面上，即在各柵極結(jié)構(gòu)兩側(cè)和頂部形成第一應(yīng)カ襯里120之后的結(jié)構(gòu)，對應(yīng)圖9中的步驟S2。對于示出的實施例，第一應(yīng)力襯里是張應(yīng)カ的。第一應(yīng)カ襯里120為旋涂玻璃(SOG)膜。所述SOG膜的材料優(yōu)選地為こ醇與下列中的至少一個的混合物娃氧燒(Siloxanes)、高有機娃氧燒(Hi-organic- siloxanes)、娃酸鹽(Silicates)、摻雜娃酸鹽(Doped-silicates)材料。SOG膜也可由其它氧化物或者低K氧化物材料組成如摻磷SiO2 (PSG)、摻硼磷SiO2 (BPSG)、摻氟SiO2 (SiOF)、摻碳氟SiO2 (SiCOF)、氫倍半硅氧烷(HSQ)和甲基倍半硅氧烷(MSQ)。SOG膜的形成可考慮利用半導(dǎo)體制造エ藝中的各種方法。例如，作為ー種方法，采用使晶片旋轉(zhuǎn)，從其上方滴下SOG溶液，通過旋轉(zhuǎn)離心力，把SOG溶液擴散涂覆到PMOS和NMOS器件的表面上。在該SOG溶液涂覆后，對器件進行熱處理(干燥和固化/燒結(jié))，使得SOG溶液的有機溶劑蒸發(fā)，形成氧化硅膜，即SOG膜。由于其存在明顯的收縮性質(zhì)，故SOG膜自然具有張應(yīng)力。并且SOG膜的介電常數(shù)較氮化物低，由此還可降低隨后提及的互連電介質(zhì)整體的介電常數(shù)并減小器件與接觸孔中導(dǎo)電材料之間所形成的寄生電容，進而減少了互連導(dǎo)電延遲。圖3示出了形成第一圖案化的掩膜130之后的結(jié)構(gòu)，對應(yīng)圖9中的步驟S3。所述掩膜保護圖2中所示NMOS器件區(qū)。第一圖案化的掩膜130可以是例如是SiO2的硬掩膜或者光致抗蝕劑，其通過沉積(例如等離子體增強CVD (PECVD)和旋涂)和光刻形成。如圖3所示，PMOS區(qū)不被第一圖案化的掩膜所保護。圖4示出了使用第一掩膜而去除位于PMOS器件頂部的被暴露的第一應(yīng)カ襯里120后的結(jié)構(gòu)，對應(yīng)圖9中的步驟S4。優(yōu)選地，被暴露的第一應(yīng)カ襯里120使用各向異性的刻蝕エ藝除去。去除第一圖案化掩膜130。 圖5示出了在整個結(jié)構(gòu)上形成第二應(yīng)カ襯里140之后的結(jié)構(gòu)，對應(yīng)圖9中的步驟S5。第二應(yīng)カ襯里是壓應(yīng)變的。第二應(yīng)カ襯里可以是由能夠?qū)簯?yīng)カ引入器件溝道的任何材料形成，包括但不限于氮化硅、氧氮化硅等氮化物和其他類似材料。典型地，為氮化硅。第二應(yīng)カ襯里140可以利用各種化學(xué)氣相沉積エ藝形成，包括例如低壓CVD、PECVD，快速熱CVD。應(yīng)カ類型例如通過沉積條件控制。這樣的控制是本領(lǐng)域技術(shù)人員所熟知的。圖6示出了形成第二圖案化的掩膜150之后的結(jié)構(gòu)，對應(yīng)圖9中的步驟S6。所述掩膜保護圖5中所示PMOS器件區(qū)。第二圖案化的掩膜150可以是例如是SiO2的硬掩膜或者光致抗蝕劑，其通過沉積(例如等離子體增強CVD (PECVD)和旋涂)和光刻形成。如圖6所示，NMOS區(qū)不被第二圖案化的掩膜所保護。圖7示出了從NMOS區(qū)上的第一應(yīng)カ襯里120上選擇性去除第二應(yīng)カ襯里140之后的結(jié)構(gòu)，對應(yīng)圖9中的步驟S7。該選擇性的去除是通過首先在包括PMOS器件的區(qū)域的頂部提供第二圖案化的掩膜150并且隨后選擇性的刻蝕被暴露的第二應(yīng)カ襯里140而實現(xiàn)的。去除第二圖案化的掩膜150。這樣,第一應(yīng)カ襯里形成在NMOS器件表面上，即在第一柵極結(jié)構(gòu)兩側(cè)和頂部上；第二應(yīng)カ襯里形成在PMOS器件表面上，即在第二柵極結(jié)構(gòu)兩側(cè)和頂部上。對于圖4-7所對應(yīng)的步驟中，可替換地是，可以在不去除第一圖案化掩膜130的情況下形成第二應(yīng)カ襯里140，這時第二應(yīng)カ襯里140部分覆蓋在第一圖案化的掩膜130上。而后，在對應(yīng)于圖7的步驟中，依次除去暴露的第二應(yīng)カ襯里140和其下方的第一圖案化的掩膜130。優(yōu)選地，所述SOG膜還可經(jīng)過快速熱退火(優(yōu)選地，350°C 1100°C，Ins 100s)、紫外線輔助熱處理(UVTP)、等離子體處理、激光退火(ELA)處理之一或其組合，通過上述エ藝，使得SOG膜中的SiH鍵和NH鍵打開。相鄰斷裂鍵中的氫原子相結(jié)合形成分子形式的氫氣，氫氣從膜中擴散出來，從而在膜中形成懸掛鍵和微孔。懸掛鍵相互交聯(lián)，使得這些微孔收縮以得到最小的表面能，器件結(jié)構(gòu)對其收縮傾向于阻止，從而所述SOG膜所具有的張應(yīng)カ進一步提尚。同時第二應(yīng)カ襯里也可經(jīng)過快速熱退火(優(yōu)選地，350°C 1100°C，lns 100s)、紫外線輔助熱處理(UVTP)、等離子體處理、激光退火(ELA)處理之一或其組合來提高應(yīng)力。
快速熱退火(優(yōu)選地，350°C 1100°C，Ins 100s)、激光退火(ELA)也可同時作為源漏摻雜區(qū)的載流子激活的手段。在一個實施例中，對于傳統(tǒng)CMOS器件制備エ藝或針對高K介質(zhì)/金屬柵的前柵エ藝來說，之后就可以繼續(xù)常規(guī)的處理以完成CMOS器件，對應(yīng)圖9中的步驟S9。所述結(jié)構(gòu)如圖8a所示，其是通過在圖7結(jié)構(gòu)上形成具有接觸孔的互連電介質(zhì)160并且隨后用導(dǎo)電材料170填充接觸孔之后形成的?；ミB電介質(zhì)包括氧化硅、有機硅酸鹽玻璃、硅氧烷、倍半硅氧烷或其多層結(jié)構(gòu)?；ミB電介質(zhì)通過傳統(tǒng)沉積エ藝形成，例如PECVD、旋涂，并且通過光刻和刻蝕形成接觸孔。導(dǎo)電材料170可以包括導(dǎo)電金屬、金屬合金、金屬硅化物、金屬氮化物或摻雜的多晶硅。濺射、鍍覆、蒸鍍、CVD、PECVD和其他類似的沉積エ藝可用于形成導(dǎo)電材料170。
在另外的實施例中，對于高K介質(zhì)/金屬柵的后柵エ藝而言，在圖4 一 7所述應(yīng)カ村里結(jié)構(gòu)形成與退火處理后，需要圖9中附加的步驟S8。淀積第一互連電介質(zhì)160-1，包括氧化硅、有機硅酸鹽玻璃、硅氧烷、倍半硅氧烷或其多層結(jié)構(gòu)等，然后平坦化該互連電介質(zhì)，去除原有柵極結(jié)構(gòu)(包括柵極導(dǎo)體106AU06B和柵介電層104AU04B)上面的應(yīng)カ襯里，暴露出原有的柵極結(jié)構(gòu)(在高K介質(zhì)/金屬柵的后柵エ藝中通常稱為犧牲柵極結(jié)構(gòu))，所述柵極導(dǎo)體106AU06B在高K介質(zhì)/金屬柵的后柵エ藝中例如為多晶硅等材料。這樣，第一應(yīng)力襯里僅保留在第一柵極結(jié)構(gòu)兩側(cè)而不存在于其在頂部上；第二應(yīng)カ襯里僅保留在第二柵極結(jié)構(gòu)兩側(cè)而不存在于其在頂部上。去除柵極導(dǎo)體106AU06B和柵介電層104AU04B (例如，通過選擇性刻蝕)之后，依次形成新的高K柵介電層104A’、104B’(可以為Zr02、HfO2,Al203、HfSi0、HfSi0N和/或其混合物的高K材料)和新的金屬柵極導(dǎo)體106A’、和106B’(可以為金屬或金屬合金)，從而形成高K介質(zhì)/金屬柵極結(jié)構(gòu)。如圖8b所不。然而,本發(fā)明的實施例并不限于此，可替換地，在犧牲柵極導(dǎo)體下方的柵介電層104A和104B已經(jīng)是高K材料的情況下，該柵介電層104A和104B可以保持完整或基本完整，在這種情況下，只需在開ロ的柵極區(qū)域中該柵介電層104A和104B上形成新的金屬柵極導(dǎo)體106A’、和106B’。接著形成如圖8b所示的結(jié)構(gòu)，其包括具有接觸孔的第二互連電介質(zhì)160-2，其中接觸孔用導(dǎo)電材料170填充，對應(yīng)于圖9中的步驟S9?？傊啾扔诂F(xiàn)有技術(shù)中采用同種材料的氮化物作為雙應(yīng)力襯里的器件和方法，本發(fā)明通過在PMOS與NMOS區(qū)域上分別形成壓應(yīng)カ襯里和SOG膜的張應(yīng)カ襯里的結(jié)構(gòu)與方法能夠有效降低同種氮化物材料(例如氮化硅)形成不同應(yīng)カ方向薄膜的エ藝難度；同時降低了對在不同應(yīng)カ方向的同種薄膜進行選擇刻蝕的難度；由此可以以低成本形成高張應(yīng)カ薄膜；由于用低介電常數(shù)的SOG膜代替了通常的高介電常數(shù)氮化物，從而在仍保持有張應(yīng)變的優(yōu)勢的情況下，降低了互連電介質(zhì)整體的介電常數(shù)并減小器件與接觸孔中導(dǎo)電材料之間所形成的寄生電容，進而減少了互連導(dǎo)電延遲。以上所述僅是本發(fā)明的較佳實施例，并非對本發(fā)明作任何限制。例如，雖然實施例描述了先形成張應(yīng)カ村里，而后形成壓應(yīng)カ村里的步驟。但是對于本領(lǐng)域技術(shù)人員來說顯而易見的是可以先形成壓應(yīng)カ村里，再形成張應(yīng)カ村里。這時，某些エ藝順序被修改。因此，在不脫離本發(fā)明技術(shù)方法的原理和隨附權(quán)利要求書所保護范圍的情況下，可以對本發(fā)明作出各種修改、變化。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu),包括 包括第一柵極結(jié)構(gòu)的NMOS器件(102A)和包括第二柵極結(jié)構(gòu)的PMOS器件(102B)； 第一應(yīng)力襯里(120)，至少形成在所述NMOS器件的第一柵極結(jié)構(gòu)的兩側(cè)； 第二應(yīng)力襯里(140)，至少形成在所述PMOS器件的第二柵極結(jié)構(gòu)的兩側(cè)； 其中，所述第一應(yīng)力襯里為具有張應(yīng)力的旋涂玻璃(SOG)膜，所述第二應(yīng)力襯里由能夠?qū)簯?yīng)力引入PMOS器件溝道中的材料形成。
2.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一柵極結(jié)構(gòu)包括第一柵介電層(104A, 104A’)和第一柵極導(dǎo)體(106A，106A’)，所述第二柵極結(jié)構(gòu)包括第二柵介電層(104B, 104B’)和第二柵極導(dǎo)體(106B，106B’);并且其中所述第一柵介電層和第二柵介電層為低介電常數(shù)(K)材料或高K材料，所述第一柵極導(dǎo)體和第二柵極包括多晶硅、金屬或金屬合金、硅化物、導(dǎo)電氮化物、多晶硅鍺中的至少一個或其組合。
3.如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中所述SOG膜的材料為乙醇與下列中的至少一個的混合物硅氧烷、高有機硅氧烷、硅酸鹽、摻雜硅酸鹽材料；或者所述SOG膜的材料為摻磷SiO2 (PSG)、摻硼磷SiO2 (BPSG)、摻氟SiO2 (SiOF)、摻碳氟SiO2 (SiCOF)、氫倍半硅氧烷(HSQ)和甲基倍半硅氧烷(MSQ)之一。
4.如權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，其中所述SOG膜是經(jīng)過快速熱退火、紫外線輔助熱處理(UVTP)、等離子體處理、激光退火(ELA)處理之一或其組合后的SOG膜，在所述SOG膜中形成的懸掛鍵和微孔使得所述SOG膜所具有的張應(yīng)力進一步提高。
5.如權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)，其中所述第二應(yīng)力襯里由氮化物形成。
6.一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括 分別形成包括第一柵極結(jié)構(gòu)的NMOS器件(102A)和包括第二柵極結(jié)構(gòu)的PMOS器件(102B)； 至少在所述NMOS器件的第一柵極結(jié)構(gòu)的兩側(cè)形成第一應(yīng)力襯里(120)； 至少在所述PMOS器件的第二柵極結(jié)構(gòu)的兩側(cè)形成第二應(yīng)力襯里(140); 其中，所述第一應(yīng)力襯里為具有張應(yīng)力的旋涂玻璃(SOG)膜，所述SOG膜是通過將SOG溶液形成于所述NMOS器件表面上，而后經(jīng)過熱處理形成；并且第二應(yīng)力襯里由能夠?qū)簯?yīng)力引入PMOS器件溝道中的材料形成。
7.如權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中形成所述第一柵極結(jié)構(gòu)包括形成第一柵介電層(104A, 104A’ )和第一柵極導(dǎo)體(106A, 106A’)，形成所述第二柵極結(jié)構(gòu)包括形成第二柵介電層(104B，104B’)和第二柵極導(dǎo)體(106B，106B’);并且其中所述第一柵介電層和第二柵介電層為低介電常數(shù)(K)材料或高K材料，所述第一柵極導(dǎo)體和第二柵極包括多晶硅、金屬或金屬合金、硅化物、導(dǎo)電氮化物、多晶硅鍺中的至少一個或其組合。
8.如權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中所述SOG膜的材料為乙醇與下列中的至少一個的混合物硅氧烷、高有機硅氧烷、硅酸鹽、摻雜硅酸鹽材料；或者所述SOG膜的材料為摻磷SiO2 (PSG)、摻硼磷SiO2 (BPSG)、摻氟SiO2 (SiOF)、摻碳氟SiO2 (SiCOF)、氫倍半硅氧烷(HSQ)和甲基倍半硅氧烷(MSQ)之一。
9.如權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中所述SOG膜經(jīng)過快速熱退火、紫外線輔助熱處理(UVTP)、等離子體處理、激光退火(ELA)處理之一或其組合，在所述SOG膜中形成懸掛鍵和微孔，從而使得所述SOG膜所具有的張應(yīng)力進一步提高。
10.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中所述快速熱退火在350°C IlOO0C, Ins IOOs的工藝條件下進行。
11.如權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其中由氮化物形成所述壓應(yīng)力襯里。
12.如權(quán)利I一 5所述半導(dǎo)體結(jié)構(gòu)與權(quán)利6 - 11所述半導(dǎo)體結(jié)構(gòu)的制造方法用于在CMOS器件的前柵或后柵工藝中制造相應(yīng)的CMOS器件。
全文摘要
本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)及其制造方法。該半導(dǎo)體結(jié)構(gòu)包括第一柵極結(jié)構(gòu)的NMOS器件和包括第二柵極結(jié)構(gòu)的PMOS器件；第一應(yīng)力襯里，至少形成在所述NMOS器件的第一柵極結(jié)構(gòu)的兩側(cè)；第二應(yīng)力襯里，至少形成在所述PMOS器件的第二柵極結(jié)構(gòu)的兩側(cè)；其中，所述第一應(yīng)力襯里為具有張應(yīng)力的旋涂玻璃(SOG)膜，所述第二應(yīng)力襯里由能夠?qū)簯?yīng)力引入PMOS器件溝道中的材料形成。本發(fā)明可以在仍保持有張應(yīng)變的優(yōu)勢的情況下降低使用同種材料例如氮化物制造雙應(yīng)力襯里的工藝難度，并且可降低高介電常數(shù)氮化物對器件互連延遲的影響。
文檔編號H01L21/8238GK102683281SQ201110053469
公開日2012年9月19日 申請日期2011年3月7日 優(yōu)先權(quán)日2011年3月7日
發(fā)明者徐秋霞, 殷華湘, 陳大鵬 申請人:中國科學(xué)院微電子研究所