專利名稱：一種金屬柵極及mos晶體管的形成方法
技術領域：
本發(fā)明涉及半導體制造工藝，特別是一種金屬柵極及MOS晶體管的形成方法。
背景技術：
在半導體器件制造中，漏電一直是降低處理器良品率、阻礙性能提升和減少功耗的重要因素。隨著半導體器件的特征尺寸越來越小，相應的核心器件所占用面積也相應減小，導致單位面積的能量密度大幅增高，漏電問題更加凸顯，功耗也隨之增大。因此在45納米以下的工藝中，傳統的以二氧化硅為材料柵極介質層的工藝已遇到瓶頸，無法滿足半導體器件的工藝要求；為解決上述瓶頸，目前采用高介電常數(高k :k值大于等于10)的介質材料作為柵介質層，然后，形成以金屬為材料的柵極以減小漏電，使功耗得到很好的控制。 現有制備金屬柵極的方法，常見的有如美國專利US20100109088中介紹的一種制造方法先在襯底上利用淺溝槽隔離技術定義出有源區(qū)，接著用硬掩膜定義出PFET有源區(qū)，并對PFET有源區(qū)進行刻蝕。在刻蝕區(qū)域外延生長一層SiGe，至與襯底表面平齊。去除硬掩膜，然后在襯底上形成柵材料層。圖形化處理，并形成金屬柵極堆疊。對有源區(qū)進行離子植入，并形成金屬柵極堆疊側墻(spacers)，最后在襯底上形成源極和漏極。圖I至圖4顯示了另一種制備金屬柵極的方法。參考圖1，在半導體襯底I上依次形成犧牲氧化層2和多晶硅柵極3 ;在多晶硅柵極3兩側形成氧化硅層4 ;在半導體襯底I上形成氮化硅層5，所述氮化硅層5覆蓋多晶硅柵極3和氧化硅層4 ;在所述半導體襯底I上形成層間介質層6，所述層間介質層6覆蓋氮化硅層5。如圖2所不,研磨層間介質層6至露出氮化娃層5。如圖3所不,研磨氮化娃層5至露出多晶娃柵極3。如圖4所示，去除多晶硅柵極3和犧牲氧化層2，形成溝槽。如圖5所示，向溝槽內填充滿金屬層7并平坦化金屬層7，形成金屬柵極。繼續(xù)參考圖5，現有工藝形成的金屬柵極，會在層間介質層6表面殘留有金屬層7，使后續(xù)形成的半導體器件發(fā)生短路現象，降低了半導體器件的電性能。

發(fā)明內容
本發(fā)明解決的問題是提供一種金屬柵極及MOS晶體管的形成方法，解決現有工藝中形成金屬柵極時發(fā)生金屬殘留而引起半導體器件短路的問題。為解決上述問題，本發(fā)明采用如下技術方案一種金屬柵極的形成方法，包括以下步驟提供半導體襯底，所述半導體襯底上依次形成有犧牲氧化層和多晶硅柵極，所述多晶硅柵極兩側具有氧化硅層；在所述半導體襯底上形成氮化硅層，所述氮化硅層覆蓋氧化硅層及多晶硅柵極；在氮化硅層上形成層間介質層；研磨所述層間介質層至露出氮化硅層；去除預定厚度的氮化硅層；研磨所述氮化硅層至露出多晶硅柵極，使氮化硅層與多晶硅柵極和層間介質層齊平；去除多晶硅柵極及犧牲氧化層至露出半導體襯底，形成溝槽；向溝槽內填充滿金屬層，形成金屬柵極。
可選的，所述去除預定厚度的氮化硅層的方法為濕法刻蝕法。可選的，所述濕法刻蝕采用的溶液為濃磷酸，濃度為80 95%，刻蝕速率為500 1500埃/分鐘，刻蝕氮化硅層與氧化硅層的速率比為20 I 80 I?？蛇x的，所述預定厚度為20 200埃。可選的，所述層間介質層的材料為含硅氧化物。可選的，所述犧牲氧化層的材料為含硅氧化物?？蛇x的，形成所述犧牲氧化層的方法為爐管熱氧化法。可選的，所述金屬層材料是鋁、銅、鎳、鉻、鎢、鈦、鈦鎢、鉭或鎳鉬。可選的，在形成金屬柵極之前還包括在溝槽內的半導體襯底上形成柵介質層?？蛇x的，所述柵介質層的材料為高k材料。可選的，所述高k材料為HfSiO、HfZrO和HfLaO中的一種或其組合。一種MOS晶體管的形成方法，包括提供半導體襯底，所述半導體襯底上依次形成有犧牲氧化層和多晶硅柵極，所述多晶硅柵極兩側具有氧化硅層；在所述半導體襯底上形成氮化硅層，所述氮化硅層覆蓋氧化硅層及多晶硅柵極；在多晶硅柵極兩側的半導體襯底內形成源/漏極；在氮化硅層上形成層間介質層；研磨所述層間介質層至露出氮化硅層；去除預定厚度的氮化硅層；研磨所述氮化硅層至露出多晶硅柵極，使氮化硅層與多晶硅柵極和層間介質層齊平；去除多晶硅柵極及犧牲氧化層至露出半導體襯底，形成溝槽；向溝槽內填充滿金屬層，形成金屬柵極。與現有技術相比，本發(fā)明具有以下優(yōu)點通過先去除預定厚度的氮化硅層，再對研磨所述氮化硅層至露出多晶硅柵極，使得氮化硅層與氧化硅層和層間介質層頂部齊平。后續(xù)對金屬層進行化學機械拋光(CMP)形成金屬柵極的過程中，該方法能夠將層間介質層和氧化硅層上的金屬層完全去除，從而有效防止了由于層間介質層低于氮化硅層與氧化硅層，而使層間介質層上金屬層殘留，避免了短路現象，提高半導體器件的電性能和可靠性。


圖I至圖5為現有工藝形成金屬柵極的具體流程示意圖；圖6為本發(fā)明形成金屬柵極及MOS晶體管的具體實施例流程圖；圖7至圖13為本發(fā)明形成金屬柵極實施例示意圖；圖14至圖20為本發(fā)明形成MOS晶體管的實施例示意圖。
具體實施例方式發(fā)明人發(fā)現現有工藝制作金屬柵極時，如圖2所示，在研磨層間介質層6至露出氮化硅層5的過程中，由于研磨液對氮化硅層5和層間介質層6的研磨速率不一樣，因此，在完全去除氮化硅層5上的層間介質層6時，氮化硅層5周圍的層間介質層6會被過研磨，使得氮化硅層5月層間介質層6的表面不在同一平面，即層間介質層6出現凹陷；如圖3所示，當改換研磨液對氮化硅層5繼續(xù)研磨至露出多晶硅柵極3，這種時凹陷仍無法消除，從而導致后續(xù)金屬柵極形成時，金屬層在層間介質層上產生殘留，引起半導體器件電性能問題。針對上述問題，發(fā)明人經過仔細的分析研究，提出了本發(fā)明的方案，具體如圖6所示步驟Sll :提供半導體襯底，所述半導體襯底上依次形成有犧牲氧化層和多晶硅柵極，所述多晶硅柵極兩側具有氧化硅層。步驟S12 :在所述半導體襯底上形成氮化硅層，所述氮化硅層覆蓋氧化硅層及多晶硅柵極。步驟S13:在氮化硅層上形成層間介質層。步驟S14:研磨所述層間介質層至露出氮化硅層。步驟S15:去除預定厚度的氮化硅層。步驟S16 :研磨所述氮化硅層至露出多晶硅柵極。步驟S17，去除多晶硅柵極及犧牲氧化層至露出半導體襯底，形成溝槽。步驟S18，向溝槽內填充滿金屬層，形成金屬柵極。發(fā)明人提供的方案是通過在研磨去除多晶硅柵極上的氮化硅層時，先去除預定厚度的氮化硅層，使氮化硅層與層間介質層的頂部接近齊平；然后再對氮化硅層進行研磨，完全去除多晶硅柵極表面的氮化硅層，使得去除多晶硅柵極表面的氮化硅層后，層間介質層和多晶硅柵極與氮化硅層頂部齊平。在后續(xù)對金屬層進行化學機械拋光(CMP)形成金屬柵極時，層間介質層和氮化硅層上的金屬層能夠被完全去除，從而有效防止了金屬層殘留而導致的短路現象，提高半導體器件的電性能和可靠性。 下面結合附圖對本發(fā)明的具體實施方式
做詳細的說明。第一實施例圖7至圖13為本發(fā)明形成金屬柵極的實施例示意圖。如圖7所示，提供半導體襯底100 ;在所述半導體襯底100上依次形成有犧牲氧化層102和多晶硅柵極104。具體形成多晶硅柵極104的工藝如下在犧牲氧化層102上形成多晶硅層，在所述多晶硅層上形成第一光刻膠層(未示出)，經過曝光顯影后，定義出柵極圖形；以所述第一光刻膠層為掩膜，沿柵極圖形刻蝕多晶硅層和犧牲氧化層至露出半導體襯底100，形成多晶硅柵極104。本實施例中，所述犧牲氧化層102的材料為含硅氧化物，是采用爐管熱氧化的方法形成。如圖8所示，在所述多晶硅柵極104兩側的半導體襯底100上形成氧化硅層106 ；在半導體襯底100上形成覆蓋多晶硅柵極104和氧化硅層106的氮化硅層108 ;在氮化硅層108上形成覆蓋多晶硅柵極104和氧化硅層106的層間介質層110。具體形成上述膜層的工藝如下用化學氣相沉積法在半導體襯底100上形成包圍多晶硅柵極104的氧化硅層106 ;采用回蝕法刻蝕氧化硅層106，去除半導體襯底100上的氧化硅層106，保留多晶硅柵極104兩側的氧化硅層106 ;用化學氣相沉積法在半導體襯底100上形成覆蓋多晶硅柵極104和氧化硅層106的氮化硅層108 ;在氮化硅層108上形成覆蓋多晶硅柵極104和氧化硅層106的層間介質層110。本實施例中，所述層間介質層108的材料為含硅氧化物，形成所述層介質層108的方法為高密度等離子(HDP:high density plasma)生長方法或高深寬比(HARP :highaspect ratio process)生長方法。如圖9所示，研磨所述層間介質層110至露出氮化硅層108。本實施例中，采用化學機械研磨法研磨所述層間介質層110至露出氮化硅層108。由于該步驟中采用的研磨液對層間介質層110的研磨速率比對氮化娃層108的研磨速率快，因此，當完全去除氮化娃層108表面的層間介質層110時,層間介質層110的表面會比氮化硅層108表面略低，即層間介質層110出現凹陷。如圖10所示，去除預定厚度的氮化硅層108，使氮化硅層108與層間介質層110的頂部接近齊平。本實施例中，所述預定厚度為20 200埃。本實施例中，去除預定厚度的氮化硅層108所采用的方法為濕法刻蝕法，采用的溶液為濃磷酸，濃度為80 95%，刻蝕溫度為160 170°C，刻蝕速率為500 1500埃/分鐘，刻蝕氮化硅層與氧化硅層的速率比為20 : I 80 : I。如圖11所示，研磨氮化硅層108至露出多晶硅柵極104，使氮化硅層108與多晶硅柵極104和層間介質層110頂部齊平。本實施例中，研磨氮化硅層108采用化學機械研磨法，研磨液選用二氧化硅為研磨顆粒的研磨液或者氧化鈰為研磨顆粒的研磨液，研磨氮化硅層 和層間介質層的速率比為I : I 3 : I。結合圖10和圖11可知，由于先去除預定厚度的氮化硅層108，使氮化硅層108與層間介質層110的頂部接近齊平；再采用化學機械研磨法研磨氮化硅層108，所述研磨氮化硅層108比研磨層間介質層110的速率高，使得完全去除多晶硅柵極104和氧化硅層106表面上的氮化娃層108時,氮化娃層108與多晶娃柵極104和層間介質層110頂部齊平。如圖12所示，去除多晶硅柵極104和犧牲氧化層102，形成溝槽。本實施例中，去除多晶硅柵極104采用干法刻蝕法，選用的氣體為氯氣、氟氣或溴化氫。如圖13所示，在溝槽內形成柵介質層112和金屬柵極114。本實施例中，在溝槽內形成柵介質層112和金屬柵極114的具體形成工藝如下在溝槽底部的半導體襯底上形成柵介質層112 ;然后，在層間介質層110上形成金屬層，所述金屬層填充滿溝槽；用化學機械研磨法研磨金屬層至露出層間介質層110表面，形成金屬柵極114。作為另一實例，在形成完柵介質層112后還可以形成以TiN、TaN、TiAl、Ti為材料的擴散阻擋層，防止后續(xù)形成的金屬柵極114的金屬離子擴散至層間介質層110中。本實施例中，所述柵介質層112為高k材料，具體可以選自HfSiO、HfZrO, HfLaO,HfO2的一種或其組合。形成柵介質層112的方法為等離子體增強化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)、化學氣相沉積(CVD)或物理氣相沉積(PVD)。本實施例中，金屬柵極114的材料可以是鋁、銅、鎳、鉻、鈦、鈦鎢、鉭和鎳鉬中的一種或其組合。金屬柵極114的形成也采用常規(guī)的沉積工藝處理，如等離子體增強化學氣相沉積(PECVD)、蒸發(fā)、化學溶液沉積及原子層沉積(ALD)、化學氣相沉積(CVD)、低壓化學氣相沉積(LPCVD)、或物理氣相沉積(PVD)。本實施例中，由于在研磨去除多晶硅柵極104上的氮化硅層108時，先去除預定厚度的氮化硅層108，減小氮化硅層108表面比層間介質層110表面的高度差；然后再對氮化硅層108進行研磨，使得完全去除多晶硅柵極104表面的氮化硅層108時，層間介質層110和多晶硅柵極104與氮化硅層108頂部齊平。在后續(xù)對金屬層進行化學機械拋光(CMP)形成金屬柵極114時，層間介質層110和氮化硅層108上的金屬層能夠被完全去除，從而有效防止了金屬層殘留而導致的短路現象，提高半導體器件的電性能和可靠性。第二實施例圖14至圖20為本發(fā)明形成MOS晶體管的實施例示意圖。
如圖14所示，提供半導體襯底200，在所述半導體襯底200上依次形成有犧牲氧化層202和多晶硅柵極204 ;在多晶硅柵極204兩側的半導體襯底200內形成有淺摻雜區(qū)206。具體形成上述膜層的工藝如下用熱氧化法在半導體襯底200上形成一層犧牲氧化層202，在犧牲氧化層202上形成第一光刻膠層(未示出)；經過曝光顯影，定義出η阱或P阱圖形；以第一光刻膠層為掩膜，采用離子注入法對半導體襯底200進行摻雜，形成MOS阱(未示出)；去除第一光刻膠層，在犧牲氧化層202上形成多晶硅層；在多晶硅層上形成第二光刻膠層(未示出)，經曝光顯影，定義出柵極圖形；沿柵極圖形刻蝕多晶硅層和犧牲氧化層202至露出半導體襯底200，形成多晶硅柵極204 ;然后，以多晶硅柵極204為掩膜，向半導體襯底200內進行離子注入，形成淺摻雜區(qū)206。如圖15所示，在多晶硅柵極204兩側的半導體襯底200上形成氧化硅層208 ;在半導體襯底200上形成覆蓋多晶硅柵極204和氧化硅層208的氮化硅層210 ；以多晶硅柵極204及氧化硅層208為掩膜，向兩側的半導體襯底200內注入離子，形成源極214、漏極215 和淺摻雜漏區(qū)212 (LDD)，所述源極214和漏極215的摻雜深度比淺摻雜漏區(qū)212的摻雜深度深。繼續(xù)參考圖15，在所述半導體襯底200上形成覆蓋氮化硅層210的層間介質層216。具體形成上述膜層的工藝如第一實施例所述。如圖16所不,研磨層間介質層216至露出氮化娃層210。本實施例中，由于采用的研磨液對層間介質層216的研磨速率比對氮化硅層210的研磨速率快，因此，當完全去除氮化硅層210表面的層間介質層216時，氮化硅層210周圍的層間介質層216的表面會比氮化娃層210表面略低，即層間介質層216出現凹陷。如圖17所示，去除預定厚度的氮化硅層210，所述預定厚度為20 200埃。本實施例中，去除預定厚度氮化硅層210的方法如第一實施例所述。如圖18所示，用化學機械研磨法研磨氮化硅層210至露出多晶硅柵極204，使氮化娃層210與多晶娃柵極204和層間介質層216頂部齊平。本實施例中，化學機械研磨法采用研磨液為二氧化硅為研磨顆粒的研磨液或者氧化鈰為研磨顆粒的研磨液，所述研磨液研磨氮化硅層和層間介質層的速率比為I : I
3 I0結合圖17和圖18可知，由于先去除預定厚度的氮化硅層210，使氮化硅層210與層間介質層216的頂部接近齊平；再采用化學機械研磨法研磨氮化硅層210，由于所述研磨氮化硅層210比研磨層間介質層216的速率高，使得完全去除多晶硅柵極204和氧化硅層208表面上的氮化娃層210時,氮化娃層210與多晶娃柵極204和層間介質層216頂部齊平。如圖19所示，去除多晶硅柵極204和犧牲氧化層202至露出半導體襯底200，形成溝槽。本實施例中，去除犧牲氧化層202采用濕法刻蝕法，如用添加氟化銨為緩沖劑的氫氟酸溶液，在溫度為30 40°C時進行刻蝕。如圖20所示，在溝槽內形成柵介質層218和金屬柵極220。具體形成工藝如第一實施例所述。作為另一實例，在形成完柵介質層218后還可以形成以TiN、TaN、TiAl、Ti為材料的擴散阻擋層，防止后續(xù)形成的金屬柵極220的金屬離子擴散至層間介質層216中。本實施例中，所述柵介質層218為高k材料，具體可以選自HfSiO、HfZrO, HfLaO,HfO2的一種或其組合。本實施例中，金屬柵極220的材料可以是鋁、銅、鎳、鉻、鈦、鈦鎢、鉭和鎳鉬中的一種或其組合。本實施例中，由于在研磨去除多晶硅柵極204上的氮化硅層210時，先去除預定厚度的氮化硅層210，減小氮化硅層210表面比層間介質層216表面的高度差；然后再對氮化硅層210進行研磨，使得在完全去除多晶硅柵極204表面的氮化硅層210時，層間介質層216和多晶娃柵極204與氮化娃層210頂部齊平。在后續(xù)對金屬層進行化學機械拋光(CMP)形成金屬柵極220時，層間介質層216和氮化硅層210上的金屬層能夠被完全去除，從而避免發(fā)生金屬殘留、金屬橋接的問題，提高半導體器件的電性能和可靠性。本發(fā)明的形成方法相比現有工藝，僅是增加一道常規(guī)的氮化硅層刻蝕工藝，不需要對現有制程進行較大改動，有利于在現有工藝中弓I入應用。 雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動和修改，因此本發(fā)明的保護范圍應當以權力要求所限定的范圍為準。
權利要求
1.ー種金屬柵極的形成方法，其特征在于，包括以下步驟 提供半導體襯底，所述半導體襯底上依次形成有犧牲氧化層和多晶硅柵極，所述多晶硅柵極兩側具有氧化硅層； 在所述半導體襯底上形成氮化硅層，所述氮化硅層覆蓋氧化硅層及多晶硅柵扱； 在氮化硅層上形成層間介質層； 研磨所述層間介質層至露出氮化硅層； 去除預定厚度的氮化硅層； 研磨所述氮化硅層至露出多晶硅柵極，使氮化硅層與多晶硅柵極和層間介質層齊平； 去除多晶硅柵極及犧牲氧化層至露出半導體襯底，形成溝槽； 向溝槽內填充滿金屬層，形成金屬柵極。
2.根據權利要求I所述的形成方法，其特征在于，所述去除預定厚度的氮化硅層的方法為濕法刻蝕法。
3.根據權利要求2所述的形成方法，其特征在于，所述濕法刻蝕采用的溶液為濃磷酸，濃度為80 95%，刻蝕速率為500 1500埃/分鐘，刻蝕氮化硅層與氧化硅層的速率比為 20 I 80 I。
4.根據權利要求I所述的形成方法，其特征在于，所述預定厚度為20 200埃。
5.根據權利要求I所述的形成方法，其特征在于，所述層間介質層的材料為含硅氧化物。
6.根據權利要求I所述的形成方法，其特征在于，所述犧牲氧化層的材料為含硅氧化物。
7.根據權利要求I所述的形成方法，其特征在于，形成所述犧牲氧化層的方法為爐管熱氧化法。
8.根據權利要求I所述的形成方法，其特征在于，所述金屬層材料是鋁、銅、鎳、鉻、鎢、鈦、鈦鶴、鉭或鎳鉬。
9.根據權利要求I所述的形成方法，其特征在于，在形成金屬柵極之前還包括在溝槽內的半導體襯底上形成柵介質層。
10.根據權利要求9所述的形成方法，其特征在于，所述柵介質層的材料為高k材料。
11.根據權利要求10所述的形成方法，其特征在于，所述高k材料為HfSiO、HfZrO和HfLaO中的ー種或其組合。
12.—種MOS晶體管的形成方法，其特征在于，包括 提供半導體襯底，所述半導體襯底上依次形成有犧牲氧化層和多晶硅柵極，所述多晶硅柵極兩側具有氧化硅層； 在所述半導體襯底上形成氮化硅層，所述氮化硅層覆蓋氧化硅層及多晶硅柵扱； 在多晶硅柵極兩側的半導體襯底內形成源/漏極； 在氮化硅層上形成層間介質層； 研磨所述層間介質層至露出氮化硅層； 去除預定厚度的氮化硅層； 研磨所述氮化硅層至露出多晶硅柵極，使氮化硅層與多晶硅柵極和層間介質層齊平； 去除多晶硅柵極及犧牲氧化層至露出半導體襯底，形成溝槽；向溝槽內填充滿金屬層，形 成金屬柵極。
全文摘要
一種金屬柵極及MOS晶體管形成方法，包括以下步驟提供半導體襯底，所述半導體襯底上依次形成有犧牲氧化層和多晶硅柵極，所述多晶硅柵極兩側的半導體襯底上具有氧化硅層；在所述半導體襯底上形成氮化硅層，所述氮化硅層覆蓋氧化硅層及多晶硅柵極；在氮化硅層上形成層間介質層；研磨所述層間介質層至露出氮化硅層；去除預定厚度的氮化硅層；研磨所述氮化硅層至露出多晶硅柵極，使氮化硅層與多晶硅柵極和層間介質層齊平；去除多晶硅柵極及犧牲氧化層，形成溝槽；向溝槽內填充滿金屬層，形成金屬柵極。本發(fā)明的形成方法，可以防止金屬層研磨時發(fā)生金屬殘留或金屬橋的問題，提高半導體器件的穩(wěn)定性和可靠性。
文檔編號H01L21/321GK102683189SQ201110054478
公開日2012年9月19日 申請日期2011年3月7日 優(yōu)先權日2011年3月7日
發(fā)明者王慶玲, 陳楓 申請人:中芯國際集成電路制造(上海)有限公司