專利名稱：半導(dǎo)體電路裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有MOS晶體管和多晶硅電容元件的半導(dǎo)體電路裝置的制造方法。
背景技術(shù)：
作為制造至少具有MOS晶體管和電容元件作為基本元件的半導(dǎo)體基板上的半導(dǎo)體電路裝置的方法，主要采取了以下兩種方法。作為方法(A)，可舉出使用半導(dǎo)體基板作為下部電極、使用多晶硅作為上部電極的方法。此時(shí)，通過使上部電極的多晶硅與MOS晶體管的柵電極共用、使電容膜(被兩個(gè)導(dǎo)體夾著的絕緣體、或電介質(zhì))與柵絕緣膜共用，由此，基本上無需追加工序即可在具有MOS晶體管的半導(dǎo)體電路裝置中附加電容元件。作為方法(B)，可舉出下部電極和上部電極都使用多晶硅的方法。此時(shí)，可以使任一個(gè)電極與MOS晶體管的電極共用，不過，當(dāng)要在具有MOS晶體管的半導(dǎo)體電路裝置中附加該電容元件時(shí)，需要追加形成電容膜和任意一方的多晶硅膜的工序。方法(B)與方法(A)相比，工序數(shù)增加，但由此帶來的優(yōu)點(diǎn)是，能夠避免方法(A) 中的以下問題，即下部電極的電位被固定于半導(dǎo)體基板、以及使用PN接合從半導(dǎo)體基板電分離會(huì)產(chǎn)生較大的接合電容。此外，還具有以下等優(yōu)點(diǎn)能夠與MOS晶體管的柵絕緣膜無關(guān)地設(shè)定電容膜；以及通過將電容膜層疊在利用方法(A)形成的電容元件上，能夠大幅減小占有面積。有時(shí)需要在半導(dǎo)體電路裝置中附加電阻元件，且用與柵電極不同的多晶硅膜形成電阻元件(例如，參照專利文獻(xiàn)1)。此時(shí)，如果將用于電阻元件的多晶硅膜用作電容的一個(gè)電極，則基本上無需追加工序即可附加方法(B)的電容。這樣，鑒于優(yōu)點(diǎn)和工序數(shù)，選擇適合于所要制造的半導(dǎo)體電路裝置的方法。對(duì)于包含MOS晶體管、電阻元件和電容元件的半導(dǎo)體裝置，曾公開了用于削減工序數(shù)、改善特性的發(fā)明(例如，參照專利文獻(xiàn)2)。專利文獻(xiàn)1日本特許2967265號(hào)公報(bào)專利文獻(xiàn)2日本特許270M76號(hào)公報(bào)首先，根據(jù)圖3說明專利文獻(xiàn)1例示的問題。專利文獻(xiàn)1的半導(dǎo)體電路裝置包括 MOS晶體管，其包括由第1多晶硅膜102構(gòu)成的柵電極和S/D區(qū)108 ；以及多晶硅電阻膜 103。該多晶硅電阻膜103是利用與構(gòu)成柵電極的多晶硅膜102不同的工序制造的膜。由此，可以使用這兩個(gè)多晶硅膜形成多晶硅電容元件。此時(shí)，對(duì)于用于實(shí)現(xiàn)多晶硅電阻膜103 的接觸區(qū)的低電阻化的光掩模和雜質(zhì)注入工序，可以與用于形成MOS晶體管的柵電極和S/ D區(qū)的高濃度雜質(zhì)注入工序共用。此外，還可以與實(shí)現(xiàn)由兩個(gè)多晶硅膜構(gòu)成的電容元件的上部電極的低電阻化的工序共用。但是，必須追加用于實(shí)現(xiàn)電容元件的下部電極的低電阻化的專用光掩模工序和高濃度雜質(zhì)注入工序。該工序的追加成為問題。且由于工序的追加， 顯然制造成本也增加。接著，根據(jù)圖4說明專利文獻(xiàn)2例示的問題。專利文獻(xiàn)2的半導(dǎo)體電路裝置包括MOS晶體管，其包括由第1多晶硅膜102和高熔點(diǎn)材料111構(gòu)成的柵電極、S/D區(qū)108和LDD 區(qū)109 ；由多晶硅構(gòu)成的多晶硅電阻膜103，其與第1多晶硅膜102同時(shí)形成；以及多晶硅電容元件，其將第1多晶硅作為多晶硅電容的下部電極103a，將高熔點(diǎn)材料作為多晶硅電容的上部電極103b，該多晶硅電容元件由下部電極103a、上部電極10 和電容膜107構(gòu)成。 其特征在于，能夠用1層多晶硅來制造MOS晶體管、電阻膜和電容元件。因此，能夠省略第 2多晶硅層的工序。但是，考慮雜質(zhì)注入工序數(shù)時(shí)，在從多晶硅成膜后到高熔點(diǎn)材料成膜的期間，為了制造MOS晶體管的N型柵電極和P型柵電極，需要進(jìn)行兩次高濃度雜質(zhì)注入。通過使針對(duì)電容元件下部電極的雜質(zhì)注入與這兩次注入共用、且使針對(duì)電阻元件的雜質(zhì)注入也與這兩次注入共用、或者在需要高電阻的情況下在整個(gè)表面上進(jìn)行低濃度雜質(zhì)注入而后再利用高濃度雜質(zhì)注入，由此削減了工序數(shù)，但即便如此也至少需要兩次高濃度雜質(zhì)注入。 此外，除了這兩次注入以外，還至少需要兩次用于形成S/D區(qū)的高濃度雜質(zhì)注入。S卩，總計(jì)至少需要4次高濃度雜質(zhì)注入工序。這樣就出現(xiàn)了如下問題因共用了多晶硅膜而造成的工序增加將導(dǎo)致無法實(shí)現(xiàn)工序簡(jiǎn)化。工序的追加導(dǎo)致制造成本也增加。此外，公知有以下情況在MOS晶體管的結(jié)構(gòu)中一般使用具有側(cè)墻(side wall)的 LDD結(jié)構(gòu)，但是在將具有LDD結(jié)構(gòu)的MOS晶體管用作靜電保護(hù)用的常閉型晶體管時(shí)，與使用不具有LDD結(jié)構(gòu)的、所謂的傳統(tǒng)型MOS晶體管的情況相比，靜電保護(hù)的耐受性劣化。因此， 在使用具有LDD結(jié)構(gòu)的MOS晶體管作為靜電保護(hù)用的常閉型晶體管時(shí)，需要增大晶體管尺寸。這里，之所以不使用能減小尺寸的傳統(tǒng)型MOS晶體管是因?yàn)椋瑸榱诵纬蓚鹘y(tǒng)型MOS晶體管需要追加工序，從而成為問題。

發(fā)明內(nèi)容
本發(fā)明正是鑒于這些制造工序的增加而完成的，為了解決上述問題，在本發(fā)明的具有MOS晶體管和電容元件的半導(dǎo)體裝置的制造方法中，采用以下手段。半導(dǎo)體電路裝置的制造方法的特征在于，至少具有以下工序(a)形成柵絕緣膜；(b)在所述柵絕緣膜上形成第1多晶硅膜；(c)將所述第1多晶硅膜構(gòu)圖成電容元件的下部電極和MOS晶體管的柵電極；(d)進(jìn)行N型高濃度雜質(zhì)注入(5 X IO14 2 X 1016ions/cm2)；(e)形成電容膜；(f)在所述電容膜上形成第2多晶硅膜；(g)將第2多晶硅膜構(gòu)圖成電容元件的上部電極；(h)進(jìn)行N型高濃度雜質(zhì)注入(5 X IO14 2 X 1016ions/cm2)；⑴進(jìn)行P型高濃度雜質(zhì)注入(5 X IO14 2 X 1016ions/cm2)，其中，MOS晶體管的柵電極由第1多晶硅膜構(gòu)成，電容元件由第1多晶硅膜、工序(e)的電容膜以及第2多晶硅膜構(gòu)成，在工序(c)中，同時(shí)進(jìn)行用作半導(dǎo)體電路裝置的靜電保護(hù)電路的N型常閉型晶體管的柵電極和源極/漏極的低電阻化、以及電容元件的下部電極的低電阻化，在工序(h)中，同時(shí)進(jìn)行作為有源元件的N型MOS晶體管的柵電極和源極/漏極的低電阻化、以及電容元件的上部電極的低電阻化，由此形成MOS晶體管和電容元件。
在設(shè)置了與用于MOS晶體管的柵電極的第1多晶硅膜不同的第2多晶硅膜、并將第2多晶硅膜用作電阻元件的半導(dǎo)體電路裝置中，在附加被第1和第2多晶硅膜夾著的電容元件時(shí)，無需專門追加用于實(shí)現(xiàn)電容元件的下部電極的低電阻化的高濃度雜質(zhì)注入的工序，也能實(shí)現(xiàn)使下部電極的低電阻化。在用于制造具有被第1和第2多晶硅膜夾著的電容元件和LDD結(jié)構(gòu)MOS晶體管的半導(dǎo)體電路裝置的工序中，無需追加專用工序，即可在同一半導(dǎo)體電路裝置上制造傳統(tǒng)型的MOS晶體管。


圖1是示出本發(fā)明的半導(dǎo)體電路裝置的結(jié)構(gòu)的俯視圖。圖2是示出本發(fā)明的半導(dǎo)體電路裝置的結(jié)構(gòu)的截面圖。圖3是示出現(xiàn)有的半導(dǎo)體電路裝置的結(jié)構(gòu)的一例的截面圖。圖4是示出現(xiàn)有的半導(dǎo)體電路裝置的結(jié)構(gòu)的另一例的截面圖。圖5是示出本發(fā)明的半導(dǎo)體電路裝置的制造過程的工序截面圖。圖6是示出本發(fā)明的半導(dǎo)體電路裝置的制造過程的工序截面圖。圖7是示出本發(fā)明的半導(dǎo)體電路裝置的制造過程的工序截面圖。圖8是示出本發(fā)明的半導(dǎo)體電路裝置的制造過程的工序截面圖。圖9是示出本發(fā)明的半導(dǎo)體電路裝置的制造過程的工序截面圖。圖10是示出本發(fā)明的半導(dǎo)體電路裝置的制造過程的工序截面圖。圖11是示出本發(fā)明的半導(dǎo)體電路裝置的制造過程的工序截面圖。標(biāo)號(hào)說明001 =N型MOS晶體管；002 =P型MOS晶體管；003 靜電保護(hù)用常閉型晶體管；004 電阻元件；005 多晶硅電容；101 有源區(qū)；102 第1多晶硅膜；102a :N型柵電極；102b =P 型柵電極；103 多晶硅電阻膜；103a 多晶硅電容的上部電極；103b 多晶硅電容的下部電極；104 =LOCOS II ；105 柵絕緣膜；106 側(cè)墻；107 電容膜；108 :S/D 區(qū)；108a :N 型 S/D 區(qū)； 108b =P型S/D區(qū)；109a :N型LDD ； 109b =P型LDD ；110 靜電保護(hù)用常閉型晶體管的N型S/ D區(qū)；111 高熔點(diǎn)材料；112 光致抗蝕劑。
具體實(shí)施例方式參照附圖來說明本發(fā)明的方式。圖1是示出本發(fā)明的半導(dǎo)體電路裝置的結(jié)構(gòu)的俯視圖，圖2是截面圖。本發(fā)明的半導(dǎo)體電路裝置由有源區(qū)101內(nèi)的N型MOS晶體管001、P型 MOS晶體管002、靜電保護(hù)用常閉型晶體管003、以及LOCOS膜104上的電阻元件004和多晶硅電容005構(gòu)成，N型MOS晶體管001由N型柵電極102a、N型S/D區(qū)108a和N型LDD區(qū) 109a構(gòu)成，N型柵電極10 由第1多晶硅膜構(gòu)成，P型MOS晶體管002由P型柵電極102b、 P型S/D區(qū)108b和P型LDD區(qū)109b構(gòu)成，P型柵電極102b由第1多晶硅膜構(gòu)成，靜電保護(hù)用常閉型晶體管003由N型柵電極10 和N型S/D區(qū)110構(gòu)成，N型柵電極10 由第1多晶硅膜構(gòu)成，任意一個(gè)晶體管都在柵電極的側(cè)面形成有側(cè)墻106。此外，LOCOS膜104上的電阻元件004由多晶硅電阻膜103構(gòu)成，多晶硅電阻膜103由第2多晶硅膜構(gòu)成，多晶硅電容005由被下部電極10 和上部電極103a夾著的電容膜107構(gòu)成，下部電極10 由第1多晶硅膜構(gòu)成，上部電極103a由第2多晶硅膜構(gòu)成。圖5至圖11是示出本發(fā)明的半導(dǎo)體電路裝置的制造過程的工序的截面圖。首先，在半導(dǎo)體基板表面選擇性地形成用于元件分離的厚的作為氧化膜的LOCOS 膜104。未形成LOCOS膜104的區(qū)域是用于形成MOS晶體管等的區(qū)域，稱作有源區(qū)101。(參照?qǐng)D5)該LOCOS膜的生成方法是已知的，不是本發(fā)明的主旨，因此省略詳細(xì)說明。此外， 在半導(dǎo)體基板中通常要形成漸ell區(qū)、Pwell區(qū)，但這些也不是本發(fā)明的主旨，因此省略說明。接著，去除有源區(qū)的絕緣膜并清洗半導(dǎo)體基板表面，之后，形成期望厚度的柵絕緣膜(10 。在柵絕緣膜上形成第1多晶硅膜102，利用光掩模，將第1多晶硅膜構(gòu)圖成期望形狀。(參照?qǐng)D6)接著，利用光掩模，在期望區(qū)域形成開口，例如以5 X IO14 2 X 1016ions/cm2的劑量注入高濃度的Wios (磷)的雜質(zhì)，進(jìn)行靜電保護(hù)用常閉型晶體管的N型柵電極10 和S/ D區(qū)110、以及作為多晶硅電容的下部電極10 的第1多晶硅膜的低電阻化。(參照?qǐng)D7)同樣利用光掩模，例如以IX IO12 2X 1014iOnS/cm2左右的劑量向NMOS晶體管注 APhos的雜質(zhì)而形成N型LDD區(qū)109a，例如以1 X IO13 2 X 1014ions/cm2左右的劑量向P 型MOS晶體管注入BF2的雜質(zhì)而形成P型LDD區(qū)109b。(參照?qǐng)D8)接著，在整個(gè)表面形成1000至3000埃左右的氧化膜后進(jìn)行各向異性的蝕刻，由此形成側(cè)墻106，側(cè)墻106是形成LDD型MOS晶體管所必要的。(參照?qǐng)D9)接著，形成用于形成電容元件的電容膜107。(參照?qǐng)D10)接著，在電容膜上形成第2多晶硅膜，進(jìn)行使電阻元件的電阻與期望電阻值一致的雜質(zhì)注入。之后，利用光掩模，將第2多晶硅膜構(gòu)圖成期望形狀，形成多晶硅電阻膜103 和作為多晶硅電容的上部電極103a的區(qū)域。(參照?qǐng)D11)接著，利用光掩模，在NMOS晶體管的柵電極和S/D區(qū)、作為電容元件的上部電極的第2多晶硅膜、N型電阻元件的接觸區(qū)中，選擇性地進(jìn)行雜質(zhì)注入，從而形成N型S/D區(qū) 108a、N型多晶硅柵電極、電容元件的N型多晶硅上部電極103a、電阻元件的N型接觸區(qū)(未圖示)。同樣利用光掩模，在PMOS晶體管的柵電極和S/D區(qū)、P型電阻元件的接觸區(qū)中，選擇性地進(jìn)行雜質(zhì)注入，從而形成P型S/D區(qū)、P型多晶硅柵電極、電阻元件的P型接觸區(qū)。關(guān)于該N型、P型的雜質(zhì)注入，在以5 X IO14 2 X 1016ions/cm2的程度注入雜質(zhì)后，進(jìn)行用于雜質(zhì)活化的熱處理，降低電阻。這樣能夠得到期望的N型MOS晶體管、P型MOS晶體管、靜電保護(hù)用常閉型晶體管、電阻元件、電容元件。(參照?qǐng)D2)之后，形成層間絕緣膜，實(shí)施接觸處理及金屬布線等，從而完成半導(dǎo)體電路裝置。 關(guān)于層間絕緣膜以后的工序，不是本發(fā)明的主旨，因此省略詳細(xì)說明。實(shí)施例1在不需要高電阻、高精度的電阻元件的情況下，可以用第1多晶硅膜來制造電阻元件。而為了制造更高電阻、更高精度的電阻元件，用第2多晶硅膜制造電阻元件，將其厚度減薄為小于第1多晶硅膜的厚度。具體而言，通常，第1多晶硅膜大多為2000 4000 埃左右。將第2多晶硅膜的厚度減薄至200 2000埃左右。
多晶硅顧名思義是多結(jié)晶體，因此存在如下傾向當(dāng)每單位體積的雜質(zhì)濃度低時(shí)， 其電阻值的制造偏差非常大。為了抑制偏差，只要增大每單位體積的雜質(zhì)濃度即可，但是這樣會(huì)導(dǎo)致電阻值變小。因此，通過減薄多晶硅的膜厚，能夠增大每單位體積的雜質(zhì)濃度，即， 能夠同時(shí)實(shí)現(xiàn)電阻值的偏差抑制和高電阻。此外，在形成側(cè)墻時(shí)，第1多晶硅膜的表面會(huì)被略略地削薄。因此，這成為引起第1 多晶硅膜的電阻偏差的主要原因。在將第2多晶硅膜用于電阻元件時(shí)，不用進(jìn)行這樣的導(dǎo)致表面被削薄的工序，因此相比第1多晶硅膜，能夠得到更高精度的電阻元件。在同一芯片內(nèi)同時(shí)需要電阻小的電阻元件和電阻大的電阻元件時(shí)，利用第1多晶硅膜制造電阻小的電阻元件，利用第2多晶硅膜制造電阻大的電阻元件。實(shí)施例2在之前說明的制造方法中，利用用于形成LDD區(qū)的雜質(zhì)注入來制造LDD區(qū)，但是也可以不進(jìn)行該雜質(zhì)注入，而是利用使進(jìn)行了高濃度雜質(zhì)注入的S/D區(qū)中的雜質(zhì)熱擴(kuò)散后的區(qū)域作為高電阻區(qū)域(即LDD區(qū))，由此形成MOS晶體管。實(shí)施例3在之前說明的制造方法中，包含用于形成LDD的側(cè)墻形成工序，但也可以不利用側(cè)墻，而是利用例如光掩模來制造LDD型MOS晶體管所具有的高電阻區(qū)域。但是，在利用光掩模時(shí)，LDD區(qū)(即高電阻區(qū)域)的長(zhǎng)度會(huì)受到掩模偏移的影響而變化，因此MOS晶體管的特性變差。但相反，具有不需要側(cè)墻形成工序這樣的優(yōu)點(diǎn)。無論怎樣，即使沒有該工序也能夠形成MOS晶體管。實(shí)施例4在之前說明的制造方法中，在進(jìn)行了用于形成靜電保護(hù)用常閉型晶體管的N型S/ D區(qū)的雜質(zhì)注入后，在進(jìn)行P型MOS晶體管用的P型高濃度雜質(zhì)注入之前，加入熱處理。靜電保護(hù)用常閉型晶體管的N型S/D區(qū)因受熱而擴(kuò)散。如前所述，靜電保護(hù)的耐受性取決于發(fā)熱區(qū)域的體積，因此當(dāng)常閉型晶體管的N型S/D區(qū)深而擴(kuò)散至半導(dǎo)體基板時(shí)， 可以減小用于得到相同靜電保護(hù)耐受性的面積。由此，能夠減小常閉型晶體管的尺寸。此外，通過擴(kuò)散還能夠提高漏極的耐壓。如果在LDD用的雜質(zhì)注入后加入熱處理，則LDD區(qū)發(fā)生熱擴(kuò)散，因此能夠提高LDD型MOS晶體管的漏極耐壓。如果在電容膜形成后加入熱處理， 則能夠改善電容膜的特性。在P型MOS晶體管用的P型高濃度雜質(zhì)注入后的熱處理中，出現(xiàn)了 P型中通常使用的Boron穿透柵氧化膜而到達(dá)半導(dǎo)體基板的現(xiàn)象。這意味著作為MOS晶體管的重要特性的閾值發(fā)生變動(dòng)。由此，在該工序以后，只能夠在不使Boron到達(dá)半導(dǎo)體基板的溫度以下進(jìn)行熱處理。因此，通常情況下，溫度最高為850°C左右?；蛘撸诓贿M(jìn)行現(xiàn)有的爐那樣的緩慢的熱處理，而進(jìn)行RTA或燈加熱退火法那樣的高速熱處理的情況下，能夠稍微提高溫度，但是從基于溫度和時(shí)間的熱履歷來看，只能施加相同程度的熱處理。因此，屢有雖想加熱但由于P型MOS晶體管的Boron的穿透問題而不能進(jìn)行加熱的情況發(fā)生。在實(shí)施會(huì)使Boron穿透的溫度以上的熱處理的情況下，必須在向柵電極注入P型高濃度雜質(zhì)的工序之前進(jìn)行，但是在本發(fā)明的制造方法中，該P(yáng)型高濃度雜質(zhì)注入是在高濃度雜質(zhì)注入工序中的最后一步進(jìn)行的，因此能夠自由地插入熱處理。實(shí)施例5
也可以對(duì)N型MOS晶體管的柵電極進(jìn)行P型高濃度雜質(zhì)注入，成為P型柵電極。此時(shí)，由于功函數(shù)的差而使閾值變高，但不妨礙用作N型MOS晶體管。可以對(duì)同一芯片內(nèi)的所有MOS晶體管進(jìn)行這樣的處理，也可以僅對(duì)一部分MOS晶體管進(jìn)行這樣的處理而在同一芯片內(nèi)混合搭載N型柵極的N型MOS晶體管和P型柵極的N型MOS晶體管。同樣，也可以對(duì)P型MOS晶體管設(shè)置N型的柵電極。實(shí)施例6可以對(duì)靜電保護(hù)用常閉型晶體管的S/D區(qū)和柵電極進(jìn)行N型MOS晶體管用的N型高濃度雜質(zhì)注入。由此，靜電保護(hù)用常閉型晶體管的S/D區(qū)的電阻進(jìn)一步變小，能夠抑制局部發(fā)熱。即，能夠進(jìn)一步減小常閉型晶體管所占的面積。
權(quán)利要求
1.一種半導(dǎo)體電路裝置的制造方法，所述半導(dǎo)體電路裝置具有MOS晶體管和電容元件，其特征在于，所述半導(dǎo)體電路裝置的制造方法至少具有以下工序通過在半導(dǎo)體基板上選擇性地形成LOCOS膜，來形成有源區(qū)； 在所述有源區(qū)的表面形成柵絕緣膜； 在所述柵絕緣膜和所述LOCOS膜上形成第1多晶硅膜； 將所述第1多晶硅膜構(gòu)圖成電容元件的下部電極和MOS晶體管的柵電極； 以5X IO14 2X 1016ions/cm2的劑量在不是LDD型的MOS晶體管的區(qū)域和作為電容元件的下側(cè)電極的區(qū)域中，進(jìn)行N型高濃度雜質(zhì)注入；對(duì)于是LDD型的MOS晶體管，利用N型雜質(zhì)形成N型LDD區(qū)，利用P型雜質(zhì)形成P型 LDD 區(qū)；形成電容膜；在所述電容膜上形成第2多晶硅膜；將第2多晶硅膜構(gòu)圖成電容元件的上部電極；以5 X IO14 2 X 1016ions/cm2的劑量進(jìn)行N型高濃度雜質(zhì)注入；以及以5 X IOw 2X 1016ions/cm2的劑量進(jìn)行P型高濃度雜質(zhì)注入。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體電路裝置的制造方法，其中，在利用所述N型雜質(zhì)形成 N型LDD區(qū)并利用P型雜質(zhì)形成P型LDD區(qū)的工序后，具有形成側(cè)墻的工序。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體電路裝置的制造方法，其中，將所述第2多晶硅膜形成為比所述第1多晶硅膜薄。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體電路裝置的制造方法，其中，利用所述第1多晶硅膜形成低電阻的第1電阻元件。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體電路裝置的制造方法，其中，利用所述第2多晶硅膜形成高電阻的第2電阻元件。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體電路裝置的制造方法，其中，所述第2電阻元件具有雜質(zhì)濃度不同的接觸區(qū)。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體電路裝置的制造方法，其中，所述是LDD型的MOS晶體管不具有側(cè)墻，而利用光掩模確定LDD區(qū)的長(zhǎng)度。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體電路裝置的制造方法，其中，在以5XIOw 2X1016ions/cm2的劑量進(jìn)行所述N型高濃度雜質(zhì)注入的工序與以5 X IOw 2X 1016ionS/ cm2的劑量進(jìn)行所述P型高濃度雜質(zhì)注入的工序之間，具有進(jìn)行熱處理的工序。
全文摘要
本發(fā)明提供半導(dǎo)體裝置的制造方法，其能夠削減具有MOS晶體管和電容元件的半導(dǎo)體裝置的制造成本。該半導(dǎo)體電路裝置的制造方法的特征在于，MOS晶體管的柵電極由第1多晶硅膜構(gòu)成，電容由第1多晶硅膜、電容膜和第2多晶硅膜構(gòu)成，同時(shí)進(jìn)行常閉型晶體管和電容下部電極的低電阻化，同時(shí)進(jìn)行N型MOS晶體管和電容上部電極的低電阻化。
文檔編號(hào)H01L21/265GK102194746SQ201110060858
公開日2011年9月21日 申請(qǐng)日期2011年3月14日 優(yōu)先權(quán)日2010年3月15日
發(fā)明者津村和宏 申請(qǐng)人:精工電子有限公司