專利名稱：集成電路裝置及形成集成電路裝置的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種集成電路裝置，且特別是有關(guān)于穿透基材介層窗(TSV)波導(dǎo) (Waveguides)，以及其制造方法。
背景技術(shù)：
為了能在同一封裝結(jié)構(gòu)中堆疊多重晶粒，利用穿透基材介層窗來將信號從晶粒的一側(cè)傳送至相對的另一側(cè)。圖1是繪示形成于半導(dǎo)體基材106中的傳統(tǒng)穿透基材介層窗 102的剖面圖。隔離層104形成于穿透基材介層窗102和半導(dǎo)體基材106間?？捎^察到，電容器108以穿透基材介層窗102和半導(dǎo)體基材106作為電容器108的電容器平板，且隔離層104作為電容器絕緣材料的方式形成。如圖1所示的穿透基材介層窗結(jié)構(gòu)仍存有缺點。由于穿透基材介層窗102的相對大尺寸，電容器108的電容量較高。此造成許多問題。第一，基材106中的噪聲可容易地耦合至穿透基材介層窗102。第二，當高頻信號經(jīng)由穿透基材介層窗102傳導(dǎo)時，由于穿透基材介層窗102跟半導(dǎo)體基材106間的耦合，這些高頻信號可能容易在半導(dǎo)體基材106中損耗或減小。

發(fā)明內(nèi)容
本發(fā)明的一目的就是在提供一種集成電路裝置及形成集成電路裝置的方法，可減少穿透基材介層窗和半導(dǎo)體基材間耦合的信號和噪聲。本發(fā)明的另一目的就是在提供一種集成電路裝置及形成集成電路裝置的方法，可縮減形成靜電放電裝置所需的晶粒面積。根據(jù)本發(fā)明的一方面，一種集成電路裝置包含第一導(dǎo)電性的半導(dǎo)體基材，其中此半導(dǎo)體基材包含第一表面和相對于第一表面的第二表面。一穿透基材介層窗由半導(dǎo)體基材的第一表面延伸到第二表面。一相對于第一導(dǎo)電性的第二導(dǎo)電性的井區(qū)圍繞此穿透基材介層窗，且由半導(dǎo)體基材的第一表面延伸到第二表面。根據(jù)本發(fā)明的另一方面，一種集成電路裝置包含一 ρ型半導(dǎo)體基材；一穿透基材介層窗位于該P型半導(dǎo)體基材；一隔離層圍繞該穿透基材介層窗；以及一 η井區(qū)圍繞該隔離層，其中該η井區(qū)是介于且接觸該隔離層和該ρ型半導(dǎo)體基材。根據(jù)本發(fā)明的又一方面，一種集成電路裝置包含一 ρ型半導(dǎo)體基材；一穿透基材介層窗位于該P型半導(dǎo)體基材中；一隔離層圍繞該穿透基材介層窗；一 P井區(qū)圍繞并接觸該隔離層；以及一 η井區(qū)圍繞該P井區(qū)，其中該η井區(qū)是介于并接觸該ρ井區(qū)和該ρ型半導(dǎo)體基材。根據(jù)本發(fā)明的再一方面，一種形成集成電路裝置的方法包含提供一第一導(dǎo)電性的一半導(dǎo)體基材，其中該半導(dǎo)體基材包含一第一表面和相對于該第一表面的一第二表面； 蝕刻該半導(dǎo)體基材，以形成由該第一表面延伸至該半導(dǎo)體基材中的一開口 ；植入一第一摻質(zhì)至暴露于該開口的該半導(dǎo)體基材的多個側(cè)壁部分，以形成一第一井區(qū)，其中該第一井區(qū)為相對于該第一導(dǎo)電性的一第二導(dǎo)電性；以及使用一導(dǎo)電性材料來填充該開口，以形成一穿透基材介層窗，其中形成集成電路裝置的該方法，還包含植入一第二摻質(zhì)至該半導(dǎo)體基材的該些側(cè)壁部分中，以形成該第一導(dǎo)電性的一第二井區(qū)，且該第一井區(qū)圍繞并接觸該第二井區(qū)；以及在植入該第一摻質(zhì)的該步驟后和植入該第二摻質(zhì)的該步驟前，執(zhí)行一回火，以將該第一摻質(zhì)進一步擴散至該半導(dǎo)體基材中，其中植入該第二摻質(zhì)的該步驟包含多個傾斜植入。亦揭露出其它實施例。本發(fā)明的優(yōu)點為通過PN接面電容可減少穿透基材介層窗和半導(dǎo)體基材間耦合的信號和噪聲，并可縮減形成靜電放電裝置所需的晶粒面積。


為了能較完整了解實施例與其優(yōu)點，現(xiàn)在參考上述輔以所附附圖所做的描述，其中圖1是繪示一種傳統(tǒng)穿透基材介層窗的橫截面視圖；圖2到圖7是繪示依照本發(fā)明的一實施例的一種制作基于穿透基材介層窗的波導(dǎo)的中間階段的橫截面視圖與上視圖，其中η井區(qū)是形成為屏蔽；圖8到圖11是繪示依照本發(fā)明的另一替代實施例的一種制作基于穿透基材介層窗的波導(dǎo)的制程中間階段的橫截面視圖與上視圖，其中P井區(qū)跟η井區(qū)是形成為屏蔽；以及圖12是繪示使用圖7和圖11所示的實施例所形成的
主要組件符號說明
4Β ；平面交叉線20 基材
20a.正面20b 背面
22 ；焊墊層24 屏蔽層
26 ；光阻28 開口
32 ；穿透基材介層窗開口32A 側(cè)壁
34 :n井區(qū)36 箭頭
42 ；隔離層44 穿透基材介層窗
46 ；金屬凸塊47 層間介電質(zhì)
48 ；金屬凸塊50 晶粒
51 ；接面電容器52 電容器
54 ；接面電容器56 電容器
58 ；重摻雜的P型區(qū)60 :p井區(qū)
61 ；箭頭70 信號輸入墊
102穿透基材介層窗104 隔離層
106基材108 電容器
Tl ；厚度Tl，厚度
T2 ；深度/厚度T3 深度/厚度
具體實施方式
以下詳細討論本發(fā)明的實施例的制作與使用。然而，應(yīng)該理解的是，這些實施例提供許多可應(yīng)用的創(chuàng)新概念，其可在各種特定背景中加以體現(xiàn)。所討論的特定的實施例僅是用以舉例說明，并非用以限制本發(fā)明的范圍。提供一種穿透基材介層窗波導(dǎo)與其制造方法。繪示這些實施例的制程中間步驟。 探討各種不同的實施例。遍及各視圖跟說明實施例中，使用相同的參照號碼來標示相同的組件。請參照圖2，提供一半導(dǎo)體基材20。在一實施例中，半導(dǎo)體基材20包含硅。其它常用材料，如碳、鍺、鎵、砷、氮、銦、磷及/或其它相似物，亦可包含于半導(dǎo)體基材20中。半導(dǎo)體基材20可由單晶或復(fù)合半導(dǎo)體材料形成，且可為塊狀(bulk)基材或絕緣體上半導(dǎo)體 (semiconductor-on-insulator ；SOI)基材。在一實施例中，半導(dǎo)體基材20是例如以摻質(zhì)濃度低于約ΙΕΙΟ/cm3的ρ型摻質(zhì)所摻雜而成的ρ型基材，雖然半導(dǎo)體基材20亦可為η型基材。如晶體管(未繪示)的集成電路可形成于半導(dǎo)體基材20的表面。焊墊層22和屏蔽層M形成于半導(dǎo)體基材20之上。焊墊層22是由包含利用例如熱氧化制程所形成的氧化硅的薄膜所組成。焊墊層22可作為介于半導(dǎo)體基材20和屏蔽層 24間的黏著層。焊墊層22亦可作為蝕刻屏蔽層M的蝕刻終止層。在一實施例中，屏蔽層 M是利用例如低壓化學(xué)氣相沉積法(LPCVD)所形成的氮化硅所組成。在其它實施例中，屏蔽層M是通過硅的熱氮化反應(yīng)、等離子加強式化學(xué)氣相沉積法(PECVD)或等離子陽極氮化來加以制作。在后續(xù)的微影處理過程中，使用屏蔽層M作為硬掩模。于屏蔽層M之上形成并圖案化光阻，以形成開口觀于光阻沈中。請參照圖3，經(jīng)由開口觀蝕刻屏蔽層M和焊墊層22，并將下層的半導(dǎo)體基材20 暴露出來。接著蝕刻暴露出來的半導(dǎo)體基材20，以形成穿透基材介層窗開口 32。然后移除光阻洸。請參照圖4Α和圖4Β，執(zhí)行傾斜植入(以箭號表示)，以植入η型摻質(zhì)于半導(dǎo)體基材20的為穿透基材介層窗開口 32所暴露出的側(cè)壁部分。當進行傾斜植入時，以焊墊層22 和屏蔽層M覆蓋半導(dǎo)體基材20的正面20a。形成η井區(qū)34，以圍繞穿透基材介層窗開口 32，且由側(cè)壁32Α延伸至半導(dǎo)體基材20。η井區(qū)34的厚度Tl可介于約300nm到IOOOnm之間。然而，可理解的是，在整個描述中所列舉的這些值僅代表數(shù)個案例，如果使用不同的形成技術(shù)，這些值可能會改變。η型摻質(zhì)可包含磷、砷、銻及其組合物。η井區(qū)34的η型摻質(zhì)濃度可大于約lE12/cm3，或甚至大于約lE14/cm3。圖4B是繪示如圖4A所示的結(jié)構(gòu)的上視圖，其中此上視圖是由圖4A中的平面交叉線4B-4B獲得。箭頭36是繪示傾斜植入的傾斜方向。在一實施例中，傾斜植入包含四個傾斜植入步驟，各自朝一方向傾斜。在替代實施例中，此傾斜植入可包含三個或四個以上的傾斜植入步驟，每個傾斜植入步驟朝不同于其它傾斜植入步驟的方向傾斜。因此，由η井區(qū)的不同部分所測量到的厚度Tl是實質(zhì)均勻的，η井區(qū)的任何兩個部分間的厚度差異均低于 50%，或甚至低于20%。接著，形成隔離層42于穿透基材介層窗開口 32中，如圖5所示。在一實施例中， 使用可形成共形(conformal)介電材料層的沉積技術(shù)，例如選擇性區(qū)域化學(xué)氣相沉積法 (SACVD)、高深寬比制程(HARP)或其它類似方式，來形成隔離層42。隔離層42可包含氮化硅、氧化硅、氮氧化硅或其它相似物。替代性地，隔離層42可由熱氧化層(thermal oxide)所形成。在又一些實施例中，隔離層42使用原處蒸氣產(chǎn)生法(in-situ steam generation ； ISSG)來形成。請參照圖6，使用一種金屬材料來填充穿透基材介層窗開口 32，以形成穿透基材介層窗44。此金屬材料可包含銅、鎢、鋁、其合金及其多層。然后，屏蔽層M，可能還有焊墊層22，可加以移除。請參照圖7，在后續(xù)的處理步驟中，研磨半導(dǎo)體基材20的背面直到將穿透基材介層窗44暴露出來。金屬凸塊46是形成于基材20的背面上，其可為一焊錫凸塊，且電性耦合至穿透基材介層窗44。圖7亦繪示出穿透基材介層窗44所處的個別晶粒50。晶粒50 可為一未切割的晶片的一部分，或可為從一晶片中所分割出來的一晶粒。此外，金屬凸塊48 可形成于晶粒50的正面(front side)上。可觀察到，圍繞穿透基材介層窗44和隔離層42 的具有環(huán)形(管狀)的η井區(qū)34，從半導(dǎo)體基材20的正面20a延伸到背面20b。在許多實施例中，雖然η井區(qū)34是限制于半導(dǎo)體基材20中，然穿透基材介層窗44可進一步延伸至層間介電質(zhì)(ILD) 47中。要注意的是，在晶粒50從個別的晶片分割出來之前(或甚至之后)，可能會發(fā)生各種熱制程，而造成η井區(qū)34的η型摻質(zhì)進一步擴散至半導(dǎo)體基材20中。舉例來說，在形成金屬凸塊46和48后的最終結(jié)構(gòu)中，η井區(qū)34的η型摻質(zhì)濃度仍可大于約lE12/cm3，或甚至可大于約lE14/cm3，且η井區(qū)34的厚度Tl’可介于約300 μ m到約Iym之間。在一實施例中，半導(dǎo)體基材20是電性接地。因此，穿透基材介層窗44和η井區(qū)34 形成電容器52，且η井區(qū)34與ρ型半導(dǎo)體基材20形成接面電容器Μ。為了耦合在穿透基材介層窗44與半導(dǎo)體基材20間的信號或噪聲，電容器52和M是串聯(lián)。因此，假設(shè)無η井區(qū)34形成，電容器52和M組合后的等效電容量是小于穿透基材介層窗44與半導(dǎo)體基材 20間的電容量。在減少的電容量下，耦合于穿透基材介層窗44和半導(dǎo)體基材20之間的信號和噪聲亦減少了。在替代實施例中，半導(dǎo)體基材20是電性浮動(未接地)。電容器56可進一步形成于晶粒50中，且和電容器52和M串聯(lián)。電容器56可由變?nèi)萜?、金屬絕緣體金屬(MIM)電容器、金屬氧化物金屬(MOM)電容器、或其它任何已知可在晶粒中形成的電容器所組成。例如電容器56可經(jīng)由重摻雜的ρ型區(qū)(P+) 58而連接至電容器M，此重摻雜的ρ型區(qū)58是形成于半導(dǎo)體基材20中。例如Ρ+區(qū)58和η井區(qū)34間的距離S可小于約1 μ m,以使電容器56有效地耦合至電容器52和M。再次，假設(shè)無η井區(qū)34形成，電容器5254和56組合后的等效電容量是小于穿透基材介層窗44與半導(dǎo)體基材20間的電容量，因此耦合于穿透基材介層窗44和半導(dǎo)體基材20間的信號和噪聲亦減少了。圖8到圖11繪示根據(jù)替代實施例的一種穿透基材介層窗波導(dǎo)的形成。除非具體規(guī)定，否則在這些實施例中的參照數(shù)字表示圖2到圖7中所示的實施例的相同組件。這些實施例的最初步驟是基本上和圖2到圖4Β所示者相同。請參照圖8，在傾斜植入以形成η 井區(qū)34之后，執(zhí)行一個選擇性的熱回火，以將η井區(qū)34進一步擴散至半導(dǎo)體基材20中達深度/厚度Τ2。替代性地，不執(zhí)行熱回火。接著，如圖9Α所示，執(zhí)行傾斜植入(以箭頭61 表示)，以植入P型摻質(zhì)至穿透基材介層窗開口 32所暴露的半導(dǎo)體基材20的側(cè)壁部分。執(zhí)行傾斜植入之時，通過焊墊層22和屏蔽層M覆蓋半導(dǎo)體基材20的上表面。因此，形成ρ 井區(qū)60圍繞穿透基材介層窗開口 32，且由穿透基材介層窗開口 32的側(cè)壁32Α延伸至半導(dǎo)體基材20中。ρ井區(qū)60的深度/厚度Τ3是小于η井區(qū)34的深度/厚度Τ2，且厚度Τ3的厚度可介于厚度T2的約30%到約80%之間。這可例如通過調(diào)整形成η井區(qū)34和ρ井區(qū) 60的植入能量而逹成。ρ井區(qū)60的ρ型摻質(zhì)濃度可大于約lE12/cm3，甚至可大于約1E14/
3
cm ο圖9B是繪示圖9A所示的結(jié)構(gòu)的上視圖，其中焊墊層22與屏蔽層M未繪示于此上視圖中。在一實施例中，P型摻質(zhì)的傾斜植入(箭頭61)亦包含四個傾斜植入步驟，各自朝一個方向傾斜，雖然可使用不同次數(shù)的傾斜植入。在所產(chǎn)生的結(jié)構(gòu)中，在凈濃度為P型的情況下，P型摻質(zhì)中和部分的η型摻質(zhì)。因此，所形成的P型井區(qū)60由暴露于穿透基材介層窗開口 32的半導(dǎo)體基材20的表面32Α延伸到半導(dǎo)體基材20中。η井區(qū)34的未中和部分是介于P井區(qū)60與半導(dǎo)體基材20之間，且接觸ρ井區(qū)60與半導(dǎo)體基材20。然后，如第 10圖所示，形成隔離層42與穿透基材介層窗44。圖11是繪示研磨半導(dǎo)體基材20的背面后所形成的晶粒50，且金屬凸塊46和48 各自形成于晶粒50的背面和正面上?？捎^察到的是，當使用晶粒50時，即使已執(zhí)行多個熱制程，η井區(qū)34和ρ井區(qū)60仍形成封閉的環(huán)/管圍繞穿透基材介層窗44和隔離層42。此外，η井區(qū)34與ρ井區(qū)60均由半導(dǎo)體基材20的正面20a延伸至背面20b。類似地，半導(dǎo)體基材20可為電性接地或電性浮動。在另一實施例中，形成電容器且串聯(lián)連接，相較于沒有η井區(qū)34和ρ井區(qū)60形成的情況，耦合于穿透基材介層窗44和半導(dǎo)體基材20間的信號和噪聲獲得縮減。除了電容器52和M之外，所形成的電容器亦可包含形成于P井區(qū)60和η井區(qū)34間的接面電容器51。在半導(dǎo)體基材20為電氣浮動(未接地)的實施例中，透過例如形成于半導(dǎo)體基材20中的P+區(qū)58，更可在晶粒50中形成電容器56。電容器56的細節(jié)基本上可和第一實施例的相同，因此在此處不重復(fù)敘述。亦可使用繪示于圖2到圖11中的實施例來形成靜電放電(ESD)裝置。圖12是繪示一示范電路，此電路包含一靜電放電的放電路徑，其中此電路進一步包含二極管PD和 ND。信號輸入墊70上的靜電放電瞬時可經(jīng)由二極管PD放電至節(jié)點VDD或經(jīng)由二極管ND 放電至節(jié)點VSS。節(jié)點70是連接至兩個穿透基材介層窗，以第一個穿透基材介層窗為接觸 /位于P基材(Psub)或ρ井區(qū)中的η+區(qū)所圍繞，以及第二個穿透基材介層窗為接觸/位于 η井區(qū)中的ρ+區(qū)所圍繞的方式。第一個穿透基材介層窗和各自的η+/ρ基材或η+/ρ井區(qū)所形成的二極管稱為二極管ND，其中各自的ρ基材或ρ井區(qū)是連接至VSS。第二個穿透基材介層窗與各自的Ρ+/η井區(qū)所形成的二極管是稱為二極管PD，其中此η井區(qū)是連接到接地。 由于這些穿透基材介層窗是相當大，因此所形成的二極管PD和ND可承受高靜電放電電流。 這樣節(jié)省了形成靜電放電裝置所需的晶粒面積。在這些實施例中，形成η井區(qū)及/或ρ井區(qū)，以圍繞穿透基材介層窗。因此，這些η 井區(qū)/P井區(qū)和穿透基材介層窗形成屏蔽的結(jié)構(gòu)，此結(jié)構(gòu)讓射頻(RF)信號于屏蔽的摻雜井區(qū)與穿透基材介層窗間傳播。因此，在以η井區(qū)/P井區(qū)作為波導(dǎo)的外部屏蔽的情況下，發(fā)生了慢波(slow-wave)效應(yīng)，并且所形成的波導(dǎo)具有降低的傳輸損耗和減少的射頻耦合。 η+區(qū)和P基材(或η+區(qū)和ρ井區(qū))形成接面電容器，因此，屏蔽的摻雜井區(qū)和ρ基材分開。 穿透基材介層窗所形成的波導(dǎo)可用來傳送高頻信號，而穿透基材介層窗和半導(dǎo)體基材間耦合的信號和噪聲獲得減少。此外，這些實施例可在不占用晶粒面積的情況下，應(yīng)用在靜電放電電路上。雖然已詳述實施例與其優(yōu)點，應(yīng)理解的是此處可在不脫離所附申請專利范圍所定義的實施例的精神和范圍下，做各種的更動、替代與潤飾。再者，本申請的范圍并不受限于說明書所述的制程、機臺、制造、組成、手段、方法和步驟的特定實施例。在此技術(shù)領(lǐng)域中具有通常知識者可自本發(fā)明了解到現(xiàn)存或日后所發(fā)展的進行與在此所描述的實施例實質(zhì)相同的功能或達到相同結(jié)果的制程、機臺、制造、組成、手段、方法和步驟，均可根據(jù)本發(fā)明來加以應(yīng)用。因此，所附的權(quán)利要求意欲將這些制程、機臺、制造、組成、手段、方法和步驟包含在其范圍內(nèi)。此外，每個權(quán)利要求構(gòu)成一個獨立的實施例，各權(quán)利要求與實施例的組合落在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種集成電路裝置，其特征在于，包含一第一導(dǎo)電性的一半導(dǎo)體基材，其中該半導(dǎo)體基材包含一第一表面和相對于該第一表面的一第二表面；一穿透基材介層窗，由該半導(dǎo)體基材的該第一表面延伸至該第二表面；以及一第二導(dǎo)電性的一井區(qū)圍繞該穿透基材介層窗，該第二導(dǎo)電性相對于該第一導(dǎo)電性， 其中該井區(qū)由該半導(dǎo)體基材的該第一表面延伸至該第二表面。
2.根據(jù)權(quán)利要求1所述的集成電路裝置，其特征在于，還包含 一隔離層圍繞該穿透基材介層窗，其中該井區(qū)圍繞并接觸該隔離層。
3.根據(jù)權(quán)利要求1所述的集成電路裝置，其特征在于，該第一導(dǎo)電性是P型，該第二導(dǎo)電型是η型，且該井區(qū)是一 η井區(qū)，其中該集成電路裝置還包含一 P井區(qū)圍繞該穿透基材介層窗且被該η井區(qū)所圍繞，其中該P井區(qū)和該η井區(qū)形成一靜電放電電路的一二極管，且其中該P井區(qū)是連接至該靜電放電電路的一信號輸入墊， 而該η井區(qū)是連接至該靜電放電電路的一 VDD節(jié)點。
4.根據(jù)權(quán)利要求1所述的集成電路裝置，其特征在于，還包含該第一導(dǎo)電性的一重摻雜區(qū)位于該半導(dǎo)體基材中，其中介于該重摻雜區(qū)和該井區(qū)的一距離小于Iym;以及一電容耦合至該重摻雜區(qū)。
5.一種集成電路裝置，其特征在于，包含 一 P型半導(dǎo)體基材；一穿透基材介層窗位于該P型半導(dǎo)體基材； 一隔離層圍繞該穿透基材介層窗；以及一 η井區(qū)圍繞該隔離層，其中該η井區(qū)是介于且接觸該隔離層和該ρ型半導(dǎo)體基材。
6.根據(jù)權(quán)利要求5所述的集成電路裝置，其特征在于，該ρ型半導(dǎo)體基材包含一第一表面和相對于該第一表面的一第二表面，且其中該穿透基材介層窗、該隔離層與該η井區(qū)的每一者由該半導(dǎo)體基材的該第一表面延伸至該第二表面。
7.根據(jù)權(quán)利要求5所述的集成電路裝置，其特征在于，還包含一重摻雜的P型區(qū)位于該P型半導(dǎo)體基材中，其中介于該重摻雜的P型區(qū)和該η井區(qū)的一距離小于Iym;以及一電容耦合至該重摻雜的P型區(qū)。
8.一種集成電路裝置，其特征在于，包含 一 P型半導(dǎo)體基材；一穿透基材介層窗位于該P型半導(dǎo)體基材中； 一隔離層圍繞該穿透基材介層窗； 一P井區(qū)圍繞并接觸該隔離層；以及一 η井區(qū)圍繞該ρ井區(qū)，其中該η井區(qū)是介于并接觸該ρ井區(qū)和該ρ型半導(dǎo)體基材。
9.根據(jù)權(quán)利要求8所述的集成電路裝置，其特征在于，還包含一重摻雜的P型區(qū)位于該P型半導(dǎo)體基材中，其中介于該重摻雜的P型區(qū)和該η井區(qū)的一距離小于Iym;以及一電容器耦合至該重摻雜的P型區(qū)。
10. 一種形成集成電路裝置的方法，其特征在于，包含提供一第一導(dǎo)電性的一半導(dǎo)體基材，其中該半導(dǎo)體基材包含一第一表面和相對于該第一表面的一第二表面；蝕刻該半導(dǎo)體基材，以形成由該第一表面延伸至該半導(dǎo)體基材中的一開口 ； 植入一第一摻質(zhì)至暴露于該開口的該半導(dǎo)體基材的多個側(cè)壁部分，以形成一第一井區(qū)，其中該第一井區(qū)為相對于該第一導(dǎo)電性的一第二導(dǎo)電性；以及使用一導(dǎo)電性材料來填充該開口，以形成一穿透基材介層窗， 其中形成集成電路裝置的該方法，還包含植入一第二摻質(zhì)至該半導(dǎo)體基材的該些側(cè)壁部分中，以形成該第一導(dǎo)電性的一第二井區(qū)，且該第一井區(qū)圍繞并接觸該第二井區(qū)；以及在植入該第一摻質(zhì)的該步驟后和植入該第二摻質(zhì)的該步驟前，執(zhí)行一回火，以將該第一摻質(zhì)進一步擴散至該半導(dǎo)體基材中，其中植入該第二摻質(zhì)的該步驟包含多個傾斜植入。
全文摘要
本發(fā)明提供集成電路裝置及形成集成電路裝置的方法，所述裝置包含第一導(dǎo)電性的半導(dǎo)體基材，其中此半導(dǎo)體基材包含第一表面和相對于第一表面的第二表面。穿透基材介層窗由此半導(dǎo)體基材的第一表面延伸到第二表面。具有相對于第一導(dǎo)電性的第二導(dǎo)電性的一井區(qū)圍繞此穿透基材介層窗，且由半導(dǎo)體基材的第一表面延伸至第二表面。
文檔編號H01L29/92GK102403366SQ20111008230
公開日2012年4月4日 申請日期2011年3月30日 優(yōu)先權(quán)日2010年9月9日
發(fā)明者劉莎莉, 胡憲斌, 郭晉瑋, 顏孝璁 申請人:臺灣積體電路制造股份有限公司