專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于半導(dǎo)體裝置，且特別有關(guān)于具有定義氧化物(Oxide Define,以下簡(jiǎn)稱為0D)樣式的半導(dǎo)體裝置。
背景技術(shù)：
無(wú)線通信市場(chǎng)的快速增長(zhǎng)使得業(yè)界迫切需求尺寸更小、成本更低、且具有較高功能性與操作性的手持設(shè)備。電路設(shè)計(jì)的主要趨勢(shì)是將盡可能多的電路器件整合為集成電路 (integrated circuit)，從而降低每晶圓的成本。無(wú)源裝置(例如半導(dǎo)體晶圓中的電感)廣泛應(yīng)用于基于互補(bǔ)金屬氧化物半導(dǎo)體 (CMOS)的射頻(Radio Frequency，以下簡(jiǎn)稱為RF)電路，例如低噪聲放大器(low-noise amplifier), Β,^ΜΜ^· (voltage-controlled oscillator) VXR^J^-tXX^· (power amplifier)。電感是以磁場(chǎng)(magnetic field)形式存儲(chǔ)能量的無(wú)源電子器件，且電感總是阻礙流經(jīng)其中的電流量的任何改變。電感的最重要的特性是品質(zhì)因數(shù)(quality factor)Q, 品質(zhì)因數(shù)Q與RF或其它電路與系統(tǒng)的性能相關(guān)。集成電路的品質(zhì)因數(shù)Q的提高受到襯底自身的寄生(parasitic)損失的限制。上述寄生損失包括通過(guò)電感自身的金屬層的高電阻與襯底損失。因此，為達(dá)到較高的品質(zhì)因數(shù)，應(yīng)當(dāng)將電感的電阻與襯底損失保持在最小值。研究發(fā)現(xiàn)，傳統(tǒng)半導(dǎo)體芯片中，虛擬填充物(dummy feature)的存在對(duì)半導(dǎo)體芯片的電感的運(yùn)作造成不利影響。一般來(lái)說(shuō)，為阻止電感性能的下降，依據(jù)設(shè)計(jì)規(guī)則，虛擬填充物(例如，虛金屬樣式)禁止配置在電感形成區(qū)域內(nèi)。據(jù)觀察，非期望的壞趨勢(shì)(或性能惡化)發(fā)生在基于65納米(nm)技術(shù)點(diǎn)或低于65nm技術(shù)的接近于電感形成區(qū)域的有源裝置 (例如金屬氧化物半導(dǎo)體晶體管(M0S transistor))。因此，業(yè)界需要一種改進(jìn)的方法或改進(jìn)的半導(dǎo)體裝置設(shè)計(jì)，以消除接近電感形成區(qū)域的有源裝置帶來(lái)的負(fù)面效應(yīng)。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明特提供以下技術(shù)方案本發(fā)明的一種實(shí)施方式中提供一種半導(dǎo)體裝置，包括襯底、電感布線樣式、多個(gè)屏蔽樣式以及至少一個(gè)第一定義氧化物樣式。電感布線樣式位于襯底上方，其中電感布線樣式形成于電感形成區(qū)域。多個(gè)屏蔽樣式位于電感布線樣式與襯底之間且位于電感形成區(qū)域內(nèi)。至少一個(gè)第一定義氧化物樣式位于襯底內(nèi)或者電感布線樣式與襯底之間。通過(guò)上述布局或架構(gòu)，半導(dǎo)體裝置可消除接近電感形成區(qū)域的有源裝置帶來(lái)的負(fù)面效應(yīng)。


圖1是根據(jù)本發(fā)明的一種實(shí)施方式的范例半導(dǎo)體裝置的俯視圖。圖2是圖1沿著直線1-1’的剖面圖。圖3是根據(jù)本發(fā)明的另一種實(shí)施方式的范例半導(dǎo)體裝置的俯視圖。
4
圖4是圖3沿著直線1-1’的剖面圖。圖5是根據(jù)本發(fā)明的又一種實(shí)施方式的范例半導(dǎo)體裝置的俯視圖。圖6是根據(jù)本發(fā)明的又一種實(shí)施方式的范例半導(dǎo)體裝置的俯視圖。圖7是圖6沿著直線11-11’的剖面圖。圖8是根據(jù)本發(fā)明的又一種實(shí)施方式的范例半導(dǎo)體裝置的剖面圖。
具體實(shí)施例方式下文將結(jié)合附圖，對(duì)本發(fā)明的具體實(shí)施方式
做出詳細(xì)描述。本領(lǐng)域的技術(shù)人員可依此進(jìn)行實(shí)施，且在不脫離本發(fā)明的思想的前提下，可對(duì)下文描述的實(shí)施方式的結(jié)構(gòu)、邏輯與電路進(jìn)行改變而得到其它的實(shí)施方式。因此，以下描述的實(shí)施方式并非本發(fā)明的限制，本發(fā)明的范圍應(yīng)以權(quán)利要求書為準(zhǔn)。圖1是根據(jù)本發(fā)明的一種實(shí)施方式的范例半導(dǎo)體裝置1的俯視圖。半導(dǎo)體裝置 1包括襯底100、襯底100上的電感布線樣式10以及位于襯底100內(nèi)且位于電感布線樣式 10下方的至少一個(gè)OD虛擬填充物(Oxide Define dummyfeature) 102。在一些實(shí)施方式或應(yīng)用中，OD虛擬填充物被稱為擴(kuò)散虛擬填充物(diffusion dummy)。電感布線樣式10可具有多圈繞組(multi-turn winding) 0在其它實(shí)施方式中，電感布線樣式10可以是變壓器(transformer)的一部分。圖2是圖1沿著直線1_1’的剖面圖。應(yīng)可理解，盡管本實(shí)施方式的電感布線樣式10以八角形(octagonal shape)為例進(jìn)行描述，其也可以是其它合適的形狀，舉例來(lái)說(shuō)，螺旋形(spiral shape)、環(huán)形(circular shape)、矩形(rectangular shape)等。電感布線的形狀或樣式不作為本發(fā)明的限制。此外，本發(fā)明也可用于單端 (single-ended type)電感、差分(differential)電感、堆棧式(stacked)電感等。如圖1與圖2所示，在本實(shí)施方式中，電感布線樣式10的每一繞組12可具有縱向金屬棧(vertical metal stack)，縱向金屬棧包括多個(gè)層，依次為金屬層Mlri、通孔塞層 (via plug 1 ayer) Vlri、金屬層Mn、通孔塞層VnW及鋁層(aluminumlayer)。然而，也可使用任何合適的層來(lái)形成電感布線樣式10。通孔塞層Vlri將金屬層Mlri電連接至其上方的金屬層Mn，而通孔塞層Vn將金屬層Mn電連接至其上方的鋁層。根據(jù)本實(shí)施方式，電感布線樣式10 的繞組12不包括更低的金屬層M1 Mn_2以減小其至襯底100的寄生耦接。金屬層Mlri、通孔塞層Vlri與金屬層Mn可通過(guò)傳統(tǒng)的銅鑲嵌方法(copper damascene method)來(lái)形成，其中銅鑲嵌方法例如為單鑲嵌方法(single damascene method)或雙鑲嵌方法(dualdamascene method)。舉例來(lái)說(shuō)，金屬層Mlri可通過(guò)單鑲嵌方法來(lái)形成，而金屬層Mn與整個(gè)通孔塞層Vlri 可通過(guò)雙鑲嵌方法來(lái)形成。以及金屬層Mn與通孔塞層Vlri可以是一體(unitary)的。多個(gè)介電層(dielectric layer) 110 114可被提供于襯底100上。根據(jù)本實(shí)施方式，電感布線樣式10是以介電層110為基礎(chǔ)進(jìn)行制造，其中介電層110位于上方的介電層112與襯底100之間。舉例來(lái)說(shuō)，金屬層Mlri、通孔塞層Vlri、金屬層Mn與通孔塞層Vn可被嵌入到介電層112中。鋁層可形成于介電層114中。介電層110與112可包括氧化硅、氮化硅、炭化硅、氮氧化硅、低介電常數(shù)(k)或超低介電常數(shù)(ULK)材料；其中低介電常數(shù)或超低介電常數(shù)材料例如為有機(jī)材料(例如，芳香族熱固性有機(jī)材料(SiLK))或無(wú)機(jī)材料(例如，含氫硅酸鹽(Hydrogen Silsesquioxane，HSQ))。介電層114可包括氧化硅、氮化硅、炭化硅、氮氧化硅、聚酰亞胺(polyimide)或類似材料。
至少一個(gè)OD虛擬填充物102被置于襯底100內(nèi)。OD虛擬填充物102被置于電感形成區(qū)域101內(nèi)，其中電感形成區(qū)域101位于電感布線樣式10之下。在一種實(shí)施方式中， OD虛擬填充物102可被置于至少一個(gè)有源裝置(未畫出)附近，其中有源裝置(active device)例如位于半導(dǎo)體裝置1附近的MOS晶體管。在一種實(shí)施方式中，有源裝置與電感布線樣式10可位于不同層級(jí)(level)。在另一種實(shí)施方式，有源裝置的至少一部分以及電感布線樣式10的至少一部分可位于同一層級(jí)。電感布線樣式10下方的OD虛擬填充物102有助于減輕有源裝置的性能下降，其中OD虛擬填充物102可從有源裝置附近延續(xù)至電感形成區(qū)域101。根據(jù)本發(fā)明的本實(shí)施方式，OD虛擬填充物102占據(jù)電感布線樣式10下的預(yù)定區(qū)域的至少5%。在一種實(shí)施方式中，預(yù)定區(qū)域大約為100-250，000平方微米(μ m2)。然而， OD虛擬填充物102占據(jù)的面積的百分比設(shè)置取決于設(shè)計(jì)要求且沒(méi)有硬性規(guī)定。即使電感布線樣式10下方僅配置一個(gè)OD虛擬填充物102，也有助于減輕有源裝置的性能下降。在一種實(shí)施方式中，OD虛擬填充物102中不摻入雜質(zhì)(dopant)。即，可提供輕摻雜漏極(Lightly Doped Drain,以下簡(jiǎn)稱為L(zhǎng)DD)掩模(block mask)與源/漏(Source/Drain，以下簡(jiǎn)稱為 S/D)摻入掩模以分別在LDD摻入與S/D摻入期間覆蓋電感布線樣式10。然而，應(yīng)可理解， 在某些情形下，OD虛擬填充物102中可摻入雜質(zhì)(例如N型或P型雜質(zhì))。根據(jù)本發(fā)明的上述實(shí)施方式，在OD虛擬填充物102上不形成硅化物(silicide)。OD虛擬填充物102可被淺溝槽隔離(shallow trench isolation，以下簡(jiǎn)稱為STI)樣式104包圍，其中STI樣式 104位于電感布線樣式10下方的電感形成區(qū)域101之內(nèi)。圖3是根據(jù)本發(fā)明的另一種實(shí)施方式的范例半導(dǎo)體裝置Ia的俯視圖。半導(dǎo)體裝置Ia包括襯底100、襯底100上的電感布線樣式10、位于電感形成區(qū)域101之內(nèi)的至少一個(gè)第一 OD虛擬填充物102以及位于外圍區(qū)域(peripheral region) 201之內(nèi)的至少一個(gè)第二 OD虛擬填充物202，其中電感形成區(qū)域101位于襯底100內(nèi)且位于電感布線樣式10下方，以及外圍區(qū)域201位于襯底100內(nèi)且接近于電感形成區(qū)域101。在一些實(shí)施方式或應(yīng)用中，OD虛擬填充物被稱為擴(kuò)散虛擬填充物。電感布線樣式10可具有多圈繞組。在其它實(shí)施方式中，電感布線樣式10可以是變壓器的一部分。圖4是圖3沿著直線1-1’的剖面圖，其中相似的標(biāo)號(hào)表示相似的元件、層或區(qū)域。 如圖3與圖4所示，類似的，電感布線樣式10的每一繞組12可具有縱向金屬棧，縱向金屬棧包括多個(gè)層，依次為金屬層Mlri、通孔塞層Vlri、金屬層Mn、通孔塞層Vn以及鋁層。然而，也可使用任何合適的層來(lái)形成電感布線樣式10。通孔塞層Vlri將金屬層Mlri電連接至其上方的金屬層Mn，而通孔塞層Vn將金屬層Mn電連接至其上方的鋁層。根據(jù)本實(shí)施方式，電感布線樣式10的繞組12不包括更低的金屬層M1 Mn_2以減小其至襯底100的寄生耦接。金屬層Mlri、通孔塞層Vlri與金屬層Mn可通過(guò)傳統(tǒng)的銅鑲嵌方法來(lái)形成，其中銅鑲嵌方法例如為單鑲嵌方法或雙鑲嵌方法。舉例來(lái)說(shuō)，金屬層Mlri可通過(guò)單鑲嵌方法來(lái)形成，而金屬層Mn 與整個(gè)通孔塞層Vlri可通過(guò)雙鑲嵌方法來(lái)形成。以及金屬層Mn與通孔塞層Vlri可以是一體的。多個(gè)介電層110 114可被提供于襯底100上。根據(jù)本實(shí)施方式，電感布線樣式 10以介電層110為基礎(chǔ)進(jìn)行制造，其中介電層110位于上方的介電層112與襯底100之間。 舉例來(lái)說(shuō)，金屬層Mlri、通孔塞層Vlri、金屬層Mn與通孔塞層Vn可被嵌入到介電層112中。鋁層可形成于介電層114中。介電層110與112可包括氧化硅、氮化硅、炭化硅、氮氧化硅、低介電常數(shù)或超低介電常數(shù)材料；其中低介電常數(shù)或超低介電常數(shù)材料例如為有機(jī)材料(例如，芳香族熱固性有機(jī)材料)或無(wú)機(jī)材料(例如，含氫硅酸鹽)。介電層114可包括氧化硅、 氮化硅、炭化硅、氮氧化硅、聚酰亞胺或類似材料。至少一個(gè)OD虛擬填充物102位于襯底100內(nèi)且位于電感形成區(qū)域101之內(nèi)，其中電感形成區(qū)域101位于電感布線樣式10下方。根據(jù)本發(fā)明的本實(shí)施方式，OD虛擬填充物 102占據(jù)電感布線樣式10下方的預(yù)定區(qū)域的至少5%。在一種實(shí)施方式中，預(yù)定區(qū)域大約為100-250，000 μ m2。然而，OD虛擬填充物102占據(jù)的面積的百分比設(shè)置取決于設(shè)計(jì)要求且沒(méi)有硬性規(guī)定。即使電感布線樣式10下方僅配置一個(gè)OD虛擬填充物102，也有助于減輕有源裝置的性能下降。在一種實(shí)施方式中，OD虛擬填充物102中不摻入雜質(zhì)。S卩，可提供 LDD掩模與S/D摻入掩模以分別在LDD摻入與S/D摻入期間覆蓋電感布線樣式10。然而， 應(yīng)可理解，在某些情形下，OD虛擬填充物102中可摻入雜質(zhì)(例如N型或P型雜質(zhì))。根據(jù)本發(fā)明的本實(shí)施方式，OD虛擬填充物102上不形成硅化物。OD虛擬填充物102可被STI樣式104包圍，其中STI樣式104位于電感布線樣式10下方的電感形成區(qū)域101之內(nèi)。至少一個(gè)OD虛擬填充物202位于襯底100內(nèi)且位于外圍區(qū)域201之內(nèi)，其中外圍區(qū)域201接近于電感形成區(qū)域101。根據(jù)本發(fā)明的本實(shí)施方式，外圍區(qū)域201是環(huán)形 (annular)區(qū)域。然而，外圍區(qū)域201也可以是任何其它形狀。根據(jù)本發(fā)明的本實(shí)施方式， 舉例來(lái)說(shuō)，從電感形成區(qū)域101的邊沿起算，外圍區(qū)域201的寬度可在0到50微米(μ m)之間。根據(jù)本發(fā)明的本實(shí)施方式，有源裝置300可在距離外圍區(qū)域201d處形成。根據(jù)本發(fā)明的本實(shí)施方式，上述距離d小于20 μ m。然而，距離d的大小取決于設(shè)計(jì)要求且沒(méi)有硬性規(guī)定。在一種實(shí)施方式中，有源裝置300與電感布線樣式10可位于不同的層級(jí)。在另一種實(shí)施方式，有源裝置300的至少一部分以及電感布線樣式10的至少一部分可位于同一層級(jí)。 在一種實(shí)施方式中，OD虛擬填充物202中不摻入雜質(zhì)。即，可提供LDD掩模與S/D摻入掩模以分別在LDD摻入與S/D摻入期間覆蓋外圍區(qū)域201。然而，應(yīng)可理解，在某些情形下，OD 虛擬填充物202中可摻入雜質(zhì)(例如N型或P型雜質(zhì))。根據(jù)本發(fā)明的本實(shí)施方式，OD虛擬填充物202上不形成硅化物。OD虛擬填充物202可被STI樣式204包圍。STI樣式204 位于外圍區(qū)域201之內(nèi)。圖5是根據(jù)本發(fā)明的又一種實(shí)施方式的范例半導(dǎo)體裝置Ib的俯視圖。類似的，半導(dǎo)體裝置Ib包括襯底100與電感布線樣式10，其中電感布線樣式10位于襯底100上且位于電感形成區(qū)域101之內(nèi)。根據(jù)本發(fā)明的本實(shí)施方式，無(wú)OD虛擬填充物位于襯底100內(nèi)且位于電感形成區(qū)域101之內(nèi)。根據(jù)本發(fā)明的本實(shí)施方式，至少一個(gè)OD虛擬填充物202位于襯底100內(nèi)且位于外圍區(qū)域201之內(nèi)，其中外圍區(qū)域201接近于電感形成區(qū)域101。根據(jù)本發(fā)明的本實(shí)施方式，外圍區(qū)域201為環(huán)形區(qū)域。然而，外圍區(qū)域201也可以是其它形狀。根據(jù)本發(fā)明的本實(shí)施方式，舉例來(lái)說(shuō)，從電感形成區(qū)域101的邊沿起算，外圍區(qū)域201的寬度可在0到50 μ m之間。OD虛擬填充物202可被STI樣式204包圍。STI樣式204位于外圍區(qū)域201之內(nèi)。根據(jù)本發(fā)明的本實(shí)施方式，有源裝置300可在距離外圍區(qū)域201d處形成。根據(jù)本發(fā)明的本實(shí)施方式，上述距離d小于20 μ m。然而，距離d的大小取決于設(shè)計(jì)要求且沒(méi)有硬性規(guī)定。在一種實(shí)施方式中，有源裝置300與電感布線樣式10可位于不同的層級(jí)。在另一種實(shí)施方式中，有源裝置的至少一部分以及電感布線樣式10的至少一部分可位于同一層
7級(jí)。在一種實(shí)施方式中，OD虛擬填充物202中不摻入雜質(zhì)。即，可提供LDD掩模與S/D摻入掩模以分別在LDD摻入與S/D摻入期間覆蓋外圍區(qū)域201。然而，應(yīng)可理解，在某些情形下，OD虛擬填充物202中可摻入雜質(zhì)(例如N型或P型雜質(zhì))。根據(jù)本發(fā)明的本實(shí)施方式， OD虛擬填充物202上不形成硅化物。圖6是根據(jù)本發(fā)明的又一種實(shí)施方式的范例半導(dǎo)體裝置Ic的俯視圖。圖7是圖6沿著直線11-11’的剖面圖，其中相似的標(biāo)號(hào)表示相似的元件、層或區(qū)域。如圖6與圖 7所示，半導(dǎo)體裝置Ic包括襯底100與電感布線樣式10，其中電感布線樣式10位于襯底 100的上方且位于電感形成區(qū)域101內(nèi)。根據(jù)本發(fā)明的本實(shí)施方式，屏蔽樣式(shielding pattern) 302位于電感形成區(qū)域101之內(nèi)且位于電感布線樣式10之下方。屏蔽樣式302 也可位于電感形成區(qū)域101之外或者位于電感形成區(qū)域101的內(nèi)外兩側(cè)。屏蔽樣式302 可作為電感布線樣式10與襯底100之間的樣式接地屏蔽(patterned ground shield, PGS)，屏蔽樣式302可減小襯底電容量。屏蔽樣式302可被接地，從而防止由于襯底100 的高頻損失帶來(lái)的電感布線樣式10的性能下降。應(yīng)可了解，具有樣式的屏蔽消除了渦流 (eddycurrent)。根據(jù)本發(fā)明的本實(shí)施方式，屏蔽樣式302可以是線形、L形、矩形或不規(guī)則形狀(irregular-shape)，且并不限于上述形狀。屏蔽樣式302可由導(dǎo)體材料，例如多晶硅 (polysilicon)或金屬組成。根據(jù)本發(fā)明的本實(shí)施方式，屏蔽樣式302可位于STI樣式104 上或其上方。雖然圖7所示的屏蔽樣式302位于STI樣式104上，然而，屏蔽樣式302也可以位于STI樣式104上方且屏蔽樣式302與STI樣式104之間有其它的層或材料，例如氧化物層。根據(jù)本發(fā)明的本實(shí)施方式，至少一個(gè)OD樣式602位于襯底100內(nèi)或者位于電感布線樣式10與襯底100之間。盡管圖7所示的OD樣式602位于比屏蔽樣式302低的層級(jí)， 但是OD樣式602與屏蔽樣式302可位于相同的層級(jí)或不同的層級(jí)。OD樣式602可位于多個(gè)屏蔽樣式302之間。OD樣式602可以是虛擬填充物或者某一裝置的一部分。根據(jù)本發(fā)明的本實(shí)施方式，屏蔽樣式302與OD樣式602不重疊。然而，如圖8所示，應(yīng)可理解，在某些情形下，屏蔽樣式302可與OD樣式602有部分重疊，或者屏蔽樣式302可完全覆蓋OD樣式 602，其中圖8是根據(jù)本發(fā)明的又一種實(shí)施方式的范例半導(dǎo)體裝置的剖面圖。根據(jù)本發(fā)明的圖7所示的實(shí)施方式，至少一個(gè)OD樣式702可位于襯底100內(nèi)且位于外圍區(qū)域201之內(nèi)，或者是至少一個(gè)OD樣式702位于電感布線樣式10與襯底100之間且位于外圍區(qū)域201之內(nèi)，其中外圍區(qū)域201接近于電感形成區(qū)域101。盡管圖7所示的 OD樣式702位于低于屏蔽樣式302的層級(jí)，然而，OD樣式702與屏蔽樣式302也可位于相同的層級(jí)或者不同的層級(jí)，這并非本發(fā)明的限制。根據(jù)本發(fā)明的本實(shí)施方式，外圍區(qū)域201 是環(huán)形區(qū)域。然而，外圍區(qū)域201也可以是任何其它形狀。根據(jù)本發(fā)明的本實(shí)施方式，舉例來(lái)說(shuō)，從電感形成區(qū)域101的邊沿起算，外圍區(qū)域201的寬度可在0到50 μ m之間。OD虛擬填充物702可被STI樣式204包圍。STI樣式204位于外圍區(qū)域201之內(nèi)。有源裝置300 可在距離外圍區(qū)域201d處形成。根據(jù)本發(fā)明的本實(shí)施方式，上述距離d小于20μπι。根據(jù)本發(fā)明的一種實(shí)施方式，OD樣式602接近于有源裝置300，且有源裝置300位于半導(dǎo)體裝置 Ic附近。屏蔽樣式302與有源裝置300的柵極可由相同的層構(gòu)成，例如由多晶硅層構(gòu)成。如圖7所示，類似的，電感布線樣式10的每一繞組12可具有縱向金屬棧，縱向金屬棧包括多個(gè)層，依次為金屬層Mlri、通孔塞層Vlri、金屬層Mn、通孔塞層Vn以及鋁層。然而， 也可使用任何合適的層來(lái)形成電感布線樣式10。通孔塞層Vlri將金屬層Mlri電連接至其上方的金屬層Mn，而通孔塞層VJf金屬層Mn電連接至其上方的鋁層。根據(jù)本實(shí)施方式，電感布線樣式10的繞組12不包括更低的金屬層M1 Mn_2以減小其至襯底100的寄生耦接。金屬層Mlri、通孔塞層Vlri與金屬層Mn可通過(guò)傳統(tǒng)的銅鑲嵌方法來(lái)形成，其中銅鑲嵌方法例如為單鑲嵌方法或雙鑲嵌方法。舉例來(lái)說(shuō)，金屬層Mlri可通過(guò)單鑲嵌方法來(lái)形成，而金屬層Mn 與整個(gè)(integral)通孔塞層Vlri可通過(guò)雙鑲嵌方法來(lái)形成。以及金屬層Mn與通孔塞層Vlri 可以是一體的。多個(gè)介電層110 114可被提供于襯底100上。根據(jù)本實(shí)施方式，電感布線樣式 10以介電層110為基礎(chǔ)進(jìn)行制造，其中介電層110位于上方的介電層112與襯底100之間。 舉例來(lái)說(shuō)，金屬層Mlri、通孔塞層Vlri、金屬層Mn與通孔塞層Vn可被嵌入到介電層112中。鋁層可形成于介電層114中。介電層110與112可包括氧化硅、氮化硅、炭化硅、氮氧化硅、低介電常數(shù)或超低介電常數(shù)材料；其中低介電常數(shù)或超低介電常數(shù)材料例如為有機(jī)材料(例如，芳香族熱固性有機(jī)材料)或無(wú)機(jī)材料(例如，含氫硅酸鹽)。介電層114可包括氧化硅、 氮化硅、炭化硅、氮氧化硅、聚酰亞胺或類似材料。根據(jù)本發(fā)明的本實(shí)施方式，OD虛擬填充物602占據(jù)電感布線樣式10下的預(yù)定區(qū)域的至少5%。在一種實(shí)施方式中，預(yù)定區(qū)域大約為100-250，000 μ m2。然而，OD虛擬填充物602占據(jù)的面積的百分比設(shè)置取決于設(shè)計(jì)要求且沒(méi)有硬性規(guī)定。即使電感布線樣式10 下方僅配置一個(gè)OD虛擬填充物602，也有助于減輕有源裝置的性能下降。在一種實(shí)施方式中，OD虛擬填充物602中不摻入雜質(zhì)。即，可提供LDD掩模與S/D摻入掩模以分別在LDD摻入與S/D摻入期間覆蓋電感布線樣式10。然而，應(yīng)理解，在某些情形下，OD虛擬填充物602 中可摻入雜質(zhì)(例如N型或P型雜質(zhì))。根據(jù)本發(fā)明的本實(shí)施方式，OD虛擬填充物602上不形成硅化物。OD虛擬填充物602可被STI樣式104包圍，其中STI樣式104位于電感布線樣式10下方的電感形成區(qū)域101之內(nèi)。類似的，在一種實(shí)施方式中，OD虛擬填充物702 中不摻入雜質(zhì)。即，可提供LDD掩模與S/D摻入掩模以分別在LDD摻入與S/D摻入期間覆蓋外圍區(qū)域201。然而，應(yīng)可理解，在某些情形下，OD虛擬填充物702中可摻入雜質(zhì)(例如 N型或P型雜質(zhì))。根據(jù)本發(fā)明的本實(shí)施方式，OD虛擬填充物702上不形成硅化物。OD樣式702可被STI樣式204包圍，其中STI樣式204位于外圍區(qū)域201之內(nèi)。盡管本發(fā)明以上述較佳實(shí)施方式為例進(jìn)行描述，應(yīng)可理解，本發(fā)明并不僅限于此。 凡是本領(lǐng)域的技術(shù)人員根據(jù)本發(fā)明的思想所做的等效變化與修改，均應(yīng)涵蓋在權(quán)利要求書的范圍內(nèi)。本發(fā)明的范圍應(yīng)以權(quán)利要求書為準(zhǔn)。
9
權(quán)利要求
1.一種半導(dǎo)體裝置，包括 襯底；電感布線樣式，位于該襯底上方，其中該電感布線樣式形成于電感形成區(qū)域； 多個(gè)屏蔽樣式，位于該電感布線樣式與該襯底之間且位于該電感形成區(qū)域內(nèi)；以及至少一個(gè)第一定義氧化物樣式，位于該襯底內(nèi)或者位于該電感布線樣式與該襯底之間。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，該半導(dǎo)體裝置更包括位于該電感布線樣式之下的淺溝槽隔離樣式。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，該淺溝槽隔離樣式環(huán)繞該定義氧化物樣式。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，該多個(gè)屏蔽樣式位于該淺溝槽隔離樣式上或該淺溝槽隔離樣式上方。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，該多個(gè)屏蔽樣式不與該定義氧化物樣式重疊。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，該定義氧化物樣式中不摻入雜質(zhì)。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，該定義氧化物樣式中摻入N型雜質(zhì)或P型雜質(zhì)。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，該定義氧化物樣式上不形成硅化物。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，該襯底與該電感布線樣式之間具有介電層。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，該定義氧化物樣式位于該襯底內(nèi)或該電感布線樣式與該襯底之間且位于該電感形成區(qū)域之內(nèi)，以及其中外圍區(qū)域接近于該電感形成區(qū)域。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其特征在于，從該電感形成區(qū)域的邊沿起算， 該外圍區(qū)域的寬度范圍在0到50微米之間。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其特征在于，該半導(dǎo)體裝置更包括至少一個(gè)第二定義氧化物樣式，位于該襯底內(nèi)或該電感布線樣式與該襯底之間且位于該外圍區(qū)域之內(nèi)。
13.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其特征在于，在距離該外圍區(qū)域小于20微米處形成多個(gè)有源裝置。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，該多個(gè)屏蔽樣式是作為樣式接地屏蔽。
15.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，該多個(gè)屏蔽樣式是多個(gè)導(dǎo)體屏蔽樣式。
16.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，該多個(gè)屏蔽樣式是多個(gè)多晶硅屏蔽樣式或多個(gè)金屬屏蔽樣式。
17.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，該第一定義氧化物樣式接近于有源裝置，該有源裝置位于該半導(dǎo)體裝置附近。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于，該多個(gè)屏蔽樣式與該有源裝置的柵極由相同的層級(jí)構(gòu)成。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置，包括襯底、電感布線樣式、多個(gè)屏蔽樣式以及至少一個(gè)第一定義氧化物樣式。電感布線樣式位于襯底上方，其中電感布線樣式形成于電感形成區(qū)域。多個(gè)屏蔽樣式位于電感布線樣式與襯底之間且位于電感形成區(qū)域內(nèi)。至少一個(gè)第一定義氧化物樣式位于襯底內(nèi)或者電感布線樣式與襯底之間。通過(guò)上述布局或架構(gòu)，半導(dǎo)體裝置可消除接近電感形成區(qū)域的有源裝置帶來(lái)的負(fù)面效應(yīng)。
文檔編號(hào)H01L23/64GK102214640SQ20111008317
公開日2011年10月12日 申請(qǐng)日期2011年4月2日 優(yōu)先權(quán)日2010年4月8日
發(fā)明者奧古斯托馬奎斯, 李東興, 李文昶, 詹歸娣 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司