專利名稱：具有金屬柵極的半導體元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有 金屬柵極(metal gate)的半導體元件的制作方法。
背景技術(shù)：
在已知半導體產(chǎn)業(yè)中，多晶硅廣泛地應用于半導體元件如金屬氧化物半導體(metal-oxide-semiconductor, M0S)晶體管中，作為標準的柵極材料選擇。然而，隨著MOS晶體管尺寸持續(xù)地微縮，傳統(tǒng)多晶娃柵極因硼穿透(boron penetration)效應導致元件效能降低，及其難以避免的耗層效應(depletion effect)等問題,使得等效的柵極介電層厚度增加、柵極電容值下降，進而導致元件驅(qū)動能力的衰退等困境。因此，半導體業(yè)界更嘗以新的柵極材料，例如利用功函數(shù)(work function)金屬來取代傳統(tǒng)的多晶娃柵極,用以作為匹配高介電常數(shù)(High-K)柵極介電層的控制電極。而在互補式金屬氧化物半導體(complementarymetal-oxidesemiconductor,CMOS)元件中，雙功函數(shù)金屬柵極一方面需與N型金屬氧化物半導體(NMOS)元件搭配，另一方面則需與P型金屬氧化物半導體(PMOS)元件搭配，因此使得相關(guān)元件的整合技術(shù)以及工藝控制更形復雜，且各材料的厚度與成分控制要求亦更形嚴苛。雙功函數(shù)金屬柵極的制作方法可概分為前柵極(gate first)工藝及后柵極(gate last)工藝兩大類。其中前柵極工藝會在形成金屬柵極后進行源極/漏極超淺結(jié)活化回火以及形成金屬硅化物等高熱預算工藝，因此使得材料的選擇與調(diào)整面對較多的挑戰(zhàn)。為避免上述高熱預算環(huán)境并獲得較寬的材料選擇，業(yè)界提出以后柵極工藝取代前柵極工藝的方法。而已知后柵極工藝中，是先形成犧牲柵極(sacrifice gate)或取代柵極(replacement gate)，并在完成一般MOS晶體管的制作后，將犧牲/取代柵極移除而形成柵極凹槽(gate trench)，再依電性需求于柵極凹槽內(nèi)填入不同的金屬。但由于后柵極工藝相當復雜，需要多道工藝才能完成，因此目前廠商皆致力精簡化形成金屬柵極的工藝。

發(fā)明內(nèi)容
本發(fā)明于是提供一種制作具有金屬柵極的半導體元件的方法，可得到優(yōu)選的工藝
可靠度。根據(jù)優(yōu)選實施例，本發(fā)明提供了一種制作具有金屬柵極的半導體元件的方法。此方法首先提供基底?；装ǖ谝粚щ娦途w管、第二導電型晶體管，其中第一導電型晶體管包括第一犧牲柵極，第二導電型晶體管包括第二犧牲柵極。接著移除第一導電型晶體管的第一犧牲柵極以形成第一溝槽，并于第一溝槽內(nèi)形成第一金屬層。移除第二導電型晶體管的第二犧牲柵極以形成第二溝槽，并于第一溝槽內(nèi)以及第二溝槽內(nèi)形成第二金屬層。最后于第二金屬層上形成第三金屬層，使得第三金屬層填入第一溝槽以及第二溝槽中。本發(fā)明所提供的方法，是先在第一溝槽或者第二溝槽中分別形成P型功函數(shù)金屬層以及N型功函數(shù)金屬層，最后再以低電阻的金屬層同時填滿第一溝槽以及第二溝槽，故可以避免已知技術(shù)金屬層(通常是鋁)填洞能力不佳的問題，且本發(fā)明亦只需要一次的金屬平坦化步驟，故可有效提高工藝的良率。


圖I至圖12所繪示為本發(fā)明第一實施例中制作具有金屬柵極的半導體元件的方法的示意圖。圖13至圖19所繪示為本發(fā)明第二實施例中制作具有金屬柵極的半導體元件的方法的示意圖。附圖標記說明300 基底406第一犧牲柵極302 淺溝槽隔離408第一蓋層306 接觸洞蝕刻停止層410第一間隙壁 308 層內(nèi)介電層412第一輕摻雜漏極312 掩模層414第一源極/漏極314 輔助層416第一溝槽316 第一圖案化光致抗蝕劑層418第一金屬柵極317 第二圖案化光致抗蝕劑層500第二有源區(qū)域318 P型功函數(shù)金屬層502第二導電型晶體管319 第一圖案化光致抗蝕劑層504第二柵極介電層320 第三圖案化光致抗蝕劑層506第二犧牲柵極321 第三圖案化光致抗蝕劑層508第二蓋層322 N型功函數(shù)金屬層510第二間隙壁324 阻障層512第二輕摻雜漏極326 金屬層514第二源極/漏極400 第一有源區(qū)域516第二溝槽402 第一導電型晶體管518第二金屬柵極404 第一柵極介電層
具體實施例方式為使本領(lǐng)域的一般技術(shù)人員能更進一步了解本發(fā)明，下文特列舉本發(fā)明的數(shù)個優(yōu)選實施例，并配合附圖，詳細說明本發(fā)明的構(gòu)成內(nèi)容及所欲達成的功效。請參考圖I至圖12，所繪示為本發(fā)明第一實施例中制作具有金屬柵極的半導體元件的方法的示意圖。首先，提供基底300，例如是硅基底、含硅基底或絕緣體上硅(silicon-on-insulator, SOI)基底等?；?00上具有多個淺溝槽隔離(shallow trenchisolation, STI) 302，淺溝槽隔離302可具有適當?shù)膽ΑＭㄟ^淺溝槽隔離302所包圍的區(qū)域，可定義出彼此電性絕緣的第一有源區(qū)域400以及第二有源區(qū)域500。接著分別于第一有源區(qū)域400與第二有源區(qū)域500的基底300上形成第一導電型晶體管402與第二導電型晶體管502。在本實施例中，第一導電型晶體管402為P型晶體管，而第二導電型晶體管502則為N型晶體管。如圖I所不,第一導電型晶體管402包括第一柵極介電層404、第一犧牲柵極406、第一蓋層408、第一間隙壁410、第一輕摻雜漏極(light doped drain, LDD)412以及第一源極/漏極414。于本發(fā)明優(yōu)選實施例中，第一柵極介電層404可為二氧化硅層，亦可為高介電常數(shù)(high-K)柵極介電層。高介電常數(shù)柵極介電層的材料例如為氮化硅(SiN)、氮氧化硅(SiON)或者金屬氧化物所組成的群組，其中金屬氧化物可以是稀土金屬氧化物層，例如是包括氧化鉿(hafnium oxide,HfO2)、娃酸鉿氧化合物(hafnium silicon oxide,HfSiO4)、娃酸給氮氧化合物(hafnium silicon oxynitride, HfSiON)、氧化招(aluminumoxide, Al2O3)、氧化鑭(lanthanum oxide, La2O3)、招酸鑭(lanthanum aluminum oxide,LaA 10)、氧化組(tantalum oxide, Ta2O5)、氧化錯(zirconium oxide, ZrO2)、娃酸錯氧化合物(zirconium silicon oxide,ZrSiO4)、錯酸給(hafnium zirconium oxide,HfZrO)、銀秘組氧化物(strontium bismuth tantalate, SrBi2Ta2O9, SBT)、錯欽酸鉛(lead zirconatetitanate, PbZrxTi1^O3, PZT)或欽酸鋇銀(barium strontium titanate, BaxSr1^TiO3, BST)等。第一柵極介電層404亦可為復合層，包括上述的任意組合，優(yōu)選地由下而上包括二氧化硅層及高介電常數(shù)柵極介電層。第一犧牲柵極406則例如是多晶硅柵極，但也可以是由多晶娃層、非晶娃(amorphous Si)或者鍺層所組合的復合柵極,或者,在其他實施例中,第一犧牲柵極406會具有傾斜側(cè)壁，而具有“上大下小”的形狀。在第一犧牲柵極406與第一柵極介電層404之間可選擇性地增加匹配層或后續(xù)工藝用的蝕刻停止層，例如包括氮化硅層或金屬氮化物層如氮化鈦或氮化鉭。第一蓋層408則是選擇性膜層，例如是氮化硅層或氧化層或此兩者的復合層。第一間隙壁410可為復合膜層的結(jié)構(gòu)，其可包括高溫氧化硅層(hightemperature oxide, HT0)、氮化娃、氧化娃或使用六氯二娃燒(hexachlorodisilane,Si2Cl6)形成的氮化硅(HCD-SiN)。于實施例中，第一間隙壁410亦可部分或完全被移除，使得接觸洞蝕刻停止層(contact etch stop layer, CESL) 306對于第一導電型晶體管402以及第二導電型晶體管502能具有優(yōu)選應力。第一輕摻雜漏極412以及第一源極/漏極414則以適當濃度的摻質(zhì)加以形成。第二導電型晶體管502包括第二柵極介電層504、第二犧牲柵極506、第二蓋層508、第二間隙壁510、第二輕摻雜漏極512以及第二源極/漏極514。第二導電型晶體管502中各元件的實施方式大致與第一導電型晶體管402相同，在此不加以贅述。此外，雖然圖I中未明白繪出，但第一導電型晶體管402與第二導電型晶體管502仍可包括其他半導體結(jié)構(gòu)，例如金屬娃化物層(salicide)、以選擇性外延成長(selective epitaxial growth,SEG)而形成具有六面體(hexagon,又叫sigma Σ )或八面體(octangon)截面形狀的源極/漏極或是其他保護層。在形成了第一導電型晶體管402與第二導電型晶體管502后，在基底300上依序形成接觸洞蝕刻停止層(contact etch stop layer, CESL) 306與內(nèi)層介電層(inter-layer dielectric, ILD) 308,覆蓋在第一導電型晶體管402與第二導電型晶體管502上。于實施例中，接觸洞蝕刻停止層306具有應力(stress)，以作為選擇性應力系統(tǒng)(selective strain scheme, SSS);接觸洞蝕刻停止層306可為單一層或復合層,在第一導電型晶體管402上施加壓縮應力而在第二導電型晶體管502上施加伸張應力。如圖2所示,接著進行平坦化工藝,例如化學機械平坦化(chemical mechanicalpolish, CMP)工藝或者回蝕刻工藝或兩者的組合，以依序移除部分的內(nèi)層介電層308、部分的接觸洞蝕刻停止層306、部分的第一間隙壁410、部分的第二間隙壁510，并完全移除第一蓋層408、第二蓋層508，直到暴露出第一犧牲柵極406與第二犧牲柵極506的頂面。、
如圖3所示，接著于基底300上全面形成掩模層312以及選擇性的輔助層314。于本發(fā)明優(yōu)選實施例中，掩模層312優(yōu)選為氮化鈦(TiN)層，而輔助層314優(yōu)選為氧化硅(SiO2)層。輔助層314可提供后續(xù)圖案化的光致抗蝕劑層316優(yōu)選的附著力。于實施例中，掩模層312的厚度大體上為50至150埃(angstrom)，優(yōu)選地為100埃，而輔助層314的厚度大體上為O至50埃，優(yōu)選地為20埃，但不以上述為限。接著，在基底300上形成第一圖案化光致抗蝕劑層316，其覆蓋至少第二有源區(qū)域500。接著，利用第一圖案化光致 抗蝕劑層316為掩模，以移除未被第一圖案化光致抗蝕劑層316覆蓋的掩模層312、輔助層314以及第一犧牲柵極406。上述步驟是先將第一圖案化光致抗蝕劑層316的圖形轉(zhuǎn)印至掩模層312后，再以掩模層312為掩模來移除第一犧牲柵極406。然而,第一犧牲柵極406的材料例如為多晶娃,而使用掩模層312為掩模來移除下方的多晶硅材料時，濕蝕刻雖有優(yōu)選蝕刻選擇比，能完美地停止在第一柵極介電層404上，但會有嚴重的側(cè)向蝕刻(under cut)問題，這樣的問題在形成其他半導體結(jié)構(gòu)，例如靜態(tài)隨機存取存儲器(SRAM)中具有連通P型晶體管與N型晶體管的柵極界面的半導體裝置時，更容易會發(fā)生。相反地，干蝕刻較無側(cè)向蝕刻，但無法停止在第一柵極介電層404上，而有過蝕刻問題，因此，實施例是先以干蝕刻移除大部分第一犧牲柵極406后，再以濕蝕刻移除最后的第一犧牲柵極406，而停止在第一柵極介電層404上。本發(fā)明的另一實施例在移除多晶硅的第一犧牲柵極406時，提供了如下文的步驟。請參考圖4a至圖7b，其中圖4b與圖7b所代表的是具有P型晶體管以及N型晶體管柵極界面的半導體結(jié)構(gòu)，可分別對應于圖4a與圖7a的橫剖面圖，而剖面對應于第二犧牲柵極506的位置。圖4b與圖7b的虛線I即代表了由多晶硅所組成的界面位置，虛線I的右側(cè)代表P型半導體，左側(cè)代表N型半導體。如圖4a與圖4b所示，首先進行干蝕刻工藝以移除未被第一圖案化光致抗蝕劑層316覆蓋的掩模層312以及輔助層314，以及部分的第一犧牲柵極406。接著如圖5所示，對第一圖案化光致抗蝕劑316進行修整步驟(trimmed)，例如使用氧氣(O2)、臭氧(O3)、四氟化碳(CF4)或溴化氫(HBr)等的等離子體氣體以對第一圖案化光致抗蝕劑層316的側(cè)壁進行修整，而稍微減少第一圖案化光致抗蝕劑層316的寬度，使得第一圖案化光致抗蝕劑層316大體上均勻地向內(nèi)縮小，而形成了第二圖案化光致抗蝕劑層317。如圖4b所示，第一圖案化光致抗蝕劑層316原先較靠近第一犧牲柵極406的一側(cè)，而進行光致抗蝕劑修整步驟后，第一光致抗蝕劑層316會靠近第二犧牲柵極506的一側(cè)而形成了第二圖案化光致抗蝕劑層317?？梢岳斫獾氖?，若以俯視圖的角度來看，第二圖案化光致抗蝕劑層317的覆蓋面積會小于第一圖案化光致抗蝕劑層316的覆蓋面積。接著如圖6所示，以第二圖案化光致抗蝕劑層317為掩模，移除未被第二圖案化光致抗蝕劑層317覆蓋的掩模層312以及輔助層314。最后，如圖7a以及圖7b所示，移除第二圖案化光致抗蝕劑層317以及輔助層314后，進行濕蝕刻步驟以徹底移除第一犧牲柵極406。如圖7a所示，移除第一犧牲柵極406后，會在第一導電型晶體管402中形成第一溝槽(trench) 416，第二導電型晶體管502的第二犧牲柵極506由于被掩模層312覆蓋，因此并不會被移除；而如圖7b所示，經(jīng)蝕刻后的多晶硅側(cè)壁可以較準確地位于虛線I處，且不會有側(cè)向蝕刻的問題。于本發(fā)明的實施例中，移除了第一犧牲柵極406后，還可以進行退火(anneal)步驟。由于在形成進行如圖2的平坦化工藝時，會移除部分的接觸洞蝕刻停止層306，進而破壞了接觸洞蝕刻停止層306原先應有的應力。因此，在移除了第一犧牲柵極406后，本發(fā)明還進行了退火步驟以回復接觸洞蝕刻停止層306的應力狀態(tài)。于本發(fā)明優(yōu)選實施例中，退火步驟例如是以快速升溫退火設(shè)備或激光退火設(shè)備進行500至700度的加熱，或者在300度至450度的環(huán)境下照射紫外光(UV)。此外，在移除了第一犧牲柵極406后，還可搭配保護第一溝槽416的下部的光致抗蝕劑(圖未示)進行干蝕刻步驟或濕蝕刻步驟以移除位于第一溝槽416上部處的第一間隙壁410，例如移除位于區(qū)域A中的第一間隙壁410，以加大第一溝槽416的上開口大小。接著如圖8所示，在基底300上全面形成P型功函數(shù)金屬層318。P型功函數(shù)金屬層318會沿著第一溝槽416的表面共形形成,但并不完全填滿第一溝槽416。于本實施例中，P型功函數(shù)金屬層318為滿足P型晶體管所需功函數(shù)要求的金屬，例如是鎳(Ni)、鈀(Pd)、鉬(Pt)、鈹(Be)、銥(Ir)、碲(Te)、錸(Re)、釕(Ru)、銠(Rh)、鎢(W)、· (Mo);鶴、釕、鑰、鉭(Ta)、鈦(Ti)的氮化物；鎢、鉭、鈦的碳化物；或者氮化鈦鋁(TiAlN)、氮化鉭鋁(TaAlN)JS不以上述為限；P型功函數(shù)金屬與掩模層312可使用相同材料或不同材料，但優(yōu)選地P型功函數(shù)金屬與掩模層312對于同一種蝕刻劑可具有接近的蝕刻率，最佳的P型功函數(shù)金屬與 掩模層312為同一種材料。接著如圖9所示，在基底300上形成第三圖案化光致抗蝕劑層320，其至少覆蓋于第一有源區(qū)域400。接著，如圖10所示，以第三圖案化光致抗蝕劑層320為掩模，移除未被第三圖案化光致抗蝕劑層320覆蓋的P型功函數(shù)金屬層318以及掩模層312，并暴露出第二犧牲柵極506。最后，去除第三圖案化光致抗蝕劑層320。當然，此處利用第三圖案化光致抗蝕劑層320進行蝕刻步驟時，亦可包括前文所述的修整步驟。接著如圖11所示，進行干蝕刻工藝及/或濕蝕刻工藝以移除第二犧牲柵極506，而在第二導電型晶體管502中形成了第二溝槽516。同樣的，在移除了第二犧牲柵極506后，可進行退火工藝以回復接觸洞蝕刻停止層306的應力。同樣的，在移除了第二犧牲柵極506后，亦可選擇性地搭配保護第二溝槽(trench) 516的下部的光致抗蝕劑(圖未示)進行干蝕刻步驟或濕蝕刻步驟以移除位于第二溝槽(trench) 516上部處的第二間隙壁510，擴大第二溝槽516上部的開口大小。接著，在基底300上全面共形地形成N型功函數(shù)金屬層322。N型功函數(shù)金屬層322會共形地沿第二溝槽516的表面以及第一溝槽416中P型功函數(shù)金屬層318的表面形成，但并不完全填滿第二溝槽516以及第一溝槽416。于本發(fā)明優(yōu)選實施例中，N型功函數(shù)金屬層322為滿足N型晶體管所需功函數(shù)要求的金屬，例如是鋁化欽(titanium aluminides，TiAl)、招化錯(aluminum zirconium, ZrAl)、招化鶴(aluminumtungsten, WAl)、招化組(aluminum tantalum, TaAl)或招化給(aluminum hafnium, HfAl),但不以上述為限。接著，為了避免N型功函數(shù)金屬層322被后續(xù)填入的金屬層326侵入(spike)而影響其功能，本實施例還可以選擇性的在N型功函數(shù)金屬層322以及金屬層326之間形成阻障層324。于本發(fā)明優(yōu)選實施例中，阻障層324為金屬層，例如是氮化鈦(TiN)層。最后，在基底300上全面形成低電阻的金屬層326。金屬層326會形成于N型功函數(shù)金屬層322上(如有阻障層324，則是形成在阻障層324上)，并填滿第二溝槽516以及第一溝槽416。于本發(fā)明優(yōu)選實施例中，金屬層326包括鋁(Al)、鈦(Ti)、鉭(Ta)、鎢(W)、鈮(Nb)、鑰(Mo)、銅(Cu)、氮化鈦(TiN)、碳化鈦(TiC)、氮化鉭(TaN)、鈦鎢(Ti/W)或鈦與氮化鈦(Ti/TiN)等復合金屬層料，但不以此為限。最后，如圖12所示，進行平坦化工藝以同時移除第一溝槽416以及第二溝槽516以外的P型功函數(shù)金屬層318、N型功函數(shù)金屬層322以及金屬層326。如此一來，位于第一溝槽416內(nèi)的P型功函數(shù)金屬318、N型功函數(shù)金屬322、(阻障層324)以及金屬層326會形成第一導電型晶體管402 (P型晶體管)中的第一金屬柵極418，且其功函數(shù)大致上介于
4.8eV與5. 2eV之間；而位于第二溝槽518內(nèi)的N型功函數(shù)金屬層322、(阻障層324)以及金屬層326會形成第二導電型晶體管502 (N型晶體管)中的第二金屬柵極518，且其功函數(shù)大致上介于3. 9eV與4. 3eV之間。于本發(fā)明另一實施例中，可調(diào)整P型功函數(shù)金屬層318以及N型功函數(shù)金屬層322的厚度，使其發(fā)揮優(yōu)選的功函數(shù)功能。在完成了第一金屬柵極418以及第二金屬柵極518之后，后續(xù)還可進行接觸插拴(contact plug)的制作,例如形成具有應力的接觸插栓?；蛘撸诮佑|插栓形成前，還可以先完全移除內(nèi)層介電層306以及接觸洞蝕刻停止層308，接著于基底300上再次形成至少另一接觸洞蝕刻停止層(圖未示)，并且通過施加紫外線或者熱能的步驟，以使新的接觸洞蝕刻停止層產(chǎn)生應力，以分別提升第一導電型晶體管402與第二導電型晶體管502的效能。接著再次形成另一內(nèi)層介電層(圖未示)，并于其中形成接觸插拴，此接觸插拴亦可具有適當?shù)膽Α?值得注意的是，前述實施方式是先形成高介電常數(shù)的柵極介電層為例(即high-Kfirst工藝)，而本領(lǐng)域的一般技術(shù)人員應當了解，本發(fā)明亦可在形成金屬柵極之前才形成高介電常數(shù)的柵極介電層(即high-K last工藝)，例如在第一溝槽內(nèi)416形成P型功函數(shù)金屬層318之前，可先在第一溝槽416的表面上形成高介電常數(shù)的柵極介電層，然后再依序形成P型功函數(shù)金屬層318以及金屬層326等結(jié)構(gòu)。此位于第一溝槽416內(nèi)的高介電常數(shù)的柵極介電層會和P型功函數(shù)金屬層318 —樣具有U型剖面；同樣的，在第二溝槽516內(nèi)形成N型功函數(shù)金屬層322之前，也可先在第二溝槽516的表面上形成高介電常數(shù)的柵極介電層，再依序形成N型功函數(shù)金屬層322以及金屬層326等結(jié)構(gòu)，位于第二溝槽516的高介電常數(shù)的柵極介電層會和N型功函數(shù)金屬層322 —樣具有U型剖面。此外，若是采用high-K last工藝，在犧牲柵極之前所形成的介電層不限于高介電常數(shù)材料，而可以是例如二氧化硅(SiO2)等材料。請參考圖13至圖19，所繪示為本發(fā)明第二實施例中制作具有金屬柵極的半導體元件的方法的示意圖。第二實施例的前半段步驟與第一實施例的圖I至圖2相同，可參考前文說明，在此不加以贅述。而為了能夠清楚描述本發(fā)明的實施方式，相同的元件將以相同的元件符號表示。如圖13所示，在進行平坦化工藝后，接著于基底300上全面形成掩模層312、輔助層314以及第一圖案化光致抗蝕劑層319，其中第一圖案化光致抗蝕劑層319會覆蓋至少第一有源區(qū)域400。接著如圖14所示，以第一圖案化光致抗蝕劑層319為掩模，移除未被第一圖案化光致抗蝕劑層319覆蓋的掩模層312、輔助層314以及部分的第二犧牲柵極506。然后，移除第一圖案化光致抗蝕劑層319以及輔助層314后，再完全移除第二犧牲柵極506以形成第二溝槽516。接著進行退火步驟以加強接觸洞蝕刻停止層308的應力。當然，此處利用第一圖案化光致抗蝕劑層319進行蝕刻步驟時，亦可包括第一實施例所述的修整步驟。或者，亦可以進行干蝕刻步驟或濕蝕刻步驟以擴大第二溝槽516上部的開口大小。接著如圖15所示，在基底300上全面形成N型功函數(shù)金屬層322。N型功函數(shù)金屬層322會沿著第二溝槽516的表面形成,但并不完全填滿第二溝槽516。接著如圖16所示，在基底300上形成第三圖案化光致抗蝕劑層321，其覆蓋至少于第二有源區(qū)域500。如圖17所示，以第三圖案化光致抗蝕劑層321為掩模，移除未被第三圖案化光致抗蝕劑層321覆蓋的N型功函數(shù)金屬層322以及掩模層312，并暴露出第一犧牲柵極406，最后再移除第三圖案化光致抗蝕劑層321。此處利用第三圖案化光致抗蝕劑層321進行蝕刻步驟時，亦可包括第一實施例所述的修整步驟。如圖18所示，進行干蝕刻エ藝及/或濕蝕刻エ藝以移除第一犧牲柵極406，而在第一導電型晶體管402中形成了第一溝槽416。于另ー實施例中，可進行干蝕刻步驟或濕蝕刻步驟以擴大第一溝槽416上部的開ロ大小?；蛘哌M行退火步驟以加強接觸洞蝕刻停止層308的應力。接著，在基底300上全面形成P型功函數(shù)金屬層318。P型功函數(shù)金屬層318會沿第一溝槽416的表面以及第二溝槽516中N型功函數(shù)金屬層322的表面形成，但并不完全填滿第一溝槽416以及第ニ溝槽516。接著，可直接在P型功函數(shù)金屬層318上形成低電阻的金屬層326。金屬層326形成于N型功函數(shù)金屬層322上,并填滿第二溝槽516以及第一溝槽416。最后，如圖19所示，進行平坦化工藝以同時移除位于第一溝槽416以及第ニ溝槽 516以外的P型功函數(shù)金屬層318、N型功函數(shù)金屬層322以及金屬層326。如此ー來，位于第一溝槽416內(nèi)的P型功函數(shù)金屬層318以及金屬層326會形成第一導電型晶體管402 (P型晶體管)中的第一金屬柵極418，且其功函數(shù)大致上介于4. SeV與5. 2eV之間；而位于第ニ溝槽518內(nèi)的N型功函數(shù)金屬層322、P型功函數(shù)金屬層318以及金屬層326會形成第二導電型晶體管502 (N型晶體管)中的第二金屬柵極518，且其功函數(shù)大致上介于3. 9eV與4. 3eV之間。本實施例的特征在干，因P型功函數(shù)金屬層318的材料亦可作為良好的阻障層(TiN)，故相較于第一實施例，本實施例毋需額外設(shè)置阻障層324于N型功函數(shù)金屬層322以及金屬層326之間。P型功函數(shù)金屬層318可同時扮演P型功函數(shù)金屬以及阻障層的角色。如此ー來，可減少第一晶體管402以及第二晶體管502中金屬層的堆疊層數(shù)，以避免過多金屬層填洞，造成填洞能力不佳的問題。同樣的，本實施例在完成了第一金屬柵極418以及第二金屬柵極518之后，后續(xù)可依據(jù)選擇性應カ系統(tǒng)的設(shè)計而形成具有應カ接觸插拴或者具有應カ的接觸洞蝕刻停止層。且本實施例除了前述的high-K firstエ藝,也可應用high_K lastエ藝。而于本發(fā)明另一實施例中，在N型功函數(shù)金屬層322形成后，可立刻進行鈍化工藝，使得N型功函數(shù)金屬層322的表面形成鈍化結(jié)構(gòu)。鈍化工藝例如利用氨水對N型功函數(shù)金屬層322表面鈍化，或者是進行氮化工藝或者氧化工藝。而在進行完鈍化工藝后，即可以前述實施例的方式，在N型功函數(shù)金屬層322上形成P型功函數(shù)金屬層318、金屬層326或是阻障層324。綜上而言，本發(fā)明提供了ー種制作具有柵極的半導體元件的方法。此方法是先在第一溝槽或者第二溝槽中，分別形成P型功函數(shù)金屬層以及N型功函數(shù)金屬層，最后再以低電阻的金屬層同時填滿第一溝槽以及第ニ溝槽，故可以避免已知技術(shù)金屬層(通常是鋁)填洞能力不佳的問題。本發(fā)明亦只需要一次的金屬平坦化步驟，可有效提高工藝的良率。本發(fā)明亦考慮到N型功函數(shù)金屬層容易被金屬鋁侵入的問題，因此提供了各種實施方式(形成阻障層、進行鈍化工藝、直接以P型功函數(shù)金屬層為阻障層)來避免這樣的情況。另外，本發(fā)明于形成第一溝槽以及第ニ溝槽時，使用了光致抗蝕劑修整エ藝以及退火エ藝，皆可增加廣品的可·度而提聞廣品良率。以上所述僅為本發(fā)明的 優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的等同變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種制作具有金屬柵極的半導體元件的方法，包括 提供基底，其中該基底包括第一導電型晶體管、第二導電型晶體管，且該第一導電型晶體管包括第一犧牲柵極，該第二導電型晶體管包括第二犧牲柵極； 移除該第一導電型晶體管的該第一犧牲柵極，以形成第一溝槽； 于該第一溝槽內(nèi)形成第一金屬層； 移除該第二導電型晶體管的該第二犧牲柵極，以形成第二溝槽； 于該第一溝槽內(nèi)以及該第二溝槽內(nèi)形成第二金屬層；以及 于該第二金屬層上形成第三金屬層，使得該第三金屬層填滿該第一溝槽以及該第二溝槽。
2.如權(quán)利要求I所述的制作具有金屬柵極的半導體元件的方法，在形成該第三金屬層后，還包括進行平坦化工藝以同時移除位于該第一溝槽以及該第二溝槽外的該第一金屬層、該第二金屬層以及該第三金屬層。
3.如權(quán)利要求I所述的制作具有金屬柵極的半導體元件的方法，其中該第一導電型晶體管包括P型晶體管，該第二導電型晶體管包括N型晶體管。
4.如權(quán)利要求3所述的制作具有金屬柵極的半導體元件的方法，其中該第一金屬層包括鎮(zhèn)、鈕、怕、被、依、締、鍊、釘、錯、鶴、鑰；鶴、釕、鑰、鉭、鈦的氮化物；鶴、鉭、鈦的碳化物；或者氮化鈦鋁、氮化鉭鋁。
5.如權(quán)利要求3所述的制作具有金屬柵極的半導體元件的方法，其中該第二金屬層包括鋁化鈦、鋁化鋯、鋁化鎢、鋁化鉭或鋁化鉿。
6.如權(quán)利要求3所述的制作具有金屬柵極的半導體元件的方法，在形成該第三金屬層前，還包括于該第二金屬層上形成阻障層，使得該阻障層填入該第一溝槽以及該第二溝槽中。
7.如權(quán)利要求6所述的制作具有金屬柵極的半導體元件的方法，其中該阻障層包括氮化鈦。
8.如權(quán)利要求3所述的制作具有金屬柵極的半導體元件的方法，在形成該第三金屬層前，還包括對該第二金屬層進行鈍化工藝。
9.如權(quán)利要求8所述的制作具有金屬柵極的半導體元件的方法，其中該鈍化工藝包括氧化工藝、氮化工藝或者使用氨水的工藝。
10.如權(quán)利要求I所述的制作具有金屬柵極的半導體元件的方法，其中該第一導電型晶體管包括N型晶體管，該第二導電型晶體管包括P型晶體管。
11.如權(quán)利要求10所述的制作具有金屬柵極的半導體元件的方法，其中該第一金屬層包括鋁化鈦、鋁化鋯、鋁化鎢、鋁化鉭或鋁化鉿。
12.如權(quán)利要求10所述的制作具有金屬柵極的半導體元件的方法，其中該第二金屬層包括鎮(zhèn)、鈕、怕、被、依、締、鍊、釘、錯、鶴、鑰；鶴、釘、鑰、組、欽的氣化物；鶴、組、欽的碳化物；或者氣化欽招、氣化組招。
13.如權(quán)利要求10所述的制作具有金屬柵極的半導體元件的方法，在形成該第三金屬層前，還包括對該第二金屬層進行鈍化工藝。
14.如權(quán)利要求13所述的制作具有金屬柵極的半導體元件的方法，其中該鈍化工藝包括氧化工藝、氮化工藝或者使用氨水的工藝。
15.如權(quán)利要求I所述的制作具有金屬柵極的半導體元件的方法，其中該第三金屬層包括招、鈦、鉭、鶴、銀、鑰、銅、氮化鈦、碳化鈦、氮化鉭、鈦鶴或鈦與氮化鈦。
16.如權(quán)利要求I所述的制作具有金屬柵極的半導體元件的方法，其中移除該第一導電型晶體管的該第一犧牲柵極的步驟，包括 形成掩模層； 于該掩模層上形成第一圖案化光致抗蝕劑層，覆蓋該第二導電型晶體管； 移除未被該第一圖案化光致抗蝕劑層覆蓋的該掩模層以及部分的該第一犧牲柵極；對該第一圖案化光致抗蝕劑層進行光致抗蝕劑修整步驟以形成第二圖案化光致抗蝕劑層，其中該第二圖案化光致抗蝕劑層的覆蓋面積小于該第一圖案化光致抗蝕劑層的覆蓋面積； 移除未被該第二圖案化光致抗蝕劑層覆蓋的該掩模層； 移除該第二圖案化光致抗蝕劑層；以及 進行濕蝕刻工藝以完全移除該第一犧牲柵極。
17.如權(quán)利要求16所述的制作具有金屬柵極的半導體元件的方法，其中該光致抗蝕劑修整步驟包括使用氧氣、臭氧、四氟化碳或溴化氫的等離子體氣體。
18.如權(quán)利要求16所述的方法，還包括于該掩模層上形成輔助層，其中該輔助層包括二氧化硅。
19.如權(quán)利要求I所述的制作具有金屬柵極的半導體元件的方法，在移除該第一犧牲柵極后，還包括進行退火步驟。
20.如權(quán)利要求I所述的制作具有金屬柵極的半導體元件的方法，在移除該第二犧牲柵極后，還包括進行退火步驟。
全文摘要
本發(fā)明提供了一種制作具有金屬柵極的半導體元件的方法。此方法首先提供基底?；装ǖ谝粚щ娦途w管、第二導電型晶體管，其中第一導電型晶體管包括第一犧牲柵極，第二導電型晶體管包括第二犧牲柵極。接著移除第一導電型晶體管的第一犧牲柵極以形成第一溝槽，并于第一溝槽內(nèi)形成第一金屬層。移除第二導電型晶體管的第二犧牲柵極以形成第二溝槽，并于第一溝槽內(nèi)以及第二溝槽內(nèi)形成第二金屬層。最后于第二金屬層上形成第三金屬層，使得第三金屬層填入第一溝槽以及第二溝槽中。
文檔編號H01L21/28GK102738083SQ20111008527
公開日2012年10月17日 申請日期2011年4月6日 優(yōu)先權(quán)日2011年4月6日
發(fā)明者吳俊元, 廖柏瑞, 徐韶華, 施宏霖, 曾榮宗, 李宗穎, 李志成, 楊建倫, 楊杰甯, 林建廷, 蔡宗龍, 蔡旻錞, 蔡騰群, 許哲華, 許嘉麟, 陳奕文, 陳意維, 陳正國, 黃信富, 黃光耀, 黃柏誠 申請人:聯(lián)華電子股份有限公司