專利名稱：一種用于靜電防護的反向二極管觸發(fā)可控硅的制作方法
技術領域：
本發(fā)明屬于集成電路技術領域，具體是一種用于改善基于可控硅的集成電路ESD 防護器件的可靠性和靜態(tài)功耗的反向二極管觸發(fā)可控硅。
背景技術：
自然界的靜電放電(ESD)現(xiàn)象對集成電路的可靠性構成嚴重的威脅。在工業(yè)界， 集成電路產(chǎn)品的失效30%都是由于遭受靜電放電現(xiàn)象所引起的，而且越來越小的工藝尺寸，更薄的柵氧厚度都使得集成電路受到靜電放電破壞的幾率大大增加。因此，改善集成電路靜電放電防護的可靠性對提高產(chǎn)品的成品率具有不可忽視的作用。靜電放電現(xiàn)象的模式通常分為四種HBM(人體放電模式)，匪(機器放電模式)， CDM(組件充電放電模式)以及電場感應模式(FIM)。而最常見也是工業(yè)界產(chǎn)品必須通過的兩種靜電放電模式是HBM和MM。當發(fā)生靜電放電時，電荷通常從芯片的一只引腳流入而從另一只引腳流出，此時靜電電荷產(chǎn)生的電流通常高達幾個安培，在電荷輸入引腳產(chǎn)生的電壓高達幾伏甚至幾十伏。如果較大的ESD電流流入內(nèi)部芯片則會造成內(nèi)部芯片的損壞，同時，在輸入引腳產(chǎn)生的高壓也會造成內(nèi)部器件發(fā)生柵氧擊穿現(xiàn)象，從而導致電路失效。因此，為了防止內(nèi)部芯片遭受ESD損傷，對芯片的每個引腳都要進行有效的ESD防護，對ESD 電流進行泄放。在集成電路的正常工作狀態(tài)下，靜電放電保護器件是處于關閉的狀態(tài)，不會影響輸入輸出引腳上的電位。而在外部靜電灌入集成電路而產(chǎn)生瞬間的高電壓的時候，這個器件會開啟導通，迅速的排放掉靜電電流。ESD靜電因為時間短，能量大，往往對電路產(chǎn)生瞬間的沖擊導致電路中各器件的損壞。這就要求ESD防護結構不但要有很好的電流泄放能，而且對于ESD靜電有一種較快的反應速度。如圖1所示，ESD防護電路的安排必須全方位地考慮到ESD測試的各種組合，輸入輸出接口要具有防護PS，NS，PD及ND四種模式的靜電放電，另外，VDD到VSS也要有ESD防護電路。以PS模式為例，輸入輸出到VSS之間有兩條電流泄放路徑，分別為路徑1和路徑 2，而在較小尺寸的芯片中以及較低電壓ESD中以路徑1泄放電流為主，當ESD放電發(fā)生時， 此正的ESD電壓會先經(jīng)輸入輸出到VDD之間的ESD防護單元跑到VDD電源線，沿著VDD電源線流向VDD與VSS之間的ESD防護電路，再經(jīng)過此VDD與VSS之間的ESD防護電路流向 VSS電源線，最后通過VSS流出。在ESD防護中，對于輸入輸出端MOS管的柵極防護一直是一個難題，因為現(xiàn)代集成電路制造工藝不斷進步，器件尺寸不斷減小，MOS管的柵極氧化層的厚度也一再變小，對于快速的ESD沖擊顯得越來越脆弱，因此設計一種快速的反應結構來保證柵極氧化層，保證在ESD防護結構開啟之前不遭受損壞顯得十分有必要
發(fā)明內(nèi)容
本發(fā)明公開了一種用于靜電防護的反向二極管觸發(fā)可控硅，能夠保證在可控硅防護結構開啟前輸入輸出端MOS管的柵極不被提前擊穿。
一種用于靜電防護的反向二極管觸發(fā)可控硅，由在P襯底上設置的N阱電阻、P阱及P襯底電阻、反向二極管、第一雙極型晶體管PNP和第二雙極型晶體管NPN構成，所述的反向二極管由第二 N+有源注入?yún)^(qū)和P阱構成，所述的第一雙極型晶體管PNP由第二 P+有源注入?yún)^(qū)、第二 N阱及P襯底構成，所述的第二雙極型晶體管NPN由第二 N阱、P襯底和第一 N阱構成；所述的P阱和第二 N阱在P型襯底上依次相鄰布置，其中P阱上依次有第一 P+有源注入?yún)^(qū)、第一 N阱和第二 N+有源注入?yún)^(qū)；所述的第一 N阱上包含第一 N+有源注入?yún)^(qū)；所述的第二 N阱上分別有第二 P+有源注入?yún)^(qū)和第三N+有源注入?yún)^(qū)。與常用二極管觸發(fā)可控硅的不同是該可控硅的P阱上內(nèi)嵌了第一 N阱，并在P阱內(nèi)增加了第一 N+有源注入?yún)^(qū)。本發(fā)明利用可控硅中反向二極管結構和寄生的阱電阻襯底電阻結構形成電壓鉗位結構，反應迅速，可以保證在可控硅防護結構開啟前柵極不被提前擊穿。本發(fā)明結合了二極管開啟迅速和可控硅防靜電能力強兩者的優(yōu)點，結構簡單，電流均勻，器件強壯性好，穩(wěn)定可靠。本發(fā)明可以實現(xiàn)從電源到輸入輸出的防護，電源到地的防護以及輸入輸出到地的防護。


圖1為常見的靜電防護框架。圖2為本發(fā)明等效電路示意圖。圖3為本發(fā)明一種用于靜電防護的反向二極管觸發(fā)可控硅的剖面結構示意圖。圖4為本發(fā)明的版圖實現(xiàn)形式示意圖。
具體實施例方式本發(fā)明中的P阱，N阱，N+有源注入?yún)^(qū)，P+有源注入?yún)^(qū)結構采用現(xiàn)有的標準CMOS 集成電路制造工藝即可實現(xiàn)。本發(fā)明的等效電路圖參見圖2，包括第一雙極型晶體管PNP14、第二雙極型晶體管 NPW5反向二極管13組成，其中第一雙極型晶體管PNP14的發(fā)射極接電源端，基極通過N阱電阻11接電源端；第二雙極型晶體管NPW5的發(fā)射極接地端，基極通過P阱和P襯底電阻 12接地端；第一雙極型晶體管PNP14的基極與第二雙極型晶體管NPW5的集電極相連，第一雙極型晶體管PNP14的集電極與第二雙極型晶體管NPW5的基極相連；反向二極管13和第一雙極型晶體管PNP14并聯(lián)，反向二極管13的陽極與第一雙極型晶體管PNP14的集電極相連，反向二極管13的陰極與第一雙極型晶體管PNP14的發(fā)射極相連。如圖3，一種用于靜電防護的反向二極管觸發(fā)可控硅的剖面結構示意圖，在襯底 29上設有P阱26、第一 N阱27和第二 N阱28，其中P阱26上分別有第一 P+有源注入?yún)^(qū) 21、第一 N阱27和第二 N+有源注入?yún)^(qū)23，第一 N阱27上包含第一 N+有源注入?yún)^(qū)22，第二 N阱28上分別有第二 P+有源注入?yún)^(qū)24和第三N+有源注入?yún)^(qū)25 ；
第一 P+有源注入?yún)^(qū)21，位于P阱26內(nèi)，接至負電源線VSS端。第一 N+有源注入?yún)^(qū)22，位于第一 N阱27內(nèi)，接至負電源線VSS端。第二 N+有源注入?yún)^(qū)23，位于P阱26內(nèi)，接至電源線VDD端。第二 P+有源注入?yún)^(qū)24，位于第二 N阱28內(nèi)，接至電源線VDD端。第三N+有源注入?yún)^(qū)25，位于第二 N阱28內(nèi)，接至電源線VDD端。通過改變第二 P+有源注入?yún)^(qū)24與第三N+有源注入?yún)^(qū)25之間的距離D可以調(diào)節(jié)維持電壓的大小。如圖4，為本發(fā)明的版圖實現(xiàn)形式 P型襯底29上依次相鄰的布置為P阱26、第一 N阱27和第二 N阱28，第一 N阱 27位于P阱26內(nèi)；第一 P+有源注入?yún)^(qū)21和第一 N+有源注入?yún)^(qū)22相連并通過金屬層32接到VSS 端； 第二 P+有源注入?yún)^(qū)24和第三N+有源注入?yún)^(qū)25和第二 N+有源注入?yún)^(qū)23相連并通過金屬層31接到VDD端。本發(fā)明在標準CMOS工藝基礎上，利用二極管的反向擊穿導通以及二極管在ESD情況下開啟迅速的特點，來實現(xiàn)ESD脈沖的快速響應與防護結構的預開啟。當陽極端(VDD)發(fā)生ESD放電時，對于陽極(VDD)到陰極(VSS)的ESD脈沖會先經(jīng)過反向二極管13和P阱和P襯底電阻12然后流向陰極(VSS)，P阱和P襯底電阻12上的壓降達到第一雙極型晶體管NPW4的閾值后開啟可控硅，這種開啟方式迅速且降低了觸發(fā)電壓，而且在可控硅結構開啟工作之前會有一段二極管導通的時間，防止柵極氧化層被快速的靜電擊穿。
權利要求
1.一種用于靜電防護的反向二極管觸發(fā)可控硅，由在P襯底(29)上設置的N阱電阻 (11)、P阱及P襯底電阻(12)、反向二極管(13)、第一雙極型晶體管PNP(14)和第二雙極型晶體管NPN(15)構成，其特征在于所述的反向二極管(13)由第二 N+有源注入?yún)^(qū)(23)和P阱(26)構成， 所述的第一雙極型晶體管PNP (14)由第二 P+有源注入?yún)^(qū)(24)、第二 N阱(28)及P襯底(29)構成，所述的第二雙極型晶體管NPN(15)由第二 N阱(28)、P襯底(29)和第一 N阱(27)構成；所述的P阱(26)和第二 N阱(28)在P型襯底(29)上依次相鄰布置，其中P阱(26) 上依次有第一 P+有源注入?yún)^(qū)(21)、第一 N阱(27)和第二 N+有源注入?yún)^(qū)(23)；所述的第一 N阱(27)上包含第一 N+有源注入?yún)^(qū)(22)；所述的第二 N阱(28)上分別有第二 P+有源注入?yún)^(qū)(24)和第三N+有源注入?yún)^(qū)(25)。
2.根據(jù)權利要求1所述的用于靜電防護的反向二極管觸發(fā)可控硅，其特征在于所述的反向二極管觸發(fā)可控硅的維持電壓通過所述的第二 P+有源注入?yún)^(qū)(24)和第三N+注入?yún)^(qū)(25)之間的距離D來調(diào)節(jié)。
全文摘要
本發(fā)明公開了一種用于靜電防護的反向二極管觸發(fā)可控硅，由在P襯底上設置的N阱電阻、P阱及P襯底電阻、反向二極管、第一雙極型晶體管PNP和第二雙極型晶體管NPN構成，所述的反向二極管由N+有源注入?yún)^(qū)和P阱構成，所述的第一雙極型晶體管PNP由P+有源注入?yún)^(qū)、N阱及P襯底構成，所述的第二雙極型晶體管NPN由第二N阱、P襯底和第一N阱構成；所述的P阱上內(nèi)嵌了第一N阱，并在P阱內(nèi)增加了第一N+有源注入?yún)^(qū)。本發(fā)明利用反向二極管結構和寄生的阱、襯底電阻結構形成電壓鉗位，實現(xiàn)ESD脈沖的快速響應與防護結構的預開啟，實現(xiàn)了低電壓觸發(fā)以及維持電壓可調(diào)的靜電防護結構。
文檔編號H01L27/02GK102263102SQ20111011043
公開日2011年11月30日 申請日期2011年4月28日 優(yōu)先權日2011年4月28日
發(fā)明者吳健, 苗萌, 范鴻燕, 董樹榮 申請人:浙江大學