專利名稱：基板鑲接式多晶片封裝制程與構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體裝置的封裝技術(shù)領(lǐng)域，特別涉及一種基板鑲接式多晶片封裝制程與構(gòu)造。
背景技術(shù)：
在早期的電子產(chǎn)品中，如欲裝設(shè)多個(gè)相同與/或不相同的半導(dǎo)體元件，則是先個(gè)別封裝再表面接合到同一印刷電路板。然而，此傳統(tǒng)結(jié)構(gòu)所占空間太大，不符合輕薄短小的發(fā)展趨勢(shì)。于是有人開發(fā)出多晶片封裝(multi-chip packaging,MCP)技術(shù)，即將多顆晶片結(jié)合于同一封裝構(gòu)造內(nèi)，特別適用于內(nèi)存產(chǎn)品或隨身攜帶型電子產(chǎn)品。已知現(xiàn)行多晶片封裝構(gòu)造的內(nèi)部需要封裝有多種不同功能晶片，盡管這些晶片在特性與功能上不相同，但皆連結(jié)在同一基板上，在封裝材料與封裝制程的選擇上必須有所 犧牲，以取得不同功能晶片間的平衡點(diǎn)。圖I為已知多晶片封裝構(gòu)造的截面示意圖。圖2則為已習(xí)知多晶片封裝構(gòu)造的制造流程圖。如圖I所示并配合參閱圖2，以下說明已知多晶片封裝構(gòu)造在制造流程中的元件狀態(tài)。該多晶片封裝構(gòu)造包含不同功能的記憶體晶片130與控制器晶片140、一基板110以及一封膠體150。在提供一基板步驟11中，提供基板110。在第一次設(shè)置晶片步驟12中，利用下方粘晶層的加熱固化使記憶體晶片130設(shè)置于基板110上。在第二次設(shè)置晶片步驟13中，利用下方粘晶層的加熱固化使控制器晶片140也設(shè)置于基板110上，即基板110需要多道加熱操作。在第一次打線步驟14中，以打線形成多個(gè)第一焊線132，以電性連接記憶體晶片130至基板110 ;另在第二次打線步驟15中，以打線形成多個(gè)第二焊線142，以電性連接控制器晶片140至基板110。由于打線的其中一接點(diǎn)都連接到基板110且避免在不同打線機(jī)臺(tái)之間的裝卸，第一焊線132與第二焊線142都選用相同金線的封裝材料與線徑且打線參數(shù)都是相同，如有非打線連接的晶片加入，則需要額外的加熱操作，如覆晶接合加熱、焊球回焊加熱等。之后，在形成封膠體步驟16中，以模封方式形成一封膠體150在基板110上，以密封記憶體晶片130與控制器晶片140。最后，執(zhí)行單體化切割步驟17，以該基板周邊界定的切割道進(jìn)行切割，以分離出個(gè)別的多晶片封裝構(gòu)造。因此，目前的多晶片封裝制程因以同一基板承載不同功能的多顆晶片，無法作個(gè)別地最佳化封裝制程參數(shù)與最適用材料的調(diào)整與變化，并且隨著所搭載晶片數(shù)量的增加，封裝制程中加熱基板的次數(shù)也越來越多，使基板更加容易翹曲變形。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種基板鑲接式多晶片封裝制程與構(gòu)造，能針對(duì)不同功能晶片個(gè)別作最佳化封裝制程參數(shù)與最適用材料的調(diào)整與變化并整合成同一封裝構(gòu)造，并減輕在制程中基板的翹曲程度；此外，多基板的拼接不會(huì)增加封裝厚度，并且能避免拼接后基板的散離。為達(dá)到上述目的，本發(fā)明提供一種基板鑲接式多晶片封裝制程，所述基板鑲接式多晶片封裝制程包含提供一第一基板與一第二基板，第一基板的一側(cè)邊具有一第一鑲嵌部，第二基板的一側(cè)邊具有一第二鑲嵌部，并且第一基板的尺寸大于第二基板的尺寸；設(shè)置至少一記憶體晶片于第一基板上；設(shè)置一控制器晶片于第二基板上；當(dāng)記憶體晶片與控制器晶片分別設(shè)置于第一基板與第二基板之后，以卡接第一鑲嵌部與第二鑲嵌部的方式結(jié)合第一基板與第二基板；以及 形成一封膠體于第一基板與第二基板上。
作為上述一種基板鑲接式多晶片封裝制程的優(yōu)選方案，其中所述第一基板與第二基板為水平并排方式拼接。作為上述一種基板鑲接式多晶片封裝制程的優(yōu)選方案，其中所述封膠體為模封環(huán)氧化合物并密封記憶體晶片與控制器晶片。作為上述一種基板鑲接式多晶片封裝制程的優(yōu)選方案，其中所述封膠體具有一嵌入式閃存模塊的外形。作為上述一種基板鑲接式多晶片封裝制程的優(yōu)選方案，其中所述第一鑲嵌部為一槽內(nèi)兩側(cè)都設(shè)有多個(gè)第一接觸墊的插槽，并且第二鑲嵌部為一上下表面都設(shè)有多個(gè)第二接觸墊的對(duì)應(yīng)插頭。本發(fā)明還提供一種基板鑲接式多晶片封裝構(gòu)造，所述基板鑲接式多晶片封裝構(gòu)造包含一第一基板與一第二基板，第一基板的一側(cè)邊具有一第一鑲嵌部，第二基板的一側(cè)邊具有一第二鑲嵌部，并且第一基板的尺寸大于第二基板的尺寸；至少一記憶體晶片，其設(shè)置于第一基板上；一控制器晶片，其設(shè)置于第二基板上，其中，所述第一基板與第二基板以卡接第一鑲嵌部與第二鑲嵌部的方式結(jié)合；以及一封膠體，其形成于第一基板與第二基板上。作為上述一種基板鑲接式多晶片封裝構(gòu)造的優(yōu)選方案，其中所述第一基板與第二基板為水平并排方式結(jié)合。作為上述一種基板鑲接式多晶片封裝構(gòu)造的優(yōu)選方案，其中所述封膠體為模封環(huán)氧化合物并密封記憶體晶片與控制器晶片。作為上述一種基板鑲接式多晶片封裝構(gòu)造的優(yōu)選方案，其中所述封膠體具有一嵌入式閃存模塊的外形。作為上述一種基板鑲接式多晶片封裝構(gòu)造的優(yōu)選方案，其中所述第一鑲嵌部為一槽內(nèi)兩側(cè)都設(shè)有多個(gè)第一接觸墊的插槽，并且第二鑲嵌部為一上下表面都設(shè)有多個(gè)第二接觸墊的對(duì)應(yīng)插頭。本發(fā)明具有以下有益效果I、可通過封裝制程中以不同尺寸基板作為不同功能晶片的載體再予以特定方式的拼接，以針對(duì)不同功能晶片封裝制程參數(shù)個(gè)別作最佳化與最適用材料作調(diào)整與變化并整合成同一封裝構(gòu)造，從而減輕在制程中基板的翹曲程度；2、可通過基板側(cè)鑲嵌部的卡接方式以及封膠體在兩基板上的形成，使得多基板的拼接不會(huì)增加封裝厚度，并且能避免拼接后基板的散離。


圖I :已知多晶片封裝構(gòu)造的截面示意圖；圖2 :已知多晶片封裝制程的流程方塊圖；圖3 :根據(jù)本發(fā)明的一具體實(shí)施例的一種基板鑲接式多晶片封裝制程的主要流程方塊圖；圖4A:根據(jù)本發(fā)明的一具體實(shí)施例的基板鑲接式多晶片封裝制程在各步驟中的元件示意圖之一；圖4B:根據(jù)本發(fā)明的一具體實(shí)施例的基板鑲接式多晶片封裝制程在各步驟中的元件示意圖之二； 圖4C:根據(jù)本發(fā)明的一具體實(shí)施例的基板鑲接式多晶片封裝制程在各步驟中的元件示意圖之三；圖4D :根據(jù)本發(fā)明的一具體實(shí)施例的基板鑲接式多晶片封裝制程在各步驟中的元件示意圖之四；圖4E:根據(jù)本發(fā)明的一具體實(shí)施例的基板鑲接式多晶片封裝制程在各步驟中的元件示意圖之五；圖4F :根據(jù)本發(fā)明的一具體實(shí)施例的基板鑲接式多晶片封裝制程在各步驟中的元件示意圖之六；圖4G :根據(jù)本發(fā)明的一具體實(shí)施例的基板鑲接式多晶片封裝制程在各步驟中的元件示意圖之七；圖4H :根據(jù)本發(fā)明的一具體實(shí)施例的基板鑲接式多晶片封裝制程在各步驟中的元件示意圖之八；圖41 :根據(jù)本發(fā)明的一具體實(shí)施例的基板鑲接式多晶片封裝制程在各步驟中的元件示意圖之九；圖5:根據(jù)本發(fā)明的一具體實(shí)施例的基板鑲接式多晶片封裝制程在形成封膠體步驟開始時(shí)由第一基板與第二基板拼接成的組合基板的上表面示意圖；圖6:根據(jù)本發(fā)明的一變化實(shí)施例中的基板鑲接式多晶片封裝制程在基板拼接步驟中的元件示意圖。主要元件符號(hào)說明提供一基板步驟-11 ;第一次設(shè)置晶片步驟-12 ;第二次設(shè)置晶片步驟-13 ;第一次打線步驟-14 ;第二次打線步驟-15 ;形成封膠體步驟-16 ;單體化切割步驟-17 ；提供第一基板與第二基板步驟-21 ;第一基板上設(shè)置晶片步驟-22 ;第一基板與晶片電性連接步驟-23 ;第二基板上設(shè)置晶片步驟-24 ;第二基板與晶片電性連接步驟-25 ；切單步驟-26 ;基板拼接步驟-27 ;形成封膠體步驟-28 ;單體化切割步驟-29 ；基板-110 ;記憶體晶片-130 ;第一焊線-132 ;控制器晶片_140 ;第二焊線_142 ；封膠體-150 ；第一基板-210 ;第一鑲嵌部-211 ;第一接觸墊-212 ;線路-213 ;開槽-214 ;外接墊-215 ;第二基板-220 ;第二鑲嵌部-221 ;第二接觸墊-222 ;線路-223 ;外接墊-224 ;記憶體晶片-230 ;焊墊-231 ;第一焊線-232 ;粘晶層-233 ;控制器晶片-240 ;焊墊-241 ;第二焊線-242 ;粘晶層-243 ;封膠體-250 ;注澆閘道-251 ;流道-252 ；硅通孔-331;凸塊-332。
具體實(shí)施例方式以下將配合附圖詳細(xì)說明本發(fā)明的實(shí)施例，然應(yīng)注意的是，該附圖均為簡(jiǎn)化的示意圖，僅以示意方法來說明本發(fā)明的基本架構(gòu)或?qū)嵤┓椒ǎ蕛H顯示與本發(fā)明有關(guān)的元件與組合關(guān)系，并非用于限制本發(fā)明。根據(jù)本發(fā)明的具體實(shí)施例，一種基板鑲接式多晶片封裝制程舉例說明于圖3的根據(jù)本發(fā)明的一具體實(shí)施例的一種基板鑲接式多晶片封裝制程的主要流程方塊圖、圖4A至圖41為根據(jù)本發(fā)明的一具體實(shí)施例的基板鑲接式多晶片封裝制程在各步驟中的元件示意圖，其中圖5為根據(jù)本發(fā)明的一具體實(shí)施例的基板鑲接式多晶片封裝制程在在形成封膠體步驟開始時(shí)由第一基板與第二基板拼接成的組合基板的上表面示意圖，本實(shí)施例以 eMMC(embeded Multi Media Card,嵌入式閃存模塊)產(chǎn)品為例,可直接焊連于智能型手機(jī)、平板計(jì)算機(jī)或小型筆記型計(jì)算機(jī)的電路板上。各步驟詳細(xì)說明如下請(qǐng)參閱圖3與圖4A，在提供第一基板與第二基板步驟21中，提供一第一基板210與一第二基板220，第一基板210的一側(cè)邊具有一第一鑲嵌部211，第二基板220的一側(cè)邊具有一第二鑲嵌部221,并且第一基板210的尺寸大于第二基板220的尺寸。第一基板210與第二基板220可個(gè)別地形成于不同母板上。通常第一基板210與第二基板220為小型印刷電路板，可具有多層線路結(jié)構(gòu)。而第一鑲嵌部211與第二鑲嵌部221為可相互卡接的公母座板部，例如當(dāng)?shù)谝昏偳恫?11為凹入的槽座或開孔，第二鑲嵌部221則為對(duì)應(yīng)尺寸的突出狀板體。較佳地，第一鑲嵌部211可為一槽內(nèi)兩側(cè)都設(shè)有多個(gè)第一接觸墊212的插槽，并且第二鑲嵌部221可為一上下表面都設(shè)有多個(gè)第二接觸墊222的對(duì)應(yīng)插頭，第一接觸墊212利用多個(gè)線路213連接至第一基板210的內(nèi)部線路結(jié)構(gòu)，而第二接觸墊222利用多個(gè)線路223連接至第二基板220的內(nèi)部線路結(jié)構(gòu)。故在基板拼接時(shí)，即使第一鑲嵌部211與第二鑲嵌部221之間有松動(dòng)或歪斜，至少一側(cè)的第一接觸墊212仍可導(dǎo)接至對(duì)應(yīng)側(cè)的第二接觸墊222，使得第一基板210與第二基板220之間能作信號(hào)傳輸。請(qǐng)參閱圖3與圖4B，在第一基板上設(shè)置晶片步驟22中，設(shè)置至少一記憶體晶片230于第一基板210上，在本實(shí)施例中，記憶體晶片230為閃存晶片，例如NAND flash，可由一內(nèi)存晶圓經(jīng)晶背薄化與切割而成，并且不限制記憶體晶片230在每一第一基板210上的設(shè)置數(shù)量，可為一個(gè)或多個(gè)。記憶體晶片230的主動(dòng)面上設(shè)有多個(gè)焊墊231。此外，根據(jù)記憶體晶片230與第一基板210的設(shè)置方式不同，判斷是否需要另外執(zhí)行第一基板與晶片電性連接步驟23。例如為覆晶接合，在第一基板上設(shè)置晶片步驟22中即可利用晶片上的凸塊使記憶體晶片230電性連接至第一基板210。而本實(shí)施例的晶片設(shè)置為傳統(tǒng)粘晶，尚需執(zhí)行電性連接步驟23。記憶體晶片230的背面與第一基板210的上表面之間以一粘晶層233粘接。粘晶層233可預(yù)先形成于記憶體晶片230的背面，再粘接至第一基板210。此外，第一基板210的下表面可設(shè)有多個(gè)外接墊215。請(qǐng)參閱圖3與圖4C，在第一基板與晶片電性連接步驟23中，打線形成多個(gè)第一焊線232，其兩端分別連接至記憶體晶片230的焊墊231與第一基板210上的接指(圖中未示)，以電性連接記憶體晶片230與第一基板210。如圖3可知，在使用第一基板上設(shè)置晶片步驟22與第一基板與晶片電性連接步驟23中進(jìn)行的加熱操作都不會(huì)影響到第二基板。請(qǐng)參閱圖3與圖4D，在第二基板上設(shè)置晶片步驟24，設(shè)置一控制器晶片240于第二基板220上，可利用一粘晶層243粘接控制器晶片240的背面至第二基板220的上表面，控制器晶片240用以控制記憶體晶片230的讀取運(yùn)算，可由一控制器晶圓經(jīng)晶背薄化與切割而成，控制器晶片240的主動(dòng)面可設(shè)有多個(gè)焊墊241。此外，第二基板220的下表面還可設(shè)有多個(gè)外接墊224。如有必要，請(qǐng)參閱圖3與圖4E，另執(zhí)行第二基板與晶片電性連接步驟25，打線形成多個(gè)第二焊線242，其兩端分別連接至控制器晶片240的焊墊241與第二基板220上的接指(圖中未示)，以電性連接控制器晶片240與第二基板220。如圖3可知，在第二基板上設(shè)置晶片步驟24與第二基板與晶片電性連接步驟25中進(jìn)行的加熱操作都不會(huì)影響到第一基板。在本實(shí)施例中，可利用一切單步驟26，使第二基板220及其上承載的控制器晶片240由一母板分離出。請(qǐng)參閱圖3、圖4F與圖4G，基板拼接步驟27必須執(zhí)行在記憶體晶片230與控制器晶片240分別設(shè)置于第一基板210與第二基板220之后，利用卡接第一鑲嵌部211與第二 鑲嵌部221的方式結(jié)合第一基板210與第二基板220。在本較佳實(shí)施例中，第一基板210與第二基板220可為水平并排方式拼接，即水平向插接，使得第一基板210與第二基板220的卡接組合形態(tài)不會(huì)增加封裝厚度。請(qǐng)參閱圖3與圖4H，在形成封膠體步驟28中，形成一封膠體250于第一基板210與第二基板220上，提供作為多晶片封裝構(gòu)造的外觀形狀。封膠體250可為模封環(huán)氧化合物并可密封記憶體晶片230與控制器晶片240，以結(jié)合第一基板210、第二基板220、記憶體晶片230與控制器晶片240為一體。封膠體250可更密封第一焊線232與第二焊線242。在本實(shí)施例中，封膠體250可具有一嵌入式閃存模塊的外形。較佳地，在第一基板210與第二基板220相對(duì)于其第一鑲嵌部211與第二鑲嵌部221的另一側(cè)邊被封膠體250密封，但外露出外接墊215和外接墊224。如圖5所示，封膠體250由轉(zhuǎn)移注模方式形成，封膠體250的前驅(qū)材料(即未固化前的封膠體)經(jīng)由模封系統(tǒng)的注澆閘道251與其連接的流道252而形成多個(gè)第一基板210及其卡接的第二基板220上，并覆蓋記憶體晶片230與控制器晶片240。此外，上述形成多個(gè)第一基板210的母板可具有多個(gè)位于相鄰第一基板210之間的開槽214，而第二基板220可結(jié)合于開槽214內(nèi)。最后，請(qǐng)參閱圖3，執(zhí)行一單體化切割步驟29，根據(jù)形成第一基板的母板所界定的切割道，切割第一基板210與封膠體250，以制得如圖41所示的多晶片封裝構(gòu)造。因此，本發(fā)明的多晶片封裝制程與構(gòu)造系利用不同尺寸的第一基板210與第二基板220分別作為封裝制程中不同功能的記憶體晶片230的載體與控制器晶片240的載體，再以第一鑲嵌部211與第二鑲嵌部221的卡接方式拼接兩基板成為一組合基板，再予以封膠。故能針對(duì)不同功能晶片個(gè)別作最佳化封裝制程參數(shù)與最適用材料的調(diào)整與變化并整合成同一封裝構(gòu)造，并減輕在制程中基板的翹曲程度。此外，第一基板210與第二基板220的拼接并不會(huì)增加封裝厚度，并且利用封膠體250能避免拼接后基板210或220的散離。本發(fā)明不限定晶片的設(shè)置數(shù)量及其電性連接方式，并可以有基板拼接的不同變化。如圖6所示，第一基板210上可設(shè)置有多個(gè)相互堆棧的記憶體晶片230，記憶體晶片230之間以一粘晶層233粘接，并且記憶體晶片230內(nèi)設(shè)有電性導(dǎo)通的硅通孔(TSV) 331，并以在記憶體晶片230之間的凸塊332電性連接硅通孔331，最終使記憶體晶片230電性連接至第一基板210，記憶體晶片230在晶圓階段時(shí)可經(jīng)過晶背薄化，以增加可堆棧數(shù)量。在本變化實(shí)施例中，第一基板210的第一鑲嵌部211可為一開孔，第一接觸墊212可位于第一基板210的上表面在上述開孔的周邊；第二基板220的第二鑲嵌部221可為具有環(huán)形缺口的板體，缺口內(nèi)設(shè)有多個(gè)第二接觸墊222，板體狀的第二鑲嵌部221可由上往下卡接至開孔狀的第一鑲嵌部211，并使第一接觸墊212與第二接觸墊222電性連接。因此，其上搭載有記憶體晶片的第一基板210可卡接式拼接其上搭載有不同控制器晶片的第二基板220，反之亦然，使產(chǎn)品多樣化。此外，對(duì)于封裝材料與封裝制程參數(shù)可分別對(duì)不同基板作最佳化、最適化地調(diào)整與變化。以上所述，僅為本發(fā)明的較佳實(shí)施例，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何本領(lǐng)域的普通技術(shù)人員，在 不脫離本發(fā)明精神的范圍內(nèi)，所作的任何修改、等效性變化與修飾等，均仍屬于本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種基板鑲接式多晶片封裝制程，其特征在于，所述基板鑲接式多晶片封裝制程包含: 提供一第一基板與一第二基板，第一基板的一側(cè)邊具有一第一鑲嵌部，第二基板的一側(cè)邊具有一第二鑲嵌部，并且第一基板的尺寸大于第二基板的尺寸； 設(shè)置至少一記憶體晶片于第一基板上； 設(shè)置一控制器晶片于第二基板上； 當(dāng)記憶體晶片與控制器晶片分別設(shè)置于第一基板與第二基板之后，以卡接第一鑲嵌部與第二鑲嵌部的方式結(jié)合第一基板與第二基板；以及形成一封膠體于第一基板與第二基板上。
2.根據(jù)權(quán)利要求I的基板鑲接式多晶片封裝制程，其特征在于，所述第一基板與第二基板為水平并排方式拼接。
3.根據(jù)權(quán)利要求I的基板鑲接式多晶片封裝制程，其特征在于，所述封膠體為模封環(huán)氧化合物并密封記憶體晶片與控制器晶片。
4.根據(jù)權(quán)利要求3的基板鑲接式多晶片封裝制程，其特征在于，所述封膠體具有一嵌入式閃存模塊的外形。
5.根據(jù)權(quán)利要求1、2、3或4的基板鑲接式多晶片封裝制程，其特征在于，所述第一鑲嵌部為一槽內(nèi)兩側(cè)都設(shè)有多個(gè)第一接觸墊的插槽，并且第二鑲嵌部為一上下表面都設(shè)有多個(gè)第二接觸墊的對(duì)應(yīng)插頭。
6.一種基板鑲接式多晶片封裝構(gòu)造，其特征在于，所述基板鑲接式多晶片封裝構(gòu)造包含 一第一基板與一第二基板，第一基板的一側(cè)邊具有一第一鑲嵌部，第二基板的一側(cè)邊具有一第二鑲嵌部，并且第一基板的尺寸大于第二基板的尺寸； 至少一記憶體晶片，其設(shè)置于第一基板上； 一控制器晶片，其設(shè)置于第二基板上，其中，所述第一基板與第二基板以卡接第一鑲嵌部與第二鑲嵌部的方式結(jié)合；以及 一封膠體，其形成于第一基板與第二基板上。
7.根據(jù)權(quán)利要求6的基板鑲接式多晶片封裝構(gòu)造，其特征在于，所述第一基板與第二基板為水平并排方式結(jié)合。
8.根據(jù)權(quán)利要求6的基板鑲接式多晶片封裝構(gòu)造，其特征在于，所述封膠體為模封環(huán)氧化合物并密封記憶體晶片與控制器晶片。
9.根據(jù)權(quán)利要求8的基板鑲接式多晶片封裝構(gòu)造，其特征在于，所述封膠體具有一嵌入式閃存模塊的外形。
10.根據(jù)權(quán)利要求6的基板鑲接式多晶片封裝構(gòu)造，其特征在于，所述第一鑲嵌部為一槽內(nèi)兩側(cè)都設(shè)有多個(gè)第一接觸墊的插槽，并且第二鑲嵌部為一上下表面都設(shè)有多個(gè)第二接觸墊的對(duì)應(yīng)插頭。
全文摘要
本發(fā)明涉及一種基板鑲接式多晶片封裝制程與構(gòu)造，所述板鑲接式多晶片封裝制程與構(gòu)造包含一第一基板與一第二基板，第一基板的一側(cè)邊具有一第一鑲嵌部，第二基板的一側(cè)邊具有一第二鑲嵌部，并且第一基板的尺寸大于第二基板的尺寸；至少一記憶體晶片，其設(shè)置于第一基板上；一控制器晶片，其設(shè)置于第二基板上，其中，所述第一基板與第二基板以卡接第一鑲嵌部與第二鑲嵌部的方式結(jié)合；一封膠體，其形成于第一基板與第二基板上。本發(fā)明能針對(duì)不同功能晶片個(gè)別作最佳化封裝制程參數(shù)與最適用材料的調(diào)整與變化并整合成同一封裝構(gòu)造。
文檔編號(hào)H01L23/31GK102779760SQ20111012365
公開日2012年11月14日 申請(qǐng)日期2011年5月13日 優(yōu)先權(quán)日2011年5月13日
發(fā)明者麻海航 申請(qǐng)人:力成科技股份有限公司