專利名稱：集成電路芯片封裝及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路芯片封裝及其制造方法。
背景技術(shù)：
圖IA與IB顯示現(xiàn)有技術(shù)的導(dǎo)線架封裝俯視與剖視示意圖。如圖IA所示，導(dǎo)線架10包含多個(gè)引腳I (lead),利用打線(wire bond)技術(shù),將引腳I分別經(jīng)由多個(gè)導(dǎo)線3電性連接至集成電路芯片2。圖IB顯示圖IA中AA’剖線的剖視示意圖，如圖IB所示，集成電路芯片2黏著于導(dǎo)線架10中的芯片模板5(die paddle)上，經(jīng)過打線后，集成電路芯片2經(jīng)由導(dǎo)線3電性連接至導(dǎo)線架10中的引腳I ;接著以封膠層4封膠(molding)集成電路芯片2、導(dǎo)線架10、與導(dǎo)線3，就完成集成電路芯片封裝。接著，將引腳I固定于電路板6上，就可使此集成電路芯片2成為電路板6上電路的一部分。 隨著集成電路芯片封裝技術(shù)的演進(jìn)，在導(dǎo)線架10中，需要將引腳與引腳間的間距(pitch)微縮以縮小集成電路芯片封裝的尺寸，但此現(xiàn)有技術(shù)的導(dǎo)線架封裝，在縮短引腳與引腳間的間距上，有其瓶頸，因此限制了導(dǎo)線架封裝技術(shù)在尺寸微縮上的發(fā)展，無法降低整體電路的空間成本。另外，在導(dǎo)線3的消耗上，也無法減少。有鑒于此，本發(fā)明即針對上述現(xiàn)有技術(shù)的不足，提出一種集成電路芯片封裝及其制造方法，可進(jìn)一步降低集成電路芯片封裝尺寸，并減少導(dǎo)線的消耗，以減少整體集成電路芯片封裝的成本。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足與缺陷，提出一種集成電路芯片封裝及其制造方法。為達(dá)上述目的，就其中一個(gè)觀點(diǎn)言，本發(fā)明提供了一種集成電路芯片封裝，用以封裝一集成電路芯片，包含一導(dǎo)線架，包括一由多個(gè)導(dǎo)電單元所組成的導(dǎo)線架陣列，其中部分導(dǎo)電單元具有第一延伸導(dǎo)線；至少一線路重布層，具有多個(gè)第二延伸導(dǎo)線，當(dāng)僅有一層線路重布層時(shí)，該多個(gè)第二延伸導(dǎo)線分別用以電性連接至該導(dǎo)線架的第一延伸導(dǎo)線，當(dāng)有兩層以上的線路重布層時(shí)，該多個(gè)第二延伸導(dǎo)線分別用以電性連接至該導(dǎo)線架的第一延伸導(dǎo)線或不同線路重布層的第二延伸導(dǎo)線；以及一錫球陣列，具有多個(gè)錫球，用以電性連接至該導(dǎo)線架陣列。就另一個(gè)觀點(diǎn)言，本發(fā)明提供了一種集成電路芯片封裝的制造方法，包含提供一導(dǎo)線架，該導(dǎo)線架包括一由多個(gè)導(dǎo)電單元所組成的導(dǎo)線架陣列，其中部分導(dǎo)電單元具有第一延伸導(dǎo)線；形成至少一線路重布層，具有多個(gè)第二延伸導(dǎo)線，當(dāng)僅有一層線路重布層時(shí)，該多個(gè)第二延伸導(dǎo)線分別用以電性連接至該導(dǎo)線架的第一延伸導(dǎo)線，當(dāng)有兩層以上的線路重布層時(shí)，該多個(gè)第二延伸導(dǎo)線分別用以電性連接至該導(dǎo)線架的第一延伸導(dǎo)線或不同線路重布層的第二延伸導(dǎo)線；以及電性連接一具有多個(gè)錫球的錫球陣列至該導(dǎo)線架。在一種實(shí)施型態(tài)中，于導(dǎo)線架與錫球陣列之間，可更包含由多個(gè)金屬焊墊所組成的金屬焊墊陣列，該多個(gè)金屬焊墊分別電性連接至該多個(gè)導(dǎo)電單元；以及包覆金屬焊墊陣列的包覆層。其中，包覆層例如可為但不限于為防焊綠漆(Solder Mask)。下面通過具體實(shí)施例詳加說明，當(dāng)更容易了解本發(fā)明的目的、技術(shù)內(nèi)容、特點(diǎn)及其所達(dá)成的功效。


圖IA顯示現(xiàn)有技術(shù)的導(dǎo)線架封裝俯視示意圖；圖IB顯示現(xiàn)有技術(shù)的導(dǎo)線架封裝剖視示意圖；
圖2A-2F顯示本發(fā)明的第一個(gè)實(shí)施例；圖3顯示本發(fā)明的另一個(gè)實(shí)施例；圖4顯示本發(fā)明的又另一個(gè)實(shí)施例。圖中符號說明I引腳2集成電路芯片3導(dǎo)線4封膠層5芯片模板6電路板10，11 導(dǎo)線架12導(dǎo)電單元13第一延伸導(dǎo)線14金屬焊墊15包覆層21線路重布層22第二延伸導(dǎo)線221第一端222第二端31芯片焊墊41錫球陣列42錫球51連接層52連接栓53凸塊
具體實(shí)施例方式本發(fā)明中的圖式均屬示意，主要意在表示各結(jié)構(gòu)部分間的關(guān)系，至于形狀、厚度與寬度則并未依照比例繪制。請參閱圖2A-2F,顯示本發(fā)明的第一個(gè)實(shí)施例。如圖2A所示,導(dǎo)線架11包括一個(gè)由多個(gè)導(dǎo)電單元12所組成的導(dǎo)線架陣列，部分導(dǎo)電單元12具有第一延伸導(dǎo)線13。其中，導(dǎo)電單元12例如但不限于如圖所示的圓形，亦可以為方形或其它任意形狀；并且，第一延伸導(dǎo)線13例如但不限于如圖2A所示，將所有第一延伸導(dǎo)線13的末端都延伸至導(dǎo)線架的邊緣，亦可以視線路重布的安排，將第一延伸導(dǎo)線13延伸至其它適當(dāng)?shù)奈恢?。接下來請參閱圖2B，顯示線路重布層21，包括多個(gè)第二延伸導(dǎo)線22，每一第二延伸導(dǎo)線22具有第一端221與第二端222，其中第二端222分別用以電性連接至導(dǎo)線架11的第一延伸導(dǎo)線13的末端。根據(jù)本發(fā)明的概念，線路重布層21可以為單一層或多層，不過在本實(shí)施例中，為使圖標(biāo)簡化以使多層間的關(guān)系易于一目了然，僅以線路重布層21為單一層為例。如果采用多層線路重布層21的實(shí)施方式，則僅需按照電性連接的需 要，使不同層的第二延伸導(dǎo)線22適當(dāng)?shù)厣舷逻B接，并適當(dāng)?shù)仉娦赃B接至導(dǎo)線架11的第一延伸導(dǎo)線13，即可。再接著請參閱圖2C，此俯視示意圖說明本實(shí)施例中，將線路重布層21形成于導(dǎo)線架11上，并于完成重布層21與導(dǎo)線架11的電性連接后，將集成電路芯片2設(shè)置于線路重布層21上，且集成電路芯片2上，具有多個(gè)芯片焊墊31，用以分別電性連接至第二延伸導(dǎo)線22的第一端221。由俯視示意圖視之，第二延伸導(dǎo)線22的第二端222，與第一延伸導(dǎo)線13的末端重疊，此導(dǎo)線的布局是為了便利電性連接的目的，其中的電性連接方式將于后文中舉例說明。而第二延伸導(dǎo)線22的第一端221，較佳地安排在集成電路芯片2的周圍，以利電性連接至芯片焊墊31。再接下來請參閱圖2D，如圖所示，芯片焊墊31與第二延伸導(dǎo)線22的第一端221，以打線技術(shù)利用導(dǎo)線13電性連接，或以覆晶技術(shù)利用凸塊53電性連接。請同時(shí)參閱圖2E，顯示圖2D中BB’剖線的剖視示意圖，集成電路芯片2黏著于線路重布層21上，經(jīng)過打線后，集成電路芯片2經(jīng)由導(dǎo)線3電性連接至線路重布層21中第二延伸導(dǎo)線22的第一端221 ；圖2F顯示以覆晶技術(shù)利用凸塊53電性連接芯片焊墊31與第二延伸導(dǎo)線22的第一端221的剖視示意圖。接著以封膠層4封膠集成電路芯片2、與線路重布層21。而延伸導(dǎo)線22的第二端222經(jīng)由連接層51中的連接栓52，以電性連接至導(dǎo)線架11中的第一延伸導(dǎo)線13末端。接著，將錫球陣列41中的多個(gè)錫球42分別連接至多個(gè)導(dǎo)電單元12，就完成集成電路芯片封裝。圖3顯示本發(fā)明的另一個(gè)實(shí)施例，與第一個(gè)實(shí)施例不同的是，本實(shí)施例的集成電路芯片封裝，于導(dǎo)線架11與錫球陣列41之間，更包含由多個(gè)金屬焊墊14所組成的金屬焊墊陣列，且多個(gè)金屬焊墊14分別電性連接至導(dǎo)線架陣列中的多個(gè)導(dǎo)電單元12;以及包覆金屬焊墊陣列的包覆層15。其中，包覆層15例如可為但不限于為防焊綠漆。圖4顯示本發(fā)明的又另一個(gè)實(shí)施例，與第一個(gè)實(shí)施例不同的是，本實(shí)施例包含多層的線路重布層21，并以多層的連接層51電性連接。本發(fā)明通過單層或多層線路重布的方式，縮短了封裝打線的距離、節(jié)省了打線成本，并避免了現(xiàn)有技術(shù)打線距離遠(yuǎn)近不一所造成的布局困擾，使引腳與引腳間的間距得以微縮，降低了整體電路的空間成本。以上已針對較佳實(shí)施例來說明本發(fā)明，只是以上所述，僅為使本領(lǐng)域技術(shù)人員易于了解本發(fā)明的內(nèi)容，并非用來限定本發(fā)明的權(quán)利范圍。在本發(fā)明的相同精神下，本領(lǐng)域技術(shù)人員可以思及各種等效變化。例如，導(dǎo)線架陣列、錫球陣列、或金屬焊墊陣列除了矩形的排形狀外，亦可以為其它任意的形狀排列；又如，集成電路芯片上的芯片焊墊，不限于設(shè)置于集成電路邊緣，當(dāng)然也可以設(shè)置于集成電路芯片上的其它位置。本發(fā) 明的范圍應(yīng)涵蓋上述及其它所有等效變化。
權(quán)利要求
1.一種集成電路芯片封裝，用以封裝一集成電路芯片，其特征在于，包含 一導(dǎo)線架，包括一由多個(gè)導(dǎo)電單元所組成的導(dǎo)線架陣列，其中部分導(dǎo)電單元具有第一延伸導(dǎo)線； 至少一線路重布層，具有多個(gè)第二延伸導(dǎo)線，當(dāng)僅有一層線路重布層時(shí)，該多個(gè)第二延伸導(dǎo)線分別用以電性連接至該導(dǎo)線架的第一延伸導(dǎo)線，當(dāng)有兩層以上的線路重布層時(shí)，該多個(gè)第二延伸導(dǎo)線分別用以電性連接至該導(dǎo)線架的第一延伸導(dǎo)線或不同線路重布層的第二延伸導(dǎo)線；以及 一錫球陣列，具有多個(gè)錫球，用以電性連接至該導(dǎo)線架陣列。
2.如權(quán)利要求I所述的集成電路芯片封裝，其中，還包含一封膠層，用以覆蓋該線路重布層、與該集成電路芯片。
3.如權(quán)利要求I所述的集成電路芯片封裝，其中，還包含 一金屬焊墊陣列，具有多個(gè)金屬焊墊，用以電性連接至該導(dǎo)線架陣列；以及 一包覆層，包覆該金屬焊墊陣列。
4.如權(quán)利要求3所述的集成電路芯片封裝，其中，該包覆層包括一防焊綠漆。
5.如權(quán)利要求I所述的集成電路芯片封裝，其中，該集成電路芯片具有多個(gè)芯片焊墊，利用打線技術(shù)或覆晶技術(shù)將該芯片焊墊電連接至該第二延伸導(dǎo)線。
6.一種集成電路芯片封裝的制造方法，其特征在于，包含 提供一導(dǎo)線架，該導(dǎo)線架包括一由多個(gè)導(dǎo)電單元所組成的導(dǎo)線架陣列，其中部分導(dǎo)電單元具有第一延伸導(dǎo)線； 形成至少一線路重布層，具有多個(gè)第二延伸導(dǎo)線，當(dāng)僅有一層線路重布層時(shí)，該多個(gè)第二延伸導(dǎo)線分別用以電性連接至該導(dǎo)線架的第一延伸導(dǎo)線，當(dāng)有兩層以上的線路重布層時(shí)，該多個(gè)第二延伸導(dǎo)線分別用以電性連接至該導(dǎo)線架的第一延伸導(dǎo)線或不同線路重布層的第二延伸導(dǎo)線；以及 電性連接一具有多個(gè)錫球的錫球陣列至該導(dǎo)線架。
7.如權(quán)利要求6所述的集成電路芯片封裝的制造方法，其中，還包含以一封膠層，覆蓋該線路重布層、與該集成電路芯片。
8.如權(quán)利要求6所述的集成電路芯片封裝的制造方法，其中，還包含 提供一金屬焊墊陣列，具有多個(gè)金屬焊墊，用以電性連接至該導(dǎo)線架陣列；以及 以一包覆層，包覆該金屬焊墊陣列。
9.如權(quán)利要求8所述的集成電路芯片封裝的制造方法，其中，該包覆層包括一防焊綠漆。
10.如權(quán)利要求6所述的集成電路芯片封裝的制造方法，其中，還包含利用打線技術(shù)或覆晶技術(shù)將該集成電路芯片上的多個(gè)芯片焊墊，電連接至該第二延伸導(dǎo)線。
全文摘要
本發(fā)明提出一種集成電路芯片封裝及其制造方法。集成電路芯片封裝包含導(dǎo)線架，包括由多個(gè)導(dǎo)電單元所組成的導(dǎo)線架陣列，其中部分導(dǎo)電單元具有第一延伸導(dǎo)線；至少一線路重布層，具有多個(gè)第二延伸導(dǎo)線，分別用以電性連接至導(dǎo)線架的第一延伸導(dǎo)線或不同線路重布層的第二延伸導(dǎo)線；以及錫球陣列，具有多個(gè)錫球，用以電性連接至該導(dǎo)線架陣列。
文檔編號H01L23/485GK102779803SQ201110123658
公開日2012年11月14日 申請日期2011年5月10日 優(yōu)先權(quán)日2011年5月10日
發(fā)明者吳雅慈, 楊席珍 申請人:立锜科技股份有限公司