專(zhuān)利名稱(chēng)：改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝及其中的結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體集成電路制造領(lǐng)域，更確切的說(shuō)，本發(fā)明涉及改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝及其中的結(jié)構(gòu)。
背景技術(shù)：
隨著半導(dǎo)體組件集成度越來(lái)越高，散熱和量子隧道效應(yīng)成為芯片小型化工藝技術(shù)的新的難題，而應(yīng)變硅技術(shù)(Stain silicon)采用一種成本相對(duì)較低、可大規(guī)模應(yīng)用的方法來(lái)加大硅原子間距，從而減小電子通行所受到的阻礙，即減小了電阻，器件的發(fā)熱量和能耗得到一定的降低，運(yùn)行速度則得以提升，而這段擴(kuò)張的空間就是電子流動(dòng)的空間，從而有效降低了散熱問(wèn)題和量子隧道效應(yīng)。當(dāng)前，應(yīng)變硅技術(shù)作為先進(jìn)集成電路制造中的必選項(xiàng)，應(yīng)變硅及其相關(guān)技術(shù)已經(jīng)成為熱點(diǎn)，尤其在45納米節(jié)點(diǎn)應(yīng)變硅技術(shù)集成工藝已經(jīng)得到大范圍的應(yīng)用，而對(duì)于金屬前介質(zhì)沉積工藝段內(nèi)anterlayer dielectric loop，簡(jiǎn)稱(chēng)ILD loop)，雙應(yīng)力氮化硅薄膜 (Dual Stress Liner，簡(jiǎn)稱(chēng)DSL)已成為必選項(xiàng)；就目前工藝集成來(lái)說(shuō)，不同應(yīng)力薄膜的交疊區(qū)域處理是一個(gè)難點(diǎn)，如圖1所示，在雙應(yīng)力氮化硅薄膜制備工藝中，在柵極(gate ) 11上易形成壓應(yīng)力層(Tensile nitride) 12和張應(yīng)力層(Compressive nitride) 13的交疊區(qū)域 (Nitride oVerlap)14，很容易因?yàn)榻化B區(qū)域而造成制程良率(Possible yield)的損失，增大最終電路開(kāi)路的可能性。因此急需找到一種和現(xiàn)有工藝兼容，并且不產(chǎn)生工藝缺陷的工藝方法。目前對(duì)于上述問(wèn)題，主要通過(guò)干蝕法工藝的調(diào)整或者在版圖設(shè)計(jì)時(shí)加以考量以盡量減少對(duì)制程良率的影響，雖然能減少對(duì)制程良率的影響，但是相應(yīng)增加了工藝控制的難度。而微電子研究中 A、( Interuniversity Microelectronics Centre,簡(jiǎn)稱(chēng) IMEC)對(duì)比傳統(tǒng)工藝提出一種采用濺射的方法來(lái)改善，如圖加-c所示為傳統(tǒng)工藝流程，在DSL工藝之后， 進(jìn)行ILD和機(jī)械化學(xué)研磨(chemical mechanical Polishing，簡(jiǎn)稱(chēng)CMP)，最后刻蝕(Etch) 形成通孔；如圖3a-c所示為采用濺射工藝，在DSL工藝之后，進(jìn)行濺射工藝(Sputter)，ILD 和CMP，最后刻蝕(Etch)形成通孔，雖然同樣能減少對(duì)制程良率的影響，但是存在著明顯的等離子損傷(plasma damage)的風(fēng)險(xiǎn)。

發(fā)明內(nèi)容
鑒于上述問(wèn)題，本發(fā)明提供了一種改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，在一襯底上形成有多個(gè)第一、第二半導(dǎo)體器件，其中，包括以下步驟
在第一、第二半導(dǎo)體器件所包含的第一、第二柵極結(jié)構(gòu)及襯底上，依次淀積第一氮化物層和第一氧化物層；
刻蝕去除第二半導(dǎo)體器件區(qū)域及第二柵極結(jié)構(gòu)上方的第一氧化物層和第一氮化物層； 之后在第二半導(dǎo)體器件所在的襯底及第二柵極結(jié)構(gòu)上，依次淀積第二氮化物層和第二氧化物層，其中，所述第二氮化物層同時(shí)還覆蓋剩余的第一氧化物層；刻蝕去除第一半導(dǎo)體器件上方的部分第二氧化物層，濕法刻蝕去除第一半導(dǎo)體器件區(qū)域上方的第二氮化物層，及剩余的第一氧化物層與剩余的第二氧化物層交疊區(qū)域中的第二氮化物層，交疊區(qū)域延伸至剩余第二氧化物層下方的區(qū)域中的第二氮化物層也同時(shí)被刻蝕掉；濕法刻蝕去除剩余的第一氧化物層和剩余的第二氧化物層。上述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其中，所述第一半導(dǎo)體器件為 NMOS器件，所述第二半導(dǎo)體器件為PMOS器件。上述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其中，所述第一柵極結(jié)構(gòu)為 NMOS柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)為PMOS柵極結(jié)構(gòu)。上述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其中，所述第一、第二柵極結(jié)構(gòu)均包括有介電層、柵極、側(cè)墻和偏置隔離墻，所述介電層設(shè)置在所述柵極和所述襯底之間， 所述偏置隔離墻設(shè)置于所述柵極的側(cè)壁上與所述介電層接觸，所述側(cè)墻設(shè)置于所述偏置隔離墻的側(cè)壁上與所述介電層接觸，其中，所述偏置隔離墻位于所述柵極和所述側(cè)墻之間。上述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其中，采用干法刻蝕以去除第二半導(dǎo)體器件區(qū)域及第二柵極結(jié)構(gòu)上方的第一氧化物層和第一氮化物層。上述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其中，采用干法刻蝕以去除第一半導(dǎo)體器件上方的部分第二氧化物層。上述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其中，所述濕法刻蝕去除第一半導(dǎo)體器件區(qū)域上方的第二氮化物層時(shí)，采用磷酸溶液進(jìn)行所述的濕法刻蝕。上述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其中，所述濕法刻蝕去除剩余的第一氧化物層和剩余的第二氧化物層時(shí)，采用氫氟酸溶液進(jìn)行所述的濕法刻蝕。上述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其中，所述第一氮化物層為為張應(yīng)力氮化物層，所述第二氮化物層為壓應(yīng)力氮化物層。上述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其中，所述第一氮化物層和所述第二氮化物層的制備順序可以互換。本發(fā)明還提供了一種改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝中的結(jié)構(gòu)，包括一形成有多個(gè)第一、第二半導(dǎo)體器件的襯底，其中，還包括
一設(shè)置在第一半導(dǎo)體器件區(qū)域的第一柵極結(jié)構(gòu)及襯底上的第一氮化物層，第一氧化物層設(shè)置在所述第一氮化物層上；第二氮化物層設(shè)置所述第一氧化物層上，同時(shí)覆蓋第二半導(dǎo)體器件區(qū)域的第二柵極結(jié)構(gòu)及襯底。上述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝中的結(jié)構(gòu)，其中，所述第一半導(dǎo)體器件為NMOS器件，所述第二半導(dǎo)體器件為PMOS器件。上述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝中的結(jié)構(gòu)，其中，所述第一柵極結(jié)構(gòu)為NMOS柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)為PMOS柵極結(jié)構(gòu)。上述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝中的結(jié)構(gòu)，其中，所述第一、第二柵極結(jié)構(gòu)均包括有介電層、柵極、側(cè)墻和偏置隔離墻，所述介電層設(shè)置在所述柵極和所述襯底之間，所述偏置隔離墻設(shè)置于所述柵極的側(cè)壁上與所述介電層接觸，所述側(cè)墻設(shè)置于所述偏置隔離墻的側(cè)壁上與所述介電層接觸，其中，所述偏置隔離墻位于所述柵極和所述側(cè)墻之間。上述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝中的結(jié)構(gòu)，其中，所述第一氮化物層為為張應(yīng)力氮化物層，所述第二氮化物層為壓應(yīng)力氮化物層。與現(xiàn)有技術(shù)相比，本發(fā)明提出一種改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝及其中的結(jié)構(gòu)，通過(guò)采用氮化物層-氧化物層-氮化物層-氧化物層(SiN-oxide- SiN-oxide) 結(jié)構(gòu)及在DSL工藝整合中采用濕法刻蝕工藝進(jìn)行選擇性刻蝕，使本發(fā)明具有以下優(yōu)點(diǎn)
1、采用濕法刻蝕工藝，不會(huì)產(chǎn)生等離子損傷；
2、通過(guò)干法刻蝕工藝打開(kāi)第一、二氧化物層(oxide)時(shí)，不會(huì)對(duì)氧化物層及其下層氮化物層(SiN)的過(guò)刻蝕。3、能充分利用氫氟酸(HF)對(duì)氧化物層和磷酸(HPO)對(duì)氮化物層的濕法刻蝕選擇性，可以降低交疊區(qū)域中的氮化物的高度，從而降低了最終電路開(kāi)路的可能性。本領(lǐng)域的技術(shù)人員閱讀以下較佳實(shí)施例的詳細(xì)說(shuō)明，并參照附圖之后，本發(fā)明的這些和其他方面的優(yōu)勢(shì)無(wú)疑將顯而易見(jiàn)。


參考所附附圖，以更加充分的描述本發(fā)明的實(shí)施例。然而，所附附圖僅用于說(shuō)明和闡述，并不構(gòu)成對(duì)本發(fā)明范圍的限制。圖1是本發(fā)明中背景技術(shù)應(yīng)力層交疊區(qū)域結(jié)構(gòu)示意圖； 圖加-c是本發(fā)明中背景技術(shù)傳統(tǒng)工藝流程示意圖3a_c是本發(fā)明中背景技術(shù)采用濺射工藝流程示意圖； 圖4a_g是本發(fā)明改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝流程示意圖； 圖5是本發(fā)明改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝中的結(jié)構(gòu)示意圖。
具體實(shí)施例方式參見(jiàn)圖如-g所示，本發(fā)明提供了一種改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝， 其中，包括以下步驟
在設(shè)置有NMOS柵極結(jié)構(gòu)221和PMOS柵極結(jié)構(gòu)222的襯底21上，依次淀積第一氮化物層23覆蓋襯底21、NM0S柵極結(jié)構(gòu)221和PMOS柵極結(jié)構(gòu)222 ；其中，第一氮化物層23的材質(zhì)為張應(yīng)力氮化硅(Tensile SiN);NM0S柵極結(jié)構(gòu)221包括介電層2211、柵極2212、側(cè)墻2213和偏置隔離墻2214，介電層2211設(shè)置在柵極2212和襯底21之間，偏置隔離墻2214設(shè)置于柵極 2212的側(cè)壁上與介電層2211接觸，側(cè)墻2213設(shè)置于偏置隔離墻2214的側(cè)壁上與介電層2211 接觸，偏置隔離墻2214位于柵極2212和側(cè)墻2213之間；PMOS柵極結(jié)構(gòu)222包括介電層2221、 柵極2 222、側(cè)墻22m和偏置隔離墻2224，介電層2221設(shè)置在柵極22”和襯底21之間，偏置隔離墻22m設(shè)置于柵極22。的側(cè)壁上與介電層2221接觸，側(cè)墻22m設(shè)置于偏置隔離墻22M的側(cè)壁上與介電層2221接觸，偏置隔離墻22m位于柵極22。和側(cè)墻22”之間，位于NMOS柵極結(jié)構(gòu)221下方的襯底部分為NMOS基底211，位于PMOS柵極結(jié)構(gòu)222下方的襯底部分為PMOS 基底212 ο顯影出PMOS基底212區(qū)域，采用干法刻蝕去除掉PMOS基底212和PMOS柵極結(jié)構(gòu) 222上的第一氮化物層和第一氧化物層，以形成位于NMOS基底211和PMOS柵極結(jié)構(gòu)221上的NMOS氮化物層231和NMOS氧化物層241 ；再依次淀積第二氮化物層25和第二氧化物層 26，形成氮化物-氧化物-氮化物-氧化物(SiN-oxide- SiN-oxide)結(jié)構(gòu)，第二氧化物層26與NMOS氧化物層241疊加形成交疊區(qū)域并延伸至第二氧化物層沈下方形成區(qū)域251 ；其中，第二氮化物層26的材質(zhì)為壓應(yīng)力氮化物(Compressive SiN)；顯影出NMOS基底211區(qū)域，干法刻蝕去除位于NMOS基底211上方的第二氧化物層，以形成PMOS氧化物層沈1。采用磷酸(HPO)溶液進(jìn)行濕法刻蝕，以去除NMOS氧化物層241上的第二氮化物層及區(qū)域251中第二氮化物層，形成PMOS氮化物層252 ；進(jìn)一步的，采用氫氟酸(HF)溶液濕法刻蝕去除NMOS氧化物層241和PMOS氧化物層沈1，最終使NMOS氮化物層231為張應(yīng)力層， PMOS氮化物層241為壓應(yīng)力層。進(jìn)行高濃度等離子流工藝(high density plasma，簡(jiǎn)稱(chēng)HDP)淀積硅化玻璃 (phosphosilicate glass,簡(jiǎn)禾爾 PSG)或通過(guò)高深寬比工藝(high aspect ratio process, 簡(jiǎn)稱(chēng)HARP)淀積氧化物(oxide)，然后進(jìn)行金屬前介質(zhì)沉積工藝(Interlayer dielectric, 簡(jiǎn)稱(chēng)ILD)和化學(xué)機(jī)械研磨工藝(chemical mechanical Polishing，簡(jiǎn)稱(chēng)CMP)。進(jìn)一步的，上述的張應(yīng)力層和壓應(yīng)力層的制備順序可以互換。本發(fā)明還提供了一種改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝中的結(jié)構(gòu)，包括 一設(shè)置有NMOS柵極結(jié)構(gòu)321和PMOS柵極結(jié)構(gòu)322的襯底31，其中，NMOS柵極結(jié)構(gòu)321
包括介電層3211、柵極3212、側(cè)墻3213和偏置隔離墻3214，介電層3211設(shè)置在柵極3212和襯底31之間，偏置隔離墻3214設(shè)置于柵極3212的側(cè)壁上與介電層3211接觸，側(cè)墻3213設(shè)置于偏置隔離墻3214的側(cè)壁上與介電層3211接觸，偏置隔離墻32w位于柵極3212和側(cè)墻3213之間；PMOS柵極結(jié)構(gòu)322包括介電層3221、柵極3 222、側(cè)墻3廣和偏置隔離墻3 224，介電層3221 設(shè)置在柵極32”和襯底31之間，偏置隔離墻32m設(shè)置于柵極32”的側(cè)壁上與介電層3221接觸，側(cè)墻32”設(shè)置于偏置隔離墻32m的側(cè)壁上與介電層3221接觸，偏置隔離墻32m位于柵極 3222和側(cè)墻32m之間，位于NMOS柵極結(jié)構(gòu)321下方的襯底部分為NMOS基底311，位于PMOS 柵極結(jié)構(gòu)322下方的襯底部分為PMOS基底312。第一氮化物層33覆蓋NMOS柵極結(jié)構(gòu)321及NMOS基底311上，第一氧化物層34覆蓋第一氮化物層33上；第二氮化物層35覆蓋第一氧化物層34、PMOS柵極結(jié)構(gòu)322及NMOS 基底312上。其中，第一氮化物層33材質(zhì)為張應(yīng)力氮化硅(Tensile SiN)，第二氮化物層35的材質(zhì)為壓應(yīng)力氮化物(Compressive SiN)。本發(fā)明提出一種改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝及其中的結(jié)構(gòu)，通過(guò)采用氮化物層-氧化物層-氮化物層-氧化物層(SiN-oxide- SiN-oxide)結(jié)構(gòu)及在DSL工藝整合中采用濕法刻蝕工藝進(jìn)行選擇性刻蝕，不僅不會(huì)產(chǎn)生等離子損傷，還能充分利用氫氟酸(HF)對(duì)氧化物層和磷酸(HPO)對(duì)氮化物層的濕法刻蝕選擇性，以降低交疊區(qū)域中的氮化物的高度，而干法刻蝕工藝打開(kāi)第一、二氧化物層(oxide)時(shí)，也不會(huì)對(duì)氧化物層及其下層氮化物層(SiN)的過(guò)刻蝕，從而降低了最終電路開(kāi)路的可能性。通過(guò)說(shuō)明和附圖，給出了具體實(shí)施方式
的特定結(jié)構(gòu)的典型實(shí)施例，基于本發(fā)明精神，還可作其他的轉(zhuǎn)換。盡管上述發(fā)明提出了現(xiàn)有的較佳實(shí)施例，然而，這些內(nèi)容并不作為局限。對(duì)于本領(lǐng)域的技術(shù)人員而言，閱讀上述說(shuō)明后，各種變化和修正無(wú)疑將顯而易見(jiàn)。 因此，所附的權(quán)利要求書(shū)應(yīng)看作是涵蓋本發(fā)明的真實(shí)意圖和范圍的全部變化和修正。在權(quán)利要求書(shū)范圍內(nèi)任何和所有等價(jià)的范圍與內(nèi)容，都應(yīng)認(rèn)為仍屬本發(fā)明的意圖和范圍內(nèi)。
權(quán)利要求
1.一種改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，在一襯底上形成有多個(gè)第一、第二半導(dǎo)體器件，其特征在于，包括以下步驟在第一、第二半導(dǎo)體器件所包含的第一、第二柵極結(jié)構(gòu)及襯底上，依次淀積第一氮化物層和第一氧化物層；刻蝕去除第二半導(dǎo)體器件區(qū)域及第二柵極結(jié)構(gòu)上方的第一氧化物層和第一氮化物層； 之后在第二半導(dǎo)體器件所在的襯底及第二柵極結(jié)構(gòu)上，依次淀積第二氮化物層和第二氧化物層，其中，所述第二氮化物層同時(shí)還覆蓋剩余的第一氧化物層；刻蝕去除第一半導(dǎo)體器件上方的部分第二氧化物層，濕法刻蝕去除第一半導(dǎo)體器件區(qū)域上方的第二氮化物層，及剩余的第一氧化物層與剩余的第二氧化物層交疊區(qū)域中的第二氮化物層，交疊區(qū)域延伸至剩余第二氧化物層下方的區(qū)域中的第二氮化物層也同時(shí)被刻蝕掉；濕法刻蝕去除剩余的第一氧化物層和剩余的第二氧化物層。
2.如權(quán)利要求1所述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其特征在于，所述第一半導(dǎo)體器件為NMOS器件，所述第二半導(dǎo)體器件為PMOS器件。
3.如權(quán)利要求1所述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其特征在于，所述第一柵極結(jié)構(gòu)為NMOS柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)為PMOS柵極結(jié)構(gòu)。
4.如權(quán)利要求1所述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其特征在于，所述第一、第二柵極結(jié)構(gòu)均包括有介電層、柵極、側(cè)墻和偏置隔離墻，所述介電層設(shè)置在所述柵極和所述襯底之間，所述偏置隔離墻設(shè)置于所述柵極的側(cè)壁上與所述介電層接觸，所述側(cè)墻設(shè)置于所述偏置隔離墻的側(cè)壁上與所述介電層接觸，其中，所述偏置隔離墻位于所述柵極和所述側(cè)墻之間。
5.如權(quán)利要求1所述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其特征在于，采用干法刻蝕以去除第二半導(dǎo)體器件區(qū)域及第二柵極結(jié)構(gòu)上方的第一氧化物層和第一氮化物層。
6.如權(quán)利要求1所述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其特征在于，采用干法刻蝕以去除第一半導(dǎo)體器件上方的部分第二氧化物層。
7.如權(quán)利要求1所述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其特征在于，所述濕法刻蝕去除第一半導(dǎo)體器件區(qū)域上方的第二氮化物層時(shí)，采用磷酸溶液進(jìn)行所述的濕法刻蝕。
8.如權(quán)利要求1所述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其特征在于，所述濕法刻蝕去除剩余的第一氧化物層和剩余的第二氧化物層時(shí)，采用氫氟酸溶液進(jìn)行所述的濕法刻蝕。
9.如權(quán)利要求1所述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其特征在于，所述第一氮化物層為為張應(yīng)力氮化物層，所述第二氮化物層為壓應(yīng)力氮化物層。
10.如權(quán)利要求1所述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝，其特征在于，所述第一氮化物層和所述第二氮化物層的制備順序可以互換。
11.一種改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝中的結(jié)構(gòu)，包括一形成有多個(gè)第一、 第二半導(dǎo)體器件的襯底，其特征在于，還包括一設(shè)置在第一半導(dǎo)體器件區(qū)域的第一柵極結(jié)構(gòu)及襯底上的第一氮化物層，第一氧化物層設(shè)置在所述第一氮化物層上；第二氮化物層設(shè)置所述第一氧化物層上，同時(shí)覆蓋第二半導(dǎo)體器件區(qū)域的第二柵極結(jié)構(gòu)及襯底。
12.如權(quán)利要求11所述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝中的結(jié)構(gòu)，其特征在于，所述第一半導(dǎo)體器件為NMOS器件，所述第二半導(dǎo)體器件為PMOS器件。
13.如權(quán)利要求11所述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝中的結(jié)構(gòu)，其特征在于，所述第一柵極結(jié)構(gòu)為NMOS柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)為PMOS柵極結(jié)構(gòu)。
14.如權(quán)利要求11所述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝中的結(jié)構(gòu)，其特征在于，所述第一、第二柵極結(jié)構(gòu)均包括有介電層、柵極、側(cè)墻和偏置隔離墻，所述介電層設(shè)置在所述柵極和所述襯底之間，所述偏置隔離墻設(shè)置于所述柵極的側(cè)壁上與所述介電層接觸，所述側(cè)墻設(shè)置于所述偏置隔離墻的側(cè)壁上與所述介電層接觸，其中，所述偏置隔離墻位于所述柵極和所述側(cè)墻之間。
15.如權(quán)利要求11所述的改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝中的結(jié)構(gòu)，其特征在于，所述第一氮化物層為為張應(yīng)力氮化物層，所述第二氮化物層為壓應(yīng)力氮化物層。
全文摘要
本發(fā)明一般涉及半導(dǎo)體集成電路制造領(lǐng)域，更確切的說(shuō)，本發(fā)明涉及改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝及其中的結(jié)構(gòu)。本發(fā)明公開(kāi)了一種改善雙應(yīng)力氮化硅薄膜集成的全濕法工藝及其中的結(jié)構(gòu)，通過(guò)采用氮化物層-氧化物層-氮化物層-氧化物層(SiN-oxide-SiN-oxide)結(jié)構(gòu)及在DSL工藝整合中采用濕法刻蝕工藝進(jìn)行選擇性刻蝕，不僅不會(huì)產(chǎn)生等離子損傷，還能充分利用氫氟酸(HF)對(duì)氧化物層和磷酸(HPO)對(duì)氮化物層的濕法刻蝕選擇性，以降低交疊區(qū)域中的氮化物的高度，而干法刻蝕工藝打開(kāi)第一、二氧化物層(oxide)時(shí)，也不會(huì)對(duì)氧化物層及其下層氮化物層(SiN)的過(guò)刻蝕，從而降低了最終電路開(kāi)路的可能性。
文檔編號(hào)H01L21/8238GK102420126SQ20111015072
公開(kāi)日2012年4月18日 申請(qǐng)日期2011年6月7日 優(yōu)先權(quán)日2011年6月7日
發(fā)明者張文廣, 徐強(qiáng), 鄭春生, 陳玉文 申請(qǐng)人:上海華力微電子有限公司