專利名稱：半導(dǎo)體器件和制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包含電容元件的半導(dǎo)體器件以及制造半導(dǎo)體器件的方法。
背景技術(shù)：
電容元件經(jīng)常被包含到半導(dǎo)體器件中。由于近年來半導(dǎo)體器件的小型化的發(fā)展，需要增加電容元件的電容，而不增加其平面形狀。例如，日本未經(jīng)審查的專利公布 No. 2008-288408和日本未經(jīng)審查的專利公布No. 2007-158222公開了 為了增加電容元件的電容，將電容元件形成為三維類型。另外，為了在不增加電容元件的面積的情況下增加其電容，可以減小電容電介質(zhì)膜的厚度，或者可以升高電容電介質(zhì)膜的相對電容率。然而，當(dāng)過度減小電容電介質(zhì)膜的厚度時，泄漏電流增加。另一方面，日本未經(jīng)審查的專利公布No. 2008-288408的技術(shù)公開了 通過向電介質(zhì)膜加入Y或La，能夠升高電介質(zhì)膜的介電常數(shù)。另外，日本未經(jīng)審查的專利公布No. 2007-158222公開了 通過在非晶氮化鈦膜的外部形成下電極的上層，使電容電介質(zhì)膜變?yōu)榉蔷У?。根?jù)日本未經(jīng)審查的專利公布 No. 2008-288408，能夠通過形成這樣的結(jié)構(gòu)來抑制泄漏電流，同時使電容電介質(zhì)膜的電容率高。同時，日本未經(jīng)審查的專利公布No. 2010-3742公開了 為了提高是電容元件的下電極的TiN膜的平坦性，可以使TiN膜的表層部分為非晶或微晶。如上面所提到的，為了使半導(dǎo)體器件小型化，需要增加電容元件的電容，而不增加其平面形狀。這時，還需要抑制電容元件的泄漏電流的增加。

發(fā)明內(nèi)容
本發(fā)明人關(guān)注以下事實用作電容電介質(zhì)膜的金屬氧化物膜包括多個相，并且在高溫出現(xiàn)的相的介電常數(shù)比在室溫出現(xiàn)的相的介電常數(shù)高，并且本發(fā)明人做出了本發(fā)明。在一個實施例中，提供了一種半導(dǎo)體器件，包括基板；形成在基板中的晶體管； 形成在基板和晶體管上方的多層互連層；和形成在多層互連層中的電容元件，其中電容元件包括包含金屬的下電極；形成在下電極上方且由金屬氧化物膜制成的電介質(zhì)膜；和形成在電介質(zhì)膜上方的上電極，下電極包括在表面層上方具有2nm或更小的厚度的氧化物層，電介質(zhì)膜至少包括在室溫在塊體狀態(tài)下出現(xiàn)的第一相和在比塊體狀態(tài)下的第一相中的溫度高的溫度出現(xiàn)的第二相，且第二相具有比第一相的相對電容率高的相對電容率。根據(jù)本發(fā)明，包含金屬的下電極包括表面層上具有2nm或更小厚度的氧化物層。 在這種情況下，電介質(zhì)膜包括處于塊狀態(tài)下的在室溫下出現(xiàn)的第一相和在塊狀態(tài)下在比第一相的溫度更高的溫度下出現(xiàn)的第二相。第二相具有比第一相更高的相對電容率。為此，即使沒有減小電介質(zhì)膜的厚度時，也能夠增加電容元件的電容。另外，由于不需要不必要地減小電介質(zhì)膜的厚度，所以能夠抑制電容元件的泄漏電流的增加。在另一個實施例中，提供了一種制造半導(dǎo)體器件的方法，包括在基板中形成晶體管；以及在基板和晶體管上方形成多層互連層和位于多層互連層中的電容元件，其中形成電容元件的步驟包括形成包含金屬的下電極；在下電極的表面上方形成非晶的含金屬氧化物層；退火和結(jié)晶含金屬的氧化物層；在含金屬的氧化物層上方形成由金屬氧化物膜制成的電介質(zhì)膜；以及退火電介質(zhì)膜，并在電介質(zhì)膜上方形成上電極。在又一實施例中，提供一種制造半導(dǎo)體器件的方法，包括在基板中形成晶體管； 和在基板和晶體管上方形成多層互連層和位于多層互連層中的電容元件，其中形成電容元件的步驟包括形成包含金屬的下電極；在基板保持在100°c或更低的溫度下的狀態(tài)下，使用氧化等離子體處理下電極的表面；退火下電極；在下電極上方形成由金屬氧化物膜制成的電介質(zhì)膜；以及退火電介質(zhì)膜，并在電介質(zhì)膜上方形成上電極。根據(jù)本發(fā)明，能夠增加電容元件的電容，而不增加其平面形狀，并且能夠抑制電容元件的泄漏電流的增加。


結(jié)合附圖，由下面某些優(yōu)選實施例的描述，本發(fā)明的上述和其他目地、優(yōu)點和特征將更明顯，其中圖1是示出根據(jù)實施例的半導(dǎo)體器件的構(gòu)造的截面圖。圖2是示出圖1中示出的電容元件的構(gòu)造的截面圖。圖3是示出制造電容元件的方法的截面圖。圖4是示出制造電容元件的方法的截面圖。圖5是示出制造電容元件的方法的截面圖。圖6是示出制造電容元件的方法的截面圖。圖7是示出制造電容元件的方法的截面圖。圖8是示出制造電容元件的方法的截面圖。圖9是通過比較根據(jù)實施例的電容元件的單位面積電容和比較實例中的電容元件的單位面積電容獲得的圖。圖10是示出根據(jù)實施例的電容元件的泄漏電流的量和單位面積電容之間關(guān)系和比較實例1中的電容元件的泄漏電流的量和單位面積電容之間關(guān)系的曲線圖。
具體實施例方式現(xiàn)在，在這里將參考示范性實施例描述本發(fā)明。本領(lǐng)域的技術(shù)人員將認(rèn)識到，利用本發(fā)明的教導(dǎo)可以實現(xiàn)許多替代實施例，并且本發(fā)明并不限于以說明目的示出的實施例。在下文中，將參考附圖描述本發(fā)明的實施例。在所有圖中，相同的元件用相同的附圖標(biāo)記表示，并且將不再重復(fù)它們的描述。圖1是示出根據(jù)實施例的半導(dǎo)體器件的構(gòu)造的截面圖。圖2是示出圖1中示出的電容元件400的構(gòu)造的截面圖。該半導(dǎo)體器件包括基板100、晶體管40、多層互連層550 和電容元件400?；?00是由硅等制成的半導(dǎo)體基板。晶體管40形成在基板100中。多層互連層550形成在基板100和晶體管40上。電容元件400形成在多層互連層550中。電容元件400包括下電極410、電介質(zhì)膜420和上電極430。如圖2中所示，下電極410包括在表面層上具有2nm或更小厚度的含金屬氧化物層414。該含金屬氧化物層414 是通過氧化下電極410的表面形成的。電介質(zhì)膜420至少包括在室溫下在塊體狀態(tài)下出現(xiàn)的第一相和在比塊體狀態(tài)下的第一相的溫度高的溫度出現(xiàn)的第二相。第二相具有比第一相的相對電容率更高的相對電容率。這里，在塊體狀態(tài)下，第一相在室溫下出現(xiàn)而第二相在比第一相中的溫度更高的溫度下出現(xiàn)的事實，意味著在塊體下的相平衡圖中，當(dāng)溫度升高時，在相變中，第一相的結(jié)晶相轉(zhuǎn)變?yōu)榈诙嗟慕Y(jié)晶相。也就是說，電介質(zhì)膜420在比相變溫度低的溫度下具有第一相的結(jié)晶相，并且由在比相變溫度高的溫度下變?yōu)榈诙嗟慕Y(jié)晶相的物理性質(zhì)的材料形成。作為電介質(zhì)膜420，例如，示例出氧化鋯(ZrO2)。在&02中，第一相是單斜晶相，并且在高溫下的相變中轉(zhuǎn)變成是第二相的四方晶相。同時，在^O2中，第一相在更高的溫度下轉(zhuǎn)變?yōu)榱⒎骄?。在下文中，將進(jìn)行詳細(xì)描述。在圖1中示出的實例中，在半導(dǎo)體器件中，存儲器電路14和存儲器電路12彼此結(jié)合。晶體管40是存儲器電路14的一部分，并且電容元件400是存儲器單元的一部分。在存儲器電路14和存儲器電路12之間形成元件隔離膜102。晶體管40包括柵極絕緣膜222、柵電極230和用作源極和漏極的擴(kuò)散層226。硅化物層232形成在柵電極230的表面上，并且硅化物層227形成在擴(kuò)散層226的表面上。另外，延伸區(qū)域形成在擴(kuò)散層226的外圍。存儲器電路12進(jìn)一步包括用來讀和寫的晶體管(未示出)。該晶體管具有與形成在邏輯區(qū)域中的晶體管20相同的構(gòu)造。晶體管20包括柵極絕緣膜122、柵電極130和用作源極和漏極的擴(kuò)散層126。硅化物層132形成在柵電極130的表面上，并且硅化物層127 形成在擴(kuò)散層126的表面上。另外，延伸區(qū)域形成在擴(kuò)散層126的外圍。多層互連層550包括絕緣層500、510、520、530和M0。絕緣層500、510、520、530 和540是包含例如SW2或SiOC作為主要成分的膜，并且按該順序?qū)訅涸诨?00上。位線 512形成在絕緣層500上。位線512通過掩埋在絕緣層500中的接觸502連接到晶體管20 的一側(cè)的擴(kuò)散層126。同時，晶體管20的另一側(cè)的擴(kuò)散層1 通過接觸511連接到電容元件400的下電極410。接觸511掩埋在絕緣層500和510中。蝕刻停止膜620形成在絕緣層510和絕緣層520之間。蝕刻停止膜620是例如 SiON膜。三維類型，例如柱型電容元件400掩埋在絕緣層520中。電容元件400是三維型的，并且掩埋在形成在絕緣層520中的開口中。下電極410 例如是Ti氮化物膜，并且其厚度例如等于或大于5nm且等于或小于50nm。同時，作為下電極410，能夠使用Ta氮化物和rLx氮化物。此外，作為下電極410，能夠使用Ru、Ti、Ta和Zr。 例如，電介質(zhì)膜420是氧化鋯膜或二氧化鉿膜，并且其厚度例如等于或大于6nm且等于或小于lOnm。上電極430例如是Ti氮化物膜，并且其厚度例如等于或大于IOnm且等于或小于 75nm。掩埋金屬膜440形成在上電極430上。掩埋金屬膜440掩埋形成在絕緣層520中的開口中的沒有被電容元件400掩埋的區(qū)域中。掩埋金屬膜440與上電極430歐姆接觸，并且由具有良好掩埋性質(zhì)的金屬形成，例如，由鎢形成?；ミB542和544形成在絕緣層MO中?；ミB542通過導(dǎo)通孔532和掩埋金屬膜 440連接到電容元件400的上電極430。導(dǎo)通孔532掩埋在絕緣層530中。同時，蝕刻停止膜640形成在絕緣層530和絕緣層540之間。另外，互連544通過接觸534和硅化物層227 連接到晶體管40的擴(kuò)散層226。如上所述，含金屬氧化物層414形成在電容元件400的下電極410的表面上。由于含金屬氧化物層414的厚度為2nm或更小，所以其結(jié)晶結(jié)構(gòu)是微晶的。為此，當(dāng)在含金屬氧化物層414上形成電介質(zhì)膜420時，至少第二相以及第一相，形成在電介質(zhì)膜420中。當(dāng)電介質(zhì)膜420是氧化鋯膜或二氧化鉿膜時，第一相是單斜晶相，而第二相例如是四方晶相，但是它們可以是立方晶相。立方晶相是在高溫比四方晶相更穩(wěn)定的相，但是在本實施例中第二相優(yōu)選是四方晶相，因為四方晶相比立方晶相具有更高的介電常數(shù)。同時，電介質(zhì)膜420 可以包括除了第一相和第二相之外的相。例如，當(dāng)電介質(zhì)膜420是氧化鋯膜或二氧化鉿膜時，電介質(zhì)膜420可以是單斜晶相、四方晶相和立方晶相的混合晶體。另外，折合成介電常數(shù)，電介質(zhì)膜420包括等于或大于第一相的0. 2倍的第二相。 這里，折合成介電常數(shù)意味著由電容元件400的電容計算電介質(zhì)膜420的相對電容率，并且第一相與第二相的比率被設(shè)置為電介質(zhì)膜420的相對電容率等于計算值。同時，在該計算處理中，在第一相和第二相的每個相對電容率中，使用在塊體狀態(tài)下的相對電容率。也就是說，當(dāng)電介質(zhì)膜420的相對電容率設(shè)定為ε 1，在塊體下的第一相的相對電容率設(shè)定為 ε 2，并且在塊體下的第二相的相對電容率設(shè)定為ε 3時，可以通過下面的表達(dá)式(1)計算電介質(zhì)膜420中的第二相與第一相的比率y。y= ( ε r ε 2)/( ε 3- ε ......(1)制造圖1中示出的半導(dǎo)體器件的方法包括如下步驟。首先，在基板100中形成晶體管20和40。接下來，在基板100和晶體管20和40上形成多層互連層550和電容元件 400。形成電容元件400的步驟包括如下步驟。首先，形成下電極410。接下來，在基板保持在100°C或更低的溫度的狀態(tài)下，利用氧化等離子體處理下電極410的表面。在該處理中， 以2nm或更少的厚度，在下電極410的表面上形成非晶的含金屬氧化物層412。接下來，退火含金屬氧化物層412。通過退火含金屬氧化物層412來使含金屬氧化物層412結(jié)晶，并且變成微晶含金屬氧化物層414。接下來，在下電極410上形成電介質(zhì)膜420。接下來，退火電介質(zhì)膜420，并在電介質(zhì)膜420上形成上電極430。在下文中，將參考圖3至8的截面圖詳細(xì)描述制造電容元件400的方法。如圖3中所示，在絕緣層510中形成接觸511。在絕緣層510上形成蝕刻停止膜 620和絕緣層520。接下來，在絕緣層520上形成掩膜圖案(未示出)，并且利用該掩膜圖案作為掩膜，按順序蝕刻絕緣層520和蝕刻停止膜620。在蝕刻絕緣層520時，蝕刻停止膜 620成為蝕刻停止件，并且在蝕刻蝕刻停止膜620時，絕緣層510成為蝕刻停止件。由此，形成了用來形成電容元件400的開口(孔)。在開口的底部處暴露接觸511的上表面。其后，移除掩膜圖案。接下來，例如，通過反應(yīng)濺射方法或濺射方法，在絕緣層510 上，以及在開口的橫向側(cè)和底部上形成下電極膜416。接下來，如圖4中所示，用抗蝕劑圖案50覆蓋位于開口內(nèi)的下電極膜416。接下來，利用抗蝕劑圖案50作為掩膜來蝕刻下電極膜416。由此，選擇性地移除下電極膜416， 并形成下電極410。接下來，如圖5中所示，移除抗蝕劑圖案50。此時，利用氧化等離子體，例如，氧等離子體灰化抗蝕劑圖案50。這里的氧等離子體可以是僅&的等離子體，或者除了 O2之外可以具有惰性氣體，例如很容易進(jìn)入等離子體狀態(tài)的Ar或N2。在灰化處理中，基板100的溫度(見圖1)保持在100°C或更低，優(yōu)選在40°C或更低。由此，改變和氧化下電極410的表面層的極薄部分，并且形成了非晶含金屬氧化物層412，例如，TiOx。這里，術(shù)語“非晶”指的是膜在電子衍射中成為暈狀圖案。例如，含金屬氧化物層412的厚度為2nm或更小，并且是0. 5nm或更大的厚度，或者是一個或多個Ti原子層的厚度。接下來，如圖6中所示，在不會引起與含金屬氧化物層412的反應(yīng)的氣氛中，例如， 在氮氣氣氛或例如Ar的稀有氣體氣氛中，退火含金屬氧化物層412。由此，使非晶含金屬氧化物層412結(jié)晶，并且其成為處于微晶狀態(tài)的含金屬氧化物層414。此時的退火溫度被設(shè)置為基板100的溫度等于或高于300°C且等于或小于500°C，優(yōu)選等于或高于350°C且等于或小于450°C。同時，當(dāng)基板100的溫度超過500°C時，可能影響晶體管20和40的特性。接下來，如圖7中所示，例如，利用原子層沉積(ALD)方法，在下電極410的含金屬氧化物層414上形成電介質(zhì)膜420。此時，電介質(zhì)膜420可以生長在絕緣層520上，并且可以選擇性地生長在含金屬氧化物層414上。另外，此時，優(yōu)選將基板100加熱到，例如等于或高于200°C且等于或低于300°C。接下來，如圖8中所示，按順序在電介質(zhì)膜420上形成上電極430和掩埋金屬膜440。在形成上電極430的步驟中，將基板100加熱到等于或高于300°C且等于或低于 5000C，優(yōu)選等于或高于350°C且等于或低于450°C。通過該退火，在電介質(zhì)膜420中，除了第一相之外，例如，以等于或大于第一相的0. 2倍還出現(xiàn)第二相。同時，為了給電介質(zhì)膜420添加足夠的累積熱，在形成上電極430之前，通過將基板100加熱到等于或高于30(TC且等于或低于50(TC，優(yōu)選等于或高于350°C且等于或低于 450°C，可以對電介質(zhì)膜420進(jìn)行退火。另外，在形成上電極430的步驟中沒有加熱基板100，并且替代的，在形成上電極 430之前，通過將基板100加熱到等于或高于30(TC且等于或低于50(TC，優(yōu)選等于或高于 350 0C且等于或低于450 0C，對電介質(zhì)膜420進(jìn)行退火。其后，通過移除電介質(zhì)膜420、上電極430和掩埋金屬膜440中不需要的部分，形成電容元件400和掩埋金屬膜440。接下來，將描述實施例的操作和效果。在本實施例中，包含Ti的下電極410包括在其表面層上具有2nm或更小厚度的含金屬氧化物層414。在這種情況下，電介質(zhì)膜420包括在塊體狀態(tài)下在室溫出現(xiàn)的第一相和在塊體狀態(tài)下在比第一相的溫度高的溫度下出現(xiàn)的第二相。第二相具有比第一相高的相對電容率。為此，即使在不減小電介質(zhì)膜420的厚度的情況下，也能夠增加電容元件400的電容。另外，由于不需要不必要地減小電介質(zhì)膜420 的厚度，所以能夠抑制電容元件400的泄漏電流的增加。而且，在電介質(zhì)膜420的材料中，當(dāng)在第二相中比在第一相中更容易泄漏電流，并且如在實施例中那樣，電介質(zhì)膜420處于第一相和第二相混合的狀態(tài)時，泄漏電流變得比單個第二相的情況更小。另外，由于不需要使用高成本的材料，如稀土，所以能夠抑制成本增加。另外，由于相對于現(xiàn)有工藝的改變很小，所以能夠抑制成本增加。另外，含金屬氧化物層414的厚度為2nm或更小。通常，通過抗蝕劑圖案50的灰化工藝在下電極410上形成含金屬氧化物層，但是其厚度為3nm或更大。由于金屬氧化物的薄膜電阻很高，所以當(dāng)如本實施例中那樣減小含金屬氧化物層的厚度時，能夠降低下電極410的電阻。圖9是通過比較根據(jù)實施例的電容元件的單位面積電容和比較實例中的電容元件的單位面積電容獲得的圖。水平軸表示圖6中示出的退火中的基板100的溫度。除了圖5中示出的抗蝕劑圖案50的移除工藝中基板100的溫度設(shè)定為250°C的溫度和省略了圖6中示出的退火之外，比較實例1中電容元件是通過與實施例相同的方法形成的。另外，除了省略了圖6中示出的退火之外，比較實例2中的電容元件是通過與實施例相同的方法形成的。比較實例1中的電容元件具有10. 7fF的單位面積電容的最大值。另外，比較實例 2中的電容元件具有12. 5fF的單位面積電容的最大值。另一方面，當(dāng)退火中的基板100的溫度在350°C至500°C的任何范圍中時，根據(jù)實施例的電容元件超過了 13fF的單位面積電容。因此，示出根據(jù)實施例的電容元件的電容量大。圖10是示出根據(jù)實施例的電容元件的泄漏電流的量和單位面積電容之間關(guān)系和圖9中示出的比較實例1中的電容元件的泄漏電流的量和單位面積電容之間關(guān)系的曲線圖。如上面提到的，根據(jù)本實施例的電容元件比比較實例1中的電容元件具有更大的單位面積電容。另外，根據(jù)實施例的電容元件具有2X KT16A或更小的單位面積泄漏電流的量， 由此其電荷保持特性具有必要的性能。同時，在圖1中示出的實例中，雖然電容元件400用作存儲器單元的電容器，但是電容元件400可以用作模擬電路，例如，用于去耦的電容元件。另外，電容元件400可以是平面型的。如上所述，雖然參考附圖已經(jīng)列出了本發(fā)明的實施例，但是它們僅僅是本發(fā)明的說明，可以采用除了上面陳述的這些之外的各種構(gòu)造。顯然，本發(fā)明并不限于上述實施例，且在沒有偏離本發(fā)明的范圍和精神的情況下可以修改和改變。
權(quán)利要求
1.一種半導(dǎo)體器件，包括 基板；形成在所述基板中的晶體管；形成在所述基板和所述晶體管上方的多層互連層；和形成在所述多層互連層中的電容元件，其中所述電容元件包括包含金屬的下電極，電介質(zhì)膜，所述電介質(zhì)膜形成在所述下電極上方并且由金屬氧化物膜制成，和上電極，所述上電極形成在所述電介質(zhì)膜上方， 所述下電極包括在表面層上方具有2nm或更小厚度的氧化物層， 所述電介質(zhì)膜至少包括在塊體狀態(tài)下在室溫下出現(xiàn)的第一相和在塊狀態(tài)下在比所述第一相的溫度高的溫度下出現(xiàn)的第二相，和所述第二相具有比所述第一相高的相對電容率。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述氧化物層包括一個或多個原子層的所述金屬。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述氧化物層具有0.5nm或更大的厚度。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述下電極是Ti氮化物膜或Ti膜。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述電介質(zhì)膜是氧化鋯膜或二氧化鉿膜。
6.如權(quán)利要求5所述的半導(dǎo)體器件，其中所述第一相是單斜晶相，并且所述第二相是四方晶相。
7.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述電介質(zhì)膜包括等于或大于所述第一相的 0.2倍的所述第二相。
8.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述電容元件是三維型電容元件。
9.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述電容元件是存儲單元的一部分。
10.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述電容元件是用于去耦的電容元件。
11.一種制造半導(dǎo)體器件的方法，包括 在基板中形成晶體管；和在所述基板和所述晶體管上方形成多層互連層和位于所述多層互連層中的電容元件， 其中所述形成電容元件的步驟包括 形成包含金屬的下電極，在所述下電極的表面上方形成非晶含金屬氧化物層， 退火和結(jié)晶所述含金屬氧化物層，在所述含金屬氧化物層上方形成由金屬氧化物膜制成的電介質(zhì)膜，和退火所述電介質(zhì)膜，并在所述電介質(zhì)膜上方形成上電極。
12.如權(quán)利要求11所述的制造半導(dǎo)體器件的方法，其中所述形成含金屬氧化物層的步驟是在所述基板保持在100°C或更低的溫度下的狀態(tài)下，利用氧化等離子體處理所述下電極的表面的步驟。
13.如權(quán)利要求12所述的制造半導(dǎo)體器件的方法，其中在所述形成下電極的步驟和所述形成電介質(zhì)膜的步驟之間，所述方法包括在所述下電極上方形成抗蝕劑圖案，和利用所述抗蝕劑圖案作為掩膜，選擇性地移除所述下電極，其中在所述形成含金屬氧化物層的步驟中，利用所述氧化等離子體灰化所述抗蝕劑圖案，并形成所述含金屬氧化物層。
14.如權(quán)利要求11所述的制造半導(dǎo)體器件的方法，其中在所述含金屬氧化物層的退火中的所述基板的溫度等于或高于300°C且等于或低于500°C。
15.如權(quán)利要求11所述的制造半導(dǎo)體器件的方法，其中在對所述電介質(zhì)膜進(jìn)行所述退火之后，形成所述上電極。
16.如權(quán)利要求15所述的制造半導(dǎo)體器件的方法，其中在形成所述上電極時加熱所述基板。
17.如權(quán)利要求11所述的制造半導(dǎo)體器件的方法，其中在形成所述上電極時，加熱所述基板，由此形成所述上電極的膜并同時退火所述電介質(zhì)膜。
18.—種制造半導(dǎo)體器件的方法，包括 在基板中形成晶體管；和在所述基板和所述晶體管上方形成多層互連層和位于所述多層互連層中的電容元件， 其中所述形成電容元件的步驟包括 形成包含金屬的下電極，在所述基板保持在100°C或更低的溫度下的狀態(tài)下，利用氧化等離子體處理所述下電極的表面，退火所述下電極，在所述下電極上方形成由金屬氧化物膜制成的電介質(zhì)膜，和退火所述電介質(zhì)膜，并在所述電介質(zhì)膜上方形成上電極。
19.如權(quán)利要求11所述的制造半導(dǎo)體器件的方法，其中所述電介質(zhì)膜包括氧化鋯膜或二氧化鉿膜。
20.如權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其中所述下電極包括Ti氮化物膜或 Ti膜。
全文摘要
公開了一種半導(dǎo)體器件和制造半導(dǎo)體器件的方法。下電極包括在表層上具有2nm或更小厚度的含金屬氧化物層。含金屬氧化物層通過氧化下電極的表面而形成。電介質(zhì)膜包括在塊體狀態(tài)下在室溫下出現(xiàn)的第一相和在塊體狀態(tài)下在比第一相的溫度更高的溫度下出現(xiàn)的第二相。第二相具有比第一相更高的相對電容率。
文檔編號H01L21/8242GK102280473SQ201110161130
公開日2011年12月14日 申請日期2011年6月9日 優(yōu)先權(quán)日2010年6月10日
發(fā)明者井脅孝之, 伊藤孝政, 清水香奈 申請人:瑞薩電子株式會社