專利名稱：混合晶向硅襯底的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種混合晶向硅襯底的制造方法，它適用于高速模擬集成電路和MEMS 器件的制造領(lǐng)域。
背景技術(shù)：
常規(guī)的CMOS工藝通常都制作在<100>晶面的硅襯底上，因?yàn)?lt;100>晶向的Si/SiA 界面電荷密度較低，電子的遷移率最高，但空穴在該晶向上的遷移率只有電子遷移率的1/2 到1/3，更好的選擇是改變襯底晶面本身的取向——采用<110>晶向，因此為提高CMOS電路驅(qū)動(dòng)能力等性能，將NMOS管和PMOS管集成在相同硅襯底的不同晶向的區(qū)域上，就產(chǎn)生了混合晶向技術(shù)。混合晶向的硅襯底工藝技術(shù)，簡(jiǎn)稱HOT技術(shù)，從1998年起已有報(bào)道，專利文獻(xiàn) 1 (MasaakiAoki 等人，美國(guó)專利 4768076 號(hào)，Recrystallized CMOS with different crystal planes)中，提出了混合晶向的CMOS倒相器。它采用N型<110>晶向硅片制備PMOS 管，然后在PMOS管上淀積Si02、Si3N4、仔晶層和多晶硅，采用多晶硅激光退火形成<100>晶向的硅片，將NMOS管形成于<100>晶面上。但該工藝采用了疊層結(jié)構(gòu)，制作難度很大，結(jié)晶過(guò)程難于控制，且后續(xù)工藝中的熱過(guò)程對(duì)PMOS器件的性能影響偏大。專利文獻(xiàn)2 (宋均鏞等人，中國(guó)專利CN 184831A號(hào)，半導(dǎo)體器件以及制造半導(dǎo)體器件的方法)中，提出了具有兩種晶向的半導(dǎo)體材料，它的第一晶體管在具有第一晶向的半導(dǎo)體材料中形成，第二晶體管在具有第二晶向的半導(dǎo)體層中形成。但此方法中需要在第二晶向硅表面額外生長(zhǎng)SiO2掩蔽層，做為選擇性外延的基礎(chǔ)，并且要做spacer氧化，采用了兩次化學(xué)機(jī)械拋光(CMP)，其工藝設(shè)備昂貴，成本高，工藝過(guò)程復(fù)雜，且選擇性外延所生長(zhǎng)材料表面缺陷多，生長(zhǎng)速率慢為幾納米/分。它主要用于亞微米級(jí)的集成電路中，其電路的工作電壓低，只有幾伏。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種混合晶向硅襯底的制造方法，以達(dá)到用于高壓模擬集成電路和MEMS器件制造中的目的，并且工藝簡(jiǎn)單、制造成本低。本發(fā)明的一種混合晶向硅襯底的制造方法，包括以下步驟(1)在第一晶向硅片上生長(zhǎng)第一氧化層；(2)將帶有所述第一氧化層的第一晶向硅片與第二晶向硅片鍵合，形成SOI片。(3)對(duì)所述SOI片進(jìn)行常規(guī)工藝的減薄、化學(xué)機(jī)械拋光，至直第二晶向硅片的厚度滿足器件制造所需，形成所述混合晶向硅襯底。所述在第一晶向硅片上生長(zhǎng)第一氧化層的步驟包括常規(guī)清洗；常規(guī)氧化，氧化層厚度為100-500nm。將帶有所述氧化層的第一晶向硅片與第二晶向硅片鍵合，形成SOI片的步驟包括常規(guī)清洗；常規(guī)的硅-硅鍵合。
對(duì)所述SOI片進(jìn)行常規(guī)工藝的減薄、化學(xué)機(jī)械拋光，至直第二晶向硅片的厚度滿足器件制造所需，形成所述混合晶向硅襯底的步驟包括1)采用常規(guī)減薄、化學(xué)機(jī)械拋光工藝，對(duì)第二晶向硅片進(jìn)行減薄、化學(xué)機(jī)械拋光， 得到第二晶向硅片厚度為3 5 μ m的混合晶向的SOI片；2)對(duì)所述SOI片涂覆光致掩蔽層，進(jìn)行常規(guī)光刻、曝光、顯影，制作出所需的圖形區(qū)域；3)濕法腐蝕去掉表面的自然氧化層后，在所需的圖形區(qū)域，采用干法腐蝕，腐蝕第二晶向的硅層，腐蝕至SOI片的中間第一氧化層為止；4)濕法腐蝕所需的圖形區(qū)域，去掉第一氧化層和光致掩蔽層；5)采用常規(guī)外延工藝，生長(zhǎng)外延層，其厚度大于等于第二晶向硅片的厚度和第一氧化層的厚度之和；6)對(duì)外延層進(jìn)行進(jìn)行常規(guī)減薄、化學(xué)機(jī)械拋光后，第二晶向硅片和和第二晶向硅片上的外延層的厚度之和大于5 μ m，最終，形成所述混合晶向硅襯底。有益效果本發(fā)明的混合晶向硅襯底的制造方法，只需采用常規(guī)的硅硅晶片鍵合、光刻、腐蝕、常規(guī)外延、化學(xué)機(jī)械拋光和減薄工藝，就能制成混合晶向的硅襯底。與常規(guī)的硅襯底制造方法相比，它具有以下特點(diǎn)1)采用常規(guī)的硅-硅晶片鍵合工藝，就能形成了不同晶向的SOI片；無(wú)需淀積SiA 做為掩蔽層，無(wú)需做SPACER氧化；只需使用一塊掩膜版，且不需要做槽隔離，如果選擇現(xiàn)成的SOI片，則只需一次化學(xué)機(jī)械拋光工藝，因此本發(fā)明方法的工序簡(jiǎn)單，制造成本低。2)通過(guò)常規(guī)的化學(xué)機(jī)械拋光工藝，拋去多余的第二晶向的外延層，因此本發(fā)明方法形成的混合晶向的硅襯底具有更為平整的平面，且平面上具有不同晶向區(qū)域。3)通過(guò)常規(guī)外延工藝，使外延層與淀積區(qū)域的硅襯底具有一致的晶向，其厚度可根據(jù)具體器件的需要，通過(guò)外延生長(zhǎng)時(shí)間來(lái)控制，具有生長(zhǎng)速度快的特點(diǎn)，且與選擇性外延方式相比，本發(fā)明的外延層表面缺陷更少。因此，本發(fā)明方法的混合晶向的硅襯底可適用于 15 40V的高壓模擬集成電路。4)由于<110>晶面材料具有高的壓阻系數(shù)特性，對(duì)壓力敏感，因此本發(fā)明方法的混合晶向的硅襯底可適用于MEMS器件的制造。


圖1為本發(fā)明帶氧化層的第一晶向硅片的剖面示意圖；圖2為本發(fā)明圖1的<100>型第一晶向硅片與第二晶向硅片<110>形成所述SOI 片后的剖面示意圖；圖3為本發(fā)明圖2的SOI片減薄、化學(xué)機(jī)械拋光后的剖面示意圖；圖4為本發(fā)明圖3的SOI片光刻/曝光/顯影后的剖面示意圖；圖5為本發(fā)明圖4的SOI片干法腐蝕硅后的剖面示意圖；圖6為本發(fā)明圖5的SOI片濕法腐蝕氧化層后的剖面示意圖；圖7為本發(fā)明圖6的SOI片生長(zhǎng)外延層后的剖面示意圖；圖8為本發(fā)明圖7的SOI片形成所述混合晶向硅襯底后的剖面示意圖。
具體實(shí)施例方式本發(fā)明的具體實(shí)施方式
不僅限于下面的描述。結(jié)合附圖對(duì)本發(fā)明加以進(jìn)一步說(shuō)明。以第一晶向半導(dǎo)體材料硅片晶向?yàn)?lt;100>晶向，第二晶向半導(dǎo)體材料硅片晶向?yàn)?<110>晶向?yàn)槔?.在第一晶向硅片2上生長(zhǎng)第一氧化層1 將第一晶向硅片2 用 1# 液(NH4OH H2O2 H2O = 1 2 7)和 2# 液 (HCl H2O2 H2O=I 2 7)，各清洗lOmin，以下簡(jiǎn)稱RCA清洗；在第一晶向硅片2上進(jìn)行常規(guī)氧化，氧化層厚度為100-500nm，形成帶氧化層1的第一晶向半導(dǎo)體材料硅片2，如圖1所示；2.將帶有所述第一氧化層1的第一晶向硅片2與第二晶向硅片3鍵合，形成SOI 片1)將第一晶向硅片2和第二晶向硅片3各進(jìn)行RCA清洗，時(shí)間IOmin ；2)將第一晶向硅片2與未經(jīng)氧化的第二晶向硅片3，在如KARLSUSS公司的CL200 鍵合機(jī)中，按常規(guī)工藝，進(jìn)行常溫硅/硅鍵合，形成SOI片，得到如圖2所示的結(jié)構(gòu)；3.對(duì)所述SOI片進(jìn)行常規(guī)工藝的減薄、化學(xué)機(jī)械拋光，至直第二晶向硅片3厚度滿足器件制造所需，形成所述混合晶向硅襯底 1)采用減薄設(shè)備如EVG公司的VG200MKH減薄機(jī)，對(duì)第二晶向硅片3按常規(guī)減薄工藝，進(jìn)行減??；采用化學(xué)機(jī)械拋光設(shè)備如美國(guó)的AVANTI472化學(xué)機(jī)械拋光機(jī)，按常規(guī)工藝進(jìn)行化學(xué)機(jī)械拋光，得到第二晶向硅片3厚度為3 5μ m的混合晶向的SOI片，如圖3所示。2)對(duì)所述SOI片涂覆光致掩蔽層7，進(jìn)行常規(guī)光刻、曝光、顯影，曝露出部分第二晶向硅片，即制作出所需的圖形區(qū)域4，形成如圖4所示的結(jié)構(gòu)；3)濕法腐蝕去掉表面的自然氧化層后，在所需的圖形區(qū)域4，采用干法腐蝕，腐蝕第二晶向的硅層3，腐蝕至SOI片的中間第一氧化層1為止，如圖5所示；4)濕法腐蝕，在所需的圖形區(qū)域4，去掉第一氧化層1和光致掩蔽層7，如圖6所示；5)采用常規(guī)外延工藝，生長(zhǎng)外延層5，其厚度大于等于第二晶向硅片3的厚度和第一氧化層1的厚度之和，如圖7所示；6)對(duì)圖7所述硅片采用減薄、化學(xué)機(jī)械拋光工藝后，減薄后，第二晶向硅片3和第二晶向硅片上的外延層6的厚度之和大于5 μ m,最終，形成所述混合晶向硅襯底，如圖8所示。本發(fā)明方法中所用單項(xiàng)工藝，除已經(jīng)作了詳細(xì)描述的外，其他的，如清洗、氧化、光刻、腐蝕、常規(guī)外延、減薄、化學(xué)機(jī)械拋光等的單項(xiàng)工藝、設(shè)備及化工材料、試劑均為本領(lǐng)域通用技術(shù)，不再詳述。
權(quán)利要求
1.一種混合晶向硅襯底的制造方法，其特征在于包括以下步驟(1)在第一晶向硅片上生長(zhǎng)第一氧化層；(2)將帶有所述第一氧化層的第一晶向硅片與第二晶向硅片鍵合，形成SOI片。(3)對(duì)所述SOI片進(jìn)行常規(guī)工藝的減薄、化學(xué)機(jī)械拋光，至直第二晶向硅片的厚度滿足器件制造所需，形成所述混合晶向硅襯底。
2.根據(jù)權(quán)利要求1所述的一種硅混合晶向襯底制造方法，其特征在于所述在第一晶向硅片上生長(zhǎng)第一氧化層的步驟包括常規(guī)清洗；常規(guī)氧化，氧化層厚度為100-500nm。
3.根據(jù)權(quán)利要求1所述的一種硅混合晶向襯底制造方法，其特征在于將帶有所述氧化層的第一晶向硅片與第二晶向硅片鍵合，形成SOI片的步驟包括常規(guī)清洗；常規(guī)的硅-硅鍵合。
4.根據(jù)權(quán)利要求1所述的一種硅混合晶向襯底制造方法，其特征在于對(duì)所述SOI片進(jìn)行常規(guī)工藝的減薄、化學(xué)機(jī)械拋光，至直第二晶向硅片的厚度滿足器件制造所需，形成所述混合晶向硅襯底的步驟包括1)采用常規(guī)減薄、化學(xué)機(jī)械拋光工藝，對(duì)第二晶向硅片進(jìn)行減薄、化學(xué)機(jī)械拋光，得到第二晶向硅片厚度為3 5μπι的混合晶向的SOI片；2)對(duì)所述SOI片涂覆光致掩蔽層，進(jìn)行常規(guī)光刻、曝光、顯影，制作出所需的圖形區(qū)域；3)濕法腐蝕去掉表面的自然氧化層后，在所需的圖形區(qū)域，采用干法腐蝕，腐蝕第二晶向的硅層，腐蝕至SOI片的中間第一氧化層為止；4)濕法腐蝕，所需的圖形區(qū)域，去掉第一氧化層和光致掩蔽層；5)采用常規(guī)外延工藝，生長(zhǎng)外延層，其厚度大于等于第二晶向硅片的厚度和第一氧化層的厚度之和；6)對(duì)外延層進(jìn)行進(jìn)行常規(guī)減薄、化學(xué)機(jī)械拋光后，第二晶向硅片和第二晶向硅片上的外延層的厚度之和大于5 μ m，最終，形成所述混合晶向硅襯底。
全文摘要
本發(fā)明涉及一種混合晶向硅襯底的制造方法。采用常規(guī)的硅硅晶片鍵合、光刻、腐蝕、常規(guī)外延、化學(xué)機(jī)械拋光和減薄工藝，就能制成混合晶向的硅襯底。只需使用一塊掩膜版，無(wú)需淀積SiO2做為掩蔽層，不需做SPACER氧化和槽隔離。具有工藝簡(jiǎn)單、外延層生長(zhǎng)速度穩(wěn)定可控，材料表面平整、缺陷少等優(yōu)點(diǎn)，具有高的壓阻系數(shù)特性，對(duì)壓力敏感。它適用于15～40V的高壓模擬集成電路和MEMS器件的制造領(lǐng)域。
文檔編號(hào)H01L21/762GK102226989SQ201110161889
公開(kāi)日2011年10月26日 申請(qǐng)日期2011年6月16日 優(yōu)先權(quán)日2011年6月16日
發(fā)明者崔偉, 張正璠, 張靜, 徐世六, 徐學(xué)良, 楊永暉, 梁濤, 王斌, 譚開(kāi)州, 陳俊, 陳光炳 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第二十四研究所