專利名稱：晶體管結(jié)構(gòu)及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于ー種晶體管結(jié)構(gòu)及其制備方法，特別是關(guān)于ー種嵌置溝道式晶體管結(jié)構(gòu)及其制備方法。
背景技術(shù)：
雖然傳統(tǒng)的平面溝道式晶體管已被廣泛地使用于集成電路之中，然而隨著半導(dǎo)體技術(shù)的集積度不斷提高、組件尺寸不斷縮小，傳統(tǒng)平面溝道式晶體管的尺寸及載子溝道長(zhǎng)度亦相對(duì)地縮小，導(dǎo)致ニ個(gè)摻雜區(qū)與設(shè)置于閘氧化層下方的一載子溝道相互作用而影響了該金屬導(dǎo)電層對(duì)該載子溝道的開(kāi)關(guān)控制能力，即導(dǎo)致所謂短載子溝道效應(yīng)(short channeleffect)，其阻礙了該平面溝道式晶體管的功能。為了克服上述難道，研究人員發(fā)展出稱作"嵌置溝道式晶體管"，具有夾置于該摻雜區(qū)之間的嵌置式柵極以及増加的溝道長(zhǎng)度。

圖I至圖3例示一現(xiàn)有嵌置溝道式晶體管10的制備方法。首先，形成覆蓋一半導(dǎo)體基板11的ー墊氧化物層15以及具有多個(gè)開(kāi)ロ 19的蝕刻屏蔽17于該墊氧化物層15上，其中該半導(dǎo)體基板11具有一淺溝渠隔離結(jié)構(gòu)13。之后，進(jìn)行ー干蝕刻エ藝以局部去除該開(kāi)ロ 19下方的半導(dǎo)體基板11，便形成多個(gè)溝槽21于該半導(dǎo)體基板11中，如圖2所示。參考圖3，在去除該蝕刻屏蔽17之后，形成ー填滿該溝槽21的介電層25、嵌置式柵極23及介電層27。之后，進(jìn)行ー摻雜制程以將摻質(zhì)植入該半導(dǎo)體基板11中，便形成ニ個(gè)摻雜區(qū)29 (作為源極與漏扱)于該嵌置式柵極23兩側(cè)的半導(dǎo)體基板11中。圖4是該嵌置溝道式晶體管10的局部放大圖。該嵌置溝道式晶體管10包含一上端23A及一下端23B，該上端23A與該摻雜區(qū)29之間的隔離空間等于該下端23B與該半導(dǎo)體基板11之間的隔離空間，其中隔離空間即該介電層25的厚度。特而言之，該嵌置溝道式晶體管10的上端23A具有ー轉(zhuǎn)角31，其產(chǎn)生高電場(chǎng)。如此，該嵌置溝道式晶體管10具有較嚴(yán)重的柵極引發(fā)漏極漏電流(gate induced drain leakage, GIDL)。此外,該嵌置溝道式晶體管10產(chǎn)生的高電場(chǎng)亦影響該介電層25的可靠度及效能。

發(fā)明內(nèi)容
為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種嵌置溝道式晶體管結(jié)構(gòu)及其制備方法。本發(fā)明的晶體管結(jié)構(gòu)的ー實(shí)施例，包含一半導(dǎo)體基板；ー導(dǎo)電區(qū)塊，設(shè)置于該半導(dǎo)體基板的中；ー柵極介電層，設(shè)置于該導(dǎo)電區(qū)塊及該半導(dǎo)體基板之間；一鼓形介電結(jié)構(gòu)，設(shè)置于該導(dǎo)電區(qū)塊及該柵極介電層之上。進(jìn)ー步地,該導(dǎo)電區(qū)塊包含一上端,該上端具有ー轉(zhuǎn)角，該鼓形介電結(jié)構(gòu)包含ー寬部，該寬部覆蓋該轉(zhuǎn)角。進(jìn)ー步地，該鼓形介電結(jié)構(gòu)包含—寬部,設(shè)置于該導(dǎo)電區(qū)塊之上；以及ー窄部，設(shè)置于該寬部之上。進(jìn)ー步地，該窄部的寬度大于該導(dǎo)電區(qū)塊的寬度。
進(jìn)ー步地，該導(dǎo)電區(qū)塊包含一上端及一下端，該上端與該半導(dǎo)體基板之間的隔離空間大于該下端與該半導(dǎo)體基板之間的隔離空間。進(jìn)ー步地，該導(dǎo)電區(qū)塊包含一上端，該鼓形介電結(jié)構(gòu)隔離該半導(dǎo)體基板及該上端。進(jìn)ー步地，該晶體管結(jié)構(gòu)包含至少ー摻雜區(qū)，設(shè)置于該導(dǎo)電區(qū)塊的旁側(cè)的半導(dǎo)體基板之中。進(jìn)ー步地，該摻雜區(qū)包含一下端，該下端低于該鼓形介電結(jié)構(gòu)。進(jìn)ー步地，該導(dǎo)電區(qū)塊包含一上端，該摻雜區(qū)包含一下端，該下端低于該導(dǎo)電區(qū)塊的上端。本發(fā)明的晶體管結(jié)構(gòu)的制備方法的ー實(shí)施例，包含下列步驟形成至少ー溝槽于一半導(dǎo)體基板之中；形成一第一介電層于該溝槽之內(nèi)；形成ー導(dǎo)電區(qū)塊于該溝槽的一底 部；形成ー襯屏蔽于該溝槽之中，該襯屏蔽覆蓋該第一介電層的一上部；局部去除未被該襯屏蔽覆蓋的第一介電層及半導(dǎo)體基板以形成一鼓形凹部于該半導(dǎo)體基板之中；在該鼓形凹部填入介電材料以形成一鼓形介電結(jié)構(gòu)。進(jìn)ー步地，形成該第一介電層是進(jìn)行ー熱氧化工藝。進(jìn)ー步地，形成該導(dǎo)電區(qū)塊包含下列步驟 在該溝槽填入導(dǎo)電材料；以及進(jìn)行ー蝕刻エ藝以從該溝槽的一上部局部去除該導(dǎo)電材料。進(jìn)ー步地，形成該鼓形凹部是使用該襯屏蔽作為蝕刻屏蔽，進(jìn)行一濕蝕刻エ藝。進(jìn)ー步地，該制備方法包含從該溝槽去除該襯屏蔽的步驟。進(jìn)ー步地，該制備方法包含下列步驟形成一屏蔽層，其覆蓋該導(dǎo)電區(qū)塊；以及進(jìn)行ー熱處理工藝以轉(zhuǎn)化鄰近該半導(dǎo)體基板的局部屏蔽層。進(jìn)ー步地，該制備方法包含形成至少ー摻雜區(qū)于該導(dǎo)電區(qū)塊的旁側(cè)的半導(dǎo)體基板之中。進(jìn)ー步地，該導(dǎo)電區(qū)塊包含一上端，該摻雜區(qū)包含一下端，該下端低于該導(dǎo)電區(qū)塊的上端。上文已相當(dāng)廣泛地概述本發(fā)明的技術(shù)特征，使下文的本發(fā)明詳細(xì)描述得以獲得較佳了解。構(gòu)成本發(fā)明的申請(qǐng)專利范圍標(biāo)的之其它技術(shù)特征將描述于下文。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者應(yīng)了解，可相當(dāng)容易地利用下文掲示的概念與特定實(shí)施例可作為修改或設(shè)計(jì)其它結(jié)構(gòu)或エ藝而實(shí)現(xiàn)與本發(fā)明相同的目的。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者亦應(yīng)了解，這類等效建構(gòu)無(wú)法脫離后附的申請(qǐng)專利范圍所界定的本發(fā)明的精神和范圍。


通過(guò)參照前述說(shuō)明及下列圖式，本發(fā)明的技術(shù)特征得以獲得完全了解。圖I至圖3例示一現(xiàn)有嵌置溝道式晶體管的制備方法；圖4是該嵌置溝道式晶體管的局部放大圖；圖5例示本發(fā)明ー實(shí)施例的至少ー溝槽的形成方法；圖6例示本發(fā)明ー實(shí)施例的填入導(dǎo)電材料至該溝槽；
圖7例不本發(fā)明一實(shí)施例的一導(dǎo)電區(qū)塊及ー襯屏蔽的形成方法；圖8例示本發(fā)明ー實(shí)施例的一鼓形凹部的形成方法；圖9例不本發(fā)明一實(shí)施例的一屏蔽層的形成方法；圖10是本發(fā)明一實(shí)施例的晶體管結(jié)構(gòu)的剖示圖；以及圖11是本發(fā)明一實(shí)施例的晶體管結(jié)構(gòu)的局部放大圖。其中，附圖標(biāo)記說(shuō)明如下10嵌置溝道式晶體管11半導(dǎo)體基板 13淺溝渠隔離結(jié)構(gòu)15墊氧化物層17蝕刻屏蔽19 開(kāi)ロ21 溝槽23嵌置式柵極23A 上端23B 下端25介電層27介電層29摻雜區(qū)31 轉(zhuǎn)角60晶體管結(jié)構(gòu)61半導(dǎo)體基板63淺溝渠隔離結(jié)構(gòu)65圖案化屏蔽層67 溝槽69第一介電層69A 上部69B 下部71導(dǎo)電材料73導(dǎo)電區(qū)塊73A 上端73B 下端75襯屏蔽77鼓形凹部77A 寬部77B 窄部79屏蔽層83介電層85摻雜區(qū)
85A 下端87 轉(zhuǎn)角90鼓形介電結(jié)構(gòu)90A 寬部90B 窄部SI隔離空間S2隔離空間Wl 寬度 W2 寬度
具體實(shí)施例方式圖5至圖11是剖示圖，例示本發(fā)明ー實(shí)施例的晶體管結(jié)構(gòu)60的制備方法。圖5例示本發(fā)明ー實(shí)施例的至少ー溝槽67的形成方法。在本發(fā)明的一實(shí)施例中，通過(guò)微影蝕刻エ藝形成一圖案化屏蔽層65于一半導(dǎo)體基板61之上，再進(jìn)行ー蝕刻エ藝(例如干蝕刻エ藝)以局部去除未被該圖案化屏蔽層65覆蓋的半導(dǎo)體基板61而形成該溝槽67于該半導(dǎo)體基板61之中，其中該半導(dǎo)體基板61具有一淺溝渠隔離結(jié)構(gòu)63。圖6例示本發(fā)明ー實(shí)施例的填入導(dǎo)電材料71至該溝槽67。在本發(fā)明的一實(shí)施例中，進(jìn)行ー熱氧化工藝以形成一第一介電層69 (例如氧化娃層)于該溝槽67的表面,再進(jìn)行一沉積エ藝以將該導(dǎo)電材料71 (例如金屬)填入該溝槽67。圖7例不本發(fā)明一實(shí)施例的ー導(dǎo)電區(qū)塊73及一襯屏蔽75的形成方法。在本發(fā)明的一實(shí)施例中，進(jìn)行ー蝕刻エ藝(例如干蝕刻エ藝)以從該溝槽67的上部，局部去除該導(dǎo)電材料71以形成該導(dǎo)電區(qū)塊73于該溝槽67的下部；之后，形成該襯屏蔽75 (例如介電層或金屬氧化物層)于該溝槽67的上部。在本發(fā)明的一實(shí)施例中，該襯屏蔽75的形成方法包含下列步驟通過(guò)沉積エ藝形成一村層于該第一介電層69之上；通過(guò)非等向性蝕刻エ藝局部去除該襯層，留下該襯層的上部于該第一介電層69的側(cè)面，通過(guò)形成直立的襯屏蔽75。在本發(fā)明的另ー實(shí)施例中，可進(jìn)行ー沉積エ藝，并控制該沉積エ藝的反應(yīng)壓力，通過(guò)控制該襯層在該半導(dǎo)體基板61表面下的沉積深度，進(jìn)而直接形成該襯屏蔽75。圖8例示本發(fā)明ー實(shí)施例的一鼓形凹部77的形成方法。在本發(fā)明的一實(shí)施例中，使用該襯屏蔽75作為蝕刻屏蔽，進(jìn)行ー蝕刻エ藝(例如濕蝕刻エ藝)以局部去除未被該襯屏蔽75覆蓋的第一介電層69及半導(dǎo)體基板61,以形成該鼓形凹部77于該半導(dǎo)體基板61之中，其中該鼓形凹部77包含ー寬部77A及ー窄部77B，該寬部77A是設(shè)置于該導(dǎo)電區(qū)塊73之上，該窄部77B是設(shè)置于該寬部77A之上。圖9例示本發(fā)明ー實(shí)施例的一屏蔽層79的形成方法。在本發(fā)明的一實(shí)施例中，在將該襯屏蔽75去除之后，進(jìn)行ー沉積エ藝以形成該屏蔽層79，其覆蓋該導(dǎo)電區(qū)塊73及該鼓形凹部77的寬部77A的側(cè)面，但并未填滿該鼓形凹部77。之后，在本發(fā)明的一實(shí)施例中，進(jìn)行ー熱處理工藝(例如快速熱氧化工藝)以使得該屏蔽層79鄰近該半導(dǎo)體基板61的局部區(qū)域發(fā)生氧化反應(yīng)。原始的屏蔽層79是通過(guò)沉積エ藝形成，因此可能含有缺陷，易于造成漏電流。該熱處理工藝是用以改善鄰近該半導(dǎo)體基板61的屏蔽層79的質(zhì)量，亦即修復(fù)該屏蔽層79的缺陷，其中覆蓋該導(dǎo)電區(qū)塊73的局部屏蔽層79可避免該導(dǎo)電區(qū)塊73被氧化。圖10是本發(fā)明一實(shí)施例的晶體管結(jié)構(gòu)60的剖示圖，圖11是本發(fā)明ー實(shí)施例的晶體管結(jié)構(gòu)60的局部放大圖。在本發(fā)明的一實(shí)施例中，形成一介電層83于該導(dǎo)電區(qū)塊73之上，再進(jìn)行ー摻雜エ藝以形成至少ー摻雜區(qū)85于該導(dǎo)電區(qū)塊73的旁側(cè)的半導(dǎo)體基板61之中而完成該晶體管結(jié)構(gòu)60。特而言之，該第一介電層69的上部69A、該屏蔽層79及該介電層83形成一鼓形介電結(jié)構(gòu)90。在本發(fā)明的一實(shí)施例中，該導(dǎo)電區(qū)塊73是作為該晶體管結(jié)構(gòu)60的柵極，該第一介電層69的下部69B是作為該晶體管結(jié)構(gòu)60的柵極介電層，該摻雜區(qū)85是作為該晶體管結(jié)構(gòu)60的源極/漏扱。參考圖11，在本發(fā)明的一實(shí)施例中，該鼓形介電結(jié)構(gòu)90包含ー寬部90A及ー窄部90B，該寬部90A是設(shè)置于該導(dǎo)電區(qū)塊73之上，該窄部90B是設(shè)置于該寬部90A之上。在本發(fā)明的一實(shí)施例中，該窄部90B的寬度Wl大于該導(dǎo)電區(qū)塊73的寬度W2。在本發(fā)明的ー實(shí)施例中，該導(dǎo)電區(qū)塊73包含一上端73A及一下端73B,該鼓形介電結(jié)構(gòu)90隔離該半導(dǎo)體基板61及該上端73A。在本發(fā)明的一實(shí)施例中，該摻雜區(qū)85包含一下端85A,該下端85A低 于該導(dǎo)電區(qū)塊73的上端73A。在本發(fā)明的一實(shí)施例中，該摻雜區(qū)85的下端85A低于該鼓形介電結(jié)構(gòu)90。在本發(fā)明的一實(shí)施例中，該導(dǎo)電區(qū)塊73的上端73A具有ー轉(zhuǎn)角87，該鼓形介電結(jié)構(gòu)90的寬部90A覆蓋該轉(zhuǎn)角87。在本發(fā)明的一實(shí)施例中，該上端73A與該半導(dǎo)體基板61之間的隔離空間SI (該寬部90A的寬度)大于該下端73B與該半導(dǎo)體基板61之間的隔離空間S2 (該柵極介電層69B的厚度)。因此，該摻雜區(qū)85與該轉(zhuǎn)角87之間的電場(chǎng)強(qiáng)度可通過(guò)增加的隔離空間S I (該寬部90A的寬度)予以降低，如此即可有效解決現(xiàn)有技術(shù)的柵極引發(fā)漏極漏電流(GIDL)與門極介電層69B的可靠度及效能等問(wèn)題。本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點(diǎn)已掲示如上，然而本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者應(yīng)了解，在不背離后附申請(qǐng)專利范圍所界定的本發(fā)明精神和范圍內(nèi)，本發(fā)明的教示及掲示可作種種的替換及修飾。例如，上文掲示的許多エ藝可以不同的方法實(shí)施或以其它エ藝予以取代，或者采用上述ニ種方式的組合。此外，本案的權(quán)利范圍并不局限于上文掲示的特定實(shí)施例的エ藝、機(jī)臺(tái)、制造、物質(zhì)的成份、裝置、方法或步驟。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者應(yīng)了解，基于本發(fā)明教示及掲示エ藝、機(jī)臺(tái)、制造、物質(zhì)的成份、裝置、方法或步驟，無(wú)論現(xiàn)在已存在或日后開(kāi)發(fā)者，其與本案實(shí)施例掲示者是以實(shí)質(zhì)相同的方式執(zhí)行實(shí)質(zhì)相同的功能，而達(dá)到實(shí)質(zhì)相同的結(jié)果，亦可使用于本發(fā)明。因此，以下的申請(qǐng)專利范圍是用以涵蓋用以此類エ藝、機(jī)臺(tái)、制造、物質(zhì)的成份、裝置、方法或步驟。
權(quán)利要求
1.一種晶體管結(jié)構(gòu)(60)，包含 一半導(dǎo)體基板(61)； 一導(dǎo)電區(qū)塊(73)，設(shè)置于該半導(dǎo)體基板(61)之中； 一柵極介電層^9B)，設(shè)置于該導(dǎo)電區(qū)塊(73)及該半導(dǎo)體基板￠1)之間； 一鼓形介電結(jié)構(gòu)(90)，設(shè)置于該導(dǎo)電區(qū)塊(73)及該柵極介電層(69B)之上。
2.如權(quán)利要求I所述的晶體管結(jié)構(gòu)，其特征在于該導(dǎo)電區(qū)塊(73)包含一上端(73A)，該上端(73A)具有一轉(zhuǎn)角(87)，該鼓形介電結(jié)構(gòu)(90)包含一寬部(90A)，該寬部(90A)覆蓋該轉(zhuǎn)角(87)。
3.如權(quán)利要求I所述的晶體管結(jié)構(gòu)，其特征在于該鼓形介電結(jié)構(gòu)(90)包含 一寬部(90A)，設(shè)置于該導(dǎo)電區(qū)塊(73)之上；以及 一窄部(90B)，設(shè)置于該寬部(90A)之上。
4.如權(quán)利要求3所述的晶體管結(jié)構(gòu)，其特征在于該窄部(90B)的寬度大于該導(dǎo)電區(qū)塊(73)的寬度。
5.如權(quán)利要求I所述的晶體管結(jié)構(gòu)，其特征在于該導(dǎo)電區(qū)塊(73)包含一上端(73A)及一下端(73B)，該上端(73A)與該半導(dǎo)體基板(61)之間的隔離空間(SI)大于該下端(73B)與該半導(dǎo)體基板(61)之間的隔離空間(S2)。
6.如權(quán)利要求I所述的晶體管結(jié)構(gòu)，其特征在于該導(dǎo)電區(qū)塊(73)包含一上端(73A)，該鼓形介電結(jié)構(gòu)(90)隔離該半導(dǎo)體基板(61)及該上端(73A)。
7.如權(quán)利要求I所述的晶體管結(jié)構(gòu)，其特征在于該晶體管結(jié)構(gòu)(60)包含至少一摻雜區(qū)(85)，設(shè)置于該導(dǎo)電區(qū)塊(73)的旁側(cè)的半導(dǎo)體基板(61)之中。
8.如權(quán)利要求7所述的晶體管結(jié)構(gòu)，其特征在于該摻雜區(qū)(85)包含一下端(85A)，該下端(85A)低于該鼓形介電結(jié)構(gòu)(90)。
9.如權(quán)利要求7所述的晶體管結(jié)構(gòu)，其特征在于該導(dǎo)電區(qū)塊(73)包含一上端(73A)，該摻雜區(qū)(85)包含一下端(85A)，該下端(85A)低于該導(dǎo)電區(qū)塊(73)的上端(73A)。
10.一種晶體管結(jié)構(gòu)的制備方法，包含下列步驟 形成至少一溝槽(67)于一半導(dǎo)體基板(61)之中； 形成一第一介電層￠9)于該溝槽￠7)之內(nèi)； 形成一導(dǎo)電區(qū)塊(73)于該溝槽(67)的一底部； 形成一襯屏蔽(75)于該溝槽(67)之中，該襯屏蔽(75)覆蓋該第一介電層(69)的一上部； 局部去除未被該襯屏蔽(75)覆蓋的第一介電層(69)及半導(dǎo)體基板(61)以形成一鼓形凹部(77)于該半導(dǎo)體基板(61)之中； 在該鼓形凹部(77)填入介電材料以形成一鼓形介電結(jié)構(gòu)(90)。
11.如權(quán)利要求10所述的晶體管結(jié)構(gòu)的制備方法，其特征在于形成該第一介電層(69)是進(jìn)行一熱氧化工藝。
12.如權(quán)利要求10所述的晶體管結(jié)構(gòu)的制備方法，其特征在于形成該導(dǎo)電區(qū)塊(73)包含下列步驟 在該溝槽(67)填入導(dǎo)電材料(71);以及 進(jìn)行一蝕刻工藝以從該溝槽￠7)的一上部局部去除該導(dǎo)電材料(71)。
13.如權(quán)利要求10所述的晶體管結(jié)構(gòu)的制備方法，其特征在于形成該鼓形凹部(77)是使用該襯屏蔽(75)作為蝕刻屏蔽，進(jìn)行一濕蝕刻工藝。
14.如權(quán)利要求10所述的晶體管結(jié)構(gòu)的制備方法，其特征在于該制備方法包含從該溝槽(67)去除該襯屏蔽(75)的步驟。
15.如權(quán)利要求10所述的晶體管結(jié)構(gòu)的制備方法，其特征在于該制備方法包含下列步驟 形成一屏蔽層(79)，其覆蓋該導(dǎo)電區(qū)塊(73);以及 進(jìn)行一熱處理工藝以轉(zhuǎn)化鄰近該半導(dǎo)體基板￠1)的局部屏蔽層(79)。
16.如權(quán)利要求10所述的晶體管結(jié)構(gòu)的制備方法，其特征在于該制備方法包含形成至少一摻雜區(qū)(85)于該導(dǎo)電區(qū)塊(73)的旁側(cè)的半導(dǎo)體基板(61)之中。
17.如權(quán)利要求16所述的晶體管結(jié)構(gòu)的制備方法，其特征在于該導(dǎo)電區(qū)塊(73)包含一上端(73A),該摻雜區(qū)(85)包含一下端(85A),該下端(85A)低于該導(dǎo)電區(qū)塊(73)的上端(73A)。
全文摘要
本發(fā)明的晶體管結(jié)構(gòu)包含一半導(dǎo)體基板；一導(dǎo)電區(qū)塊，設(shè)置于該半導(dǎo)體基板之中；一柵極介電層，設(shè)置于該導(dǎo)電區(qū)塊及該半導(dǎo)體基板之間；一鼓形介電結(jié)構(gòu)，設(shè)置于該導(dǎo)電區(qū)塊及該柵極介電層之上。本發(fā)明同時(shí)涉及一種晶體管結(jié)構(gòu)的制備方法。
文檔編號(hào)H01L29/423GK102683407SQ20111016496
公開(kāi)日2012年9月19日 申請(qǐng)日期2011年6月20日 優(yōu)先權(quán)日2011年3月16日
發(fā)明者吳鐵將, 黃慶玲 申請(qǐng)人:南亞科技股份有限公司