專利名稱：一種鍺基nmos器件及其制備方法
技術(shù)領域：
本發(fā)明屬于超大規(guī)模集成電路(ULSI)工藝制造技術(shù)領域，具體涉及一種鍺基 NMOS器件結(jié)構(gòu)及其制備方法。
背景技術(shù)：
在摩爾定律的推動下，傳統(tǒng)硅基MOS器件在不斷提高集成度的同時也面臨諸多挑戰(zhàn)和限制如遷移率退化、載流子速度飽和以及DIBL效應等，其中遷移率退化成為影響器件性能進一步提升的關(guān)鍵因素之一。為了解決器件尺寸縮小所帶來的問題，必須采用高遷移率溝道材料。目前，鍺基肖特基MOS晶體管成為了研究熱點之一首先，鍺材料的電子和空穴遷移率比硅材料高，而且鍺溝道器件的制備工藝與傳統(tǒng)CMOS工藝兼容；同時肖特基源漏結(jié)構(gòu)替代傳統(tǒng)的高摻雜源漏不僅避免了鍺材料中雜質(zhì)固溶度低和擴散快的問題，而且還能減小源漏電阻率。因此，鍺基肖特基MOS晶體管有望突破傳統(tǒng)硅基器件的限制而獲得優(yōu)良的器件性能。然而，鍺基肖特基MOS晶體管也存在亟待解決的問題鍺基肖特基MOS晶體管源漏與襯底的界面處存在的大量懸掛鍵以及金屬(或金屬鍺化物)在鍺禁帶中產(chǎn)生的金屬誘導帶隙態(tài)(MIGS)使費米能級被釘扎在價帶附近，導致電子勢壘較大。較大的電子勢壘限制了鍺基肖特基NMOS晶體管性能的提升開態(tài)時源/溝道較大的電子勢壘限制了器件的電流驅(qū)動能力；而關(guān)態(tài)時漏/溝道的較低的空穴勢壘導致器件的泄漏電流增大；同時，較大的電子勢壘使源端的電子主要以隧穿的方式進入溝道，導致器件的亞閾值斜率變大。因此，電子勢壘高度成為影響鍺基肖特基NMOS晶體管性能的決定因素之一。

發(fā)明內(nèi)容
針對上述鍺基肖特基NNMOS晶體管存在的問題，本發(fā)明通過在源漏區(qū)與襯底間淀積二氧化鍺(GeO2)和金屬氧化物雙層介質(zhì)薄膜來減弱費米能級釘扎效應，降低電子勢壘， 改善鍺基肖特基NMOS晶體管的性能。下面簡述此發(fā)明的鍺基肖特基NMOS晶體管的一種制備方法，步驟如下1-1)在鍺基襯底上制作MOS結(jié)構(gòu)；1-2)淀積源漏區(qū)域的GeO2和金屬氧化物薄層；1-3)濺射低功函數(shù)金屬薄膜，刻蝕形成金屬源漏；1-4)形成接觸孔、金屬連線。步驟1-1)具體包括2-1)在襯底上制作隔離區(qū)；2-2)淀積柵介質(zhì)層以及柵；2-3)形成柵結(jié)構(gòu)；2-4)形成側(cè)墻結(jié)構(gòu)。所述步驟1-1)的鍺基襯底包括體鍺襯底、鍺覆絕緣襯底(GOI)或外延鍺襯底等。
所述步驟1-2)的金屬氧化物采用低氧原子面密度的材料，要求此介質(zhì)材料氧原子面密度與GeO2氧原子面密度比小于0. 8，如氧化鍶(SrO)、氧化鋇(BaO)、氧化鐳(RaO)等。所述步驟1-3)的金屬薄膜為鋁膜或其他低功函數(shù)金屬膜。與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是此方法可以減弱費米能級釘扎效應，降低電子勢壘，進而改善鍺基肖特基NMOS器件的性能。首先，在GeO2上淀積一薄層金屬氧化物，由于金屬氧化物界面處的氧原子面密度比GeO2的低，GeO2界面處的氧原子向金屬氧化物界面一側(cè)移動，導致在界面處產(chǎn)生由GeO2 指向金屬氧化物方向的偶極子，而偶極子產(chǎn)生的電場有助于肖特基電子勢壘的調(diào)節(jié)；其次， 在眾多介質(zhì)中，GeO2能與Ge襯底形成較好的界面接觸，有效鈍化鍺表面的懸掛鍵，降低界面態(tài)密度；再者，在金屬源漏與襯底之間的金屬氧化物和GeO2，可以阻擋金屬或金屬鍺化物在鍺禁帶中產(chǎn)生金屬誘導帶隙態(tài)(MIGS)，從而達到進一步減弱費米能級釘扎效應、調(diào)節(jié)肖特基勢壘高度的目的。一般金屬氧化物與GeO2界面處的氧原子面密度比越小，產(chǎn)生的偶極子越強，勢壘調(diào)節(jié)越顯著。而金屬氧化物的氧原子面密度與金屬陽離子的半徑有關(guān)金屬陽離子半徑越大，氧原子面密度越小。本發(fā)明采用的氧化鍶(SrO)、氧化鋇(BaO)、氧化鐳(RaO)等材料的金屬離子半徑都大于1. 1 A，與GeO2界面處的氧原子面密度比小于0. 8，進而產(chǎn)生較強的偶極子調(diào)節(jié)肖特基勢壘。與采用單層絕緣介質(zhì)材料如氧化鋁(Al2O3)等相比，本實施方案能更有效地調(diào)節(jié)肖特基勢壘，提升器件性能。


圖1(a)-圖l(j)為本發(fā)明提出的制備鍺基肖特基晶體管的流程圖。圖中1_襯底；2-P阱區(qū)域；3-隔離區(qū)；4-柵極介質(zhì)層；5_金屬柵；6_側(cè)墻結(jié)構(gòu)； 7-Ge02薄層；8-絕緣氧化物薄膜；9-金屬源漏；10-金屬連線層。
具體實施例方式下面結(jié)合附圖和具體實施方式
對本發(fā)明作進一步詳細描述圖1為本發(fā)明一優(yōu)選實施例制作鍺基肖特基晶體管的方法流程圖。本發(fā)明制作鍺基肖特基晶體管的方法包括如下步驟步驟1 提供一塊鍺基襯底。如圖1(a)所示，一塊N型半導體鍺襯底1，其中襯底 1可采用體鍺、鍺覆絕緣(GOI)或外延鍺襯底等。步驟2 制作P阱區(qū)域。在鍺襯底上淀積氧化硅和氮化硅層，首先通過光刻定義P 阱區(qū)域并反應離子刻蝕掉P阱區(qū)域的氮化硅，然后離子注入P型雜質(zhì)如硼等，再退火驅(qū)入制作P阱2，最后去掉注入掩蔽層，完成后如圖1(b)所示。步驟3 實現(xiàn)溝槽隔離。如圖1 (c)中隔離區(qū)3，首先在鍺片上淀積氧化硅和氮化硅層，然后通過光刻定義并利用反應離子刻蝕技術(shù)刻蝕氮化硅、氧化硅以及鍺形成溝槽，再利用化學氣相淀積(CVD)方法淀積氧化硅回填隔離槽，最后采用化學機械拋光技術(shù)(CMP)將表面磨平，實現(xiàn)器件間的隔離。器件隔離不局限于淺槽隔離(STI)，也可以采用場氧隔離等技術(shù)。步驟4 在所述有源區(qū)上形成柵極介質(zhì)層。柵介質(zhì)層可以采用高K介質(zhì)、二氧化鍺、氮氧化鍺等材料。在淀積柵介質(zhì)之前，一般需要用PH3、NH3以及F等離子體等進行表面鈍化處理，或淀積一層界面層如硅(Si)、氮化鋁(AlN)、氧化釔(Y2O3)等。本優(yōu)選實施例先在鍺襯底上制作一薄層氧化釔(Y2O3)作為界面層，然后采用原子層淀積(ALD)方法得到氧化鉿 (HfO2)柵介質(zhì)層4，如圖1(d)所示。步驟5 在所述柵極介質(zhì)層上形成柵極。柵可以采用多晶硅柵、金屬柵、FUSI柵或全鍺化物柵等，本實施例采用淀積氮化鈦(TiN)制備金屬柵，然后光刻定義并刻蝕形成柵結(jié)構(gòu)，如圖1(e)所示。步驟6 在柵極兩側(cè)制備側(cè)墻?？梢酝ㄟ^淀積SiO2或Si3N4并刻蝕的方式制備側(cè)墻，也可依次淀積Si3N4和SiO2形成雙側(cè)墻結(jié)構(gòu)。如圖1(f)所示，本實施例采用淀積SiO2 并采用干法刻蝕的方法，在柵的兩側(cè)形成側(cè)墻結(jié)構(gòu)6。步驟7 形成源漏區(qū)域的GeO2薄層。此薄層可以通過ALD、射頻濺射、熱氧化和臭氧氧化等方式獲得。此處優(yōu)選ALD淀積方式，GeO2厚度約為0.5 4nm，如圖1(g)所示。步驟8:淀積源漏區(qū)域的金屬氧化物薄膜。要求此介質(zhì)材料界面氧原子密度與GeO2 界面氧原子密度比小于0. 8，如氧化鍶(SrO)、氧化鋇(BaO)、氧化鐳(RaO)等，本實施優(yōu)選例采用氧化鍶(SrO)。此層材料同樣可以通過ALD淀積的方式得到，其厚度約為0. 5 4nm， 如圖1(h)所示。步驟9 制備金屬源漏?？梢圆捎梦锢須庀嗟矸e方式如蒸鍍或濺射，在半導體襯底上淀積一層低功函數(shù)金屬薄膜如鋁(Al)、鈦(Ti)、釔(Y)等。本優(yōu)選實施例為鋁，其厚度范圍在IOOnm 1 μ m，通過光刻定義并刻蝕得到金屬源漏，如圖1 (i)所示。步驟10 形成接觸孔、金屬連線。首先用CVD淀積氧化層，光刻定義出開孔位置并刻蝕二氧化硅形成接觸孔；然后濺射金屬層如A1、A1-Ti等，再光刻定義出連線圖形并刻蝕形成金屬連線圖形，最后進行金屬化處理，獲得金屬連線層10，如圖l(j)所示。本發(fā)明提出了一種鍺基NMOS器件結(jié)構(gòu)及其制備方法。此方法不但可以降低鍺基肖特基NMOS源漏處電子的勢壘高度，提升鍺基肖特基NMOS晶體管的性能，而且制備工藝簡單并與硅CMOS技術(shù)完全兼容。與現(xiàn)有技術(shù)相比，所述半導體器件結(jié)構(gòu)及其制備方法能簡單有效地提升鍺基肖特基NMOS晶體管的性能。以上通過優(yōu)選實施例詳細描述了本發(fā)明，本領域的技術(shù)人員應當理解，以上所述僅為本發(fā)明的優(yōu)選實施例，在不脫離本發(fā)明實質(zhì)的范圍內(nèi)，可以對本發(fā)明的器件結(jié)構(gòu)做一定的變形或修改，例如源漏結(jié)構(gòu)也可采用提升、凹陷源漏結(jié)構(gòu)或其他新結(jié)構(gòu)如雙柵、 FinFET, Ω柵、三柵和圍柵等；其制備方法也不限于實施例中所公開的內(nèi)容，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種鍺基肖特基NMOS晶體管，其特征在于，在襯底與源、漏區(qū)之間淀積二氧化鍺層和金屬氧化物層，具體為在襯底上淀積一層二氧化鍺，在二氧化鍺層上淀積一層金屬氧化物，金屬源、漏位于金屬氧化物層上。
2.如權(quán)利要求1所述的鍺基肖特基NMOS晶體管，其特征在于，所述二氧化鍺層的厚度范圍為0. 5 4nm。
3.如權(quán)利要求1所述的鍺基肖特基NMOS晶體管，其特征在于，所述金屬氧化物界面氧原子密度與GeO2界面氧原子密度比小于0. 8。
4.如權(quán)利要求1所述的鍺基肖特基NMOS晶體管，其特征在于，所述金屬氧化物層的厚度范圍為0. 5 4nm。
5.如權(quán)利要求3所述的鍺基肖特基NMOS晶體管，其特征在于，所述金屬氧化物選自氧化鍶、氧化鋇或氧化鐳。
6.一種鍺基肖特基NMOS晶體管的制備方法，步驟如下1-1)在鍺基襯底上制作MOS結(jié)構(gòu)；1-2)淀積源、漏區(qū)域的GeO2和金屬氧化物層；1-3)濺射低功函數(shù)金屬薄膜，刻蝕形成金屬源、漏；1-4)形成接觸孔、金屬連線。
7.如權(quán)利要求6所述的方法，其特征在于，步驟1-1)具體包括2-1)在襯底上制作隔離區(qū)；2-2)淀積柵介質(zhì)層以及柵；2-3)形成柵結(jié)構(gòu)；2-4)形成側(cè)墻結(jié)構(gòu)。
8.如權(quán)利要求6所述的方法，其特征在于，所述步驟1-1)的鍺基襯底包括體鍺襯底、鍺覆絕緣襯底或外延鍺襯底。
9.如權(quán)利要求6所述的方法，其特征在于，所述步驟1-2)金屬氧化物材料的界面氧原子密度與GeO2界面氧原子密度比小于0. 8，優(yōu)選氧化鍶、氧化鋇或氧化鐳。
10.如權(quán)利要求6所述的方法，其特征在于，所述步驟1-3)的金屬薄膜為鋁膜或其他低功函數(shù)金屬膜。
全文摘要
本發(fā)明提供一種鍺基NMOS器件結(jié)構(gòu)及其制備方法。該方法在源、漏區(qū)與襯底之間淀積了二氧化鍺(GeO2)和金屬氧化物雙層介質(zhì)材料。本發(fā)明不但降低了鍺基肖特基NMOS源漏處電子的勢壘高度，改善了鍺基肖特基晶體管的電流開關(guān)比，提升了鍺基肖特基NMOS晶體管的性能，而且制作工藝與硅CMOS技術(shù)完全兼容，保持了工藝簡單的優(yōu)勢。相對于現(xiàn)有工藝制備方法，本發(fā)明結(jié)構(gòu)及其制造方法簡單、有效地提升鍺基肖特基NMOS晶體管的性能。
文檔編號H01L29/78GK102227001SQ20111017099
公開日2011年10月26日 申請日期2011年6月23日 優(yōu)先權(quán)日2011年6月23日
發(fā)明者安霞, 張興, 李志強, 郭岳, 黃如 申請人:北京大學