專利名稱：晶圓級(jí)芯片尺寸封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及半導(dǎo)體封裝，更確切地說是關(guān)于晶圓級(jí)芯片尺寸封裝(WLCSP)的低成本工藝。
背景技術(shù)：
半導(dǎo)體器件經(jīng)常要求具有低封裝阻抗和良好的熱性能。對(duì)于金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOSFET)器件更是如此，尤其是垂直導(dǎo)電功率MOSFET器件，它們的柵極和源極電極在半導(dǎo)體芯片的一個(gè)表面上，漏極電極在相對(duì)的表面上(與橫向器件不同之處在于，橫向器件所有的電極都在頂面上)。這些半導(dǎo)體器件通常也需要簡便、快捷和高效的封裝方法。 因此，原有技術(shù)中提出了許多封裝思路和方法。盡管在過去的幾十年中，硅工藝技術(shù)取得了顯著的發(fā)展，大多數(shù)情況下，同一種幾十年前的封裝技術(shù)都繼續(xù)作為主要的封裝手段。同鋁或金引線接合一起，將環(huán)氧樹脂或焊錫晶片貼裝到引線框上，仍然是主要的半導(dǎo)體封裝方法。然而，半導(dǎo)體處理技術(shù)的發(fā)展使與傳統(tǒng)封裝技術(shù)有關(guān)的寄生現(xiàn)象(例如電阻、電容和電感)更多的是一個(gè)性能限制因素。此外，需要不斷逐漸減小的封裝尺寸。為了最好地優(yōu)化空間，整體封裝引腳必須盡可能地接近半導(dǎo)體晶片尺寸。在傳統(tǒng)的倒裝芯片工藝中，除了其他缺點(diǎn)，要電連接到垂直導(dǎo)電晶片的背面是很難的，不僅占用大量空間，還需要額外的組裝時(shí)間。這些限制條件在功率轉(zhuǎn)換器件等高電流應(yīng)用中變得格外顯著。美國專利號(hào)6，271，060提出了制備一種半導(dǎo)體器件封裝的工藝，該半導(dǎo)體器件含有一個(gè)纏繞在晶片邊緣的金屬層，以便在晶片正面和背面的導(dǎo)電襯底之間形成電連接。該封裝的尺寸與晶片基本相同。首先，導(dǎo)電襯底連接到晶圓的背面，并與晶圓中每個(gè)晶片背面上的端子電接觸；在晶圓正面上制備一個(gè)非導(dǎo)電的覆蓋層并形成圖案，為裸露的芯片保留一部分鈍化層以及接觸墊，每個(gè)接觸墊都被可焊的金屬層覆蓋。然后，沿芯片之間的劃痕線，在垂直方向上電鋸該組件，但是鋸痕并沒有一直延伸穿過襯底，襯底的背面仍然是完整的。截?cái)嘣谝粋€(gè)方向上的水平鋸痕，以制備類夾層堆棧式安裝的晶片條，晶片條的一側(cè)是裸露的。在該堆棧的一側(cè)濺射或蒸發(fā)一個(gè)金屬層；翻轉(zhuǎn)該堆棧，在另一側(cè)進(jìn)行同樣的工藝。所制備的金屬層沉積在晶片的正面，并沿晶片的邊緣延伸到襯底的邊緣和背面。金屬并不沉積在覆蓋層的表面上。然后，分離堆棧中的條紋，截?cái)啻怪狈较蛏系匿徍?，以分離單獨(dú)的芯片。在濺射或蒸發(fā)的層上電鍍一個(gè)厚金屬層，以便在每個(gè)晶片的正面和背面上的端子之間形成良好的電接觸。在一個(gè)可選實(shí)施例中，利用非導(dǎo)電襯底，在襯底中形成通孔并用金屬填充，以便與晶片背面上的端子形成電接觸。美國專利號(hào)6，316，287提出了一種制備半導(dǎo)體器件封裝的方法。該方法包括制備金屬層，與半導(dǎo)體晶片正面上的接觸墊接觸，同時(shí)該晶片仍然是晶圓的一部分。金屬層延伸到該晶片與相鄰晶片之間的劃線中。在晶圓正面連接一個(gè)非導(dǎo)電蓋，打磨晶圓的背面，以減小其厚度。最好通過鋸和刻蝕，切割晶圓的背面，使金屬層裸露出來。在晶圓的背面制備一個(gè)非導(dǎo)電層，在非導(dǎo)電層上方沉積一個(gè)第二金屬層，第二金屬層延伸到第二接觸層與第一接觸層通過非導(dǎo)電層中的開口相接觸的劃線中。最好選用，在第二金屬層上制備一個(gè)焊錫桿，使完成后的封裝安裝在印刷電路板上。然后，沿劃線鋸蓋，鋸的切口很小，不足以截?cái)嘟饘賹又g的接頭。從而，將芯片完全相互分開，構(gòu)成單獨(dú)的半導(dǎo)體器件封裝。美國專利號(hào)6，562，647提出了一種在晶圓級(jí)上制備的半導(dǎo)體封裝，通過它連接到芯片的兩端。晶圓的背面連接到金屬板上。鋸斷分割芯片的劃線，使金屬板裸露出來，但切口并沒有穿過金屬板。含有多個(gè)子層的金屬層形成在芯片正面，金屬覆蓋著裸露的那部分金屬板，并延伸芯片的側(cè)邊緣。金屬層分開的部分也可以覆蓋芯片正面的接觸墊。第二套切口與第一套切口一致，所用的刀片比第一套切口所使用的刀片還窄。因此，金屬層仍然位于芯片的側(cè)邊緣，(通過金屬板)連接芯片的正面和背面。由于不要求引線接合，因此所制成的封裝是高低不平的，并且芯片的背面和正面之間具有低阻抗電接觸。例如先前的原有技術(shù)封裝工藝所述的晶圓級(jí)芯片尺寸封裝，在小安裝空間中很受歡迎，對(duì)于垂直結(jié)構(gòu)功率MOSFET來說，通常延伸漏極到源極和柵極背面，從而將所有的柵極、源極以及漏極電極都分布在同一背面上。但是，由于不能從一個(gè)側(cè)視圖上看到所有的電極，因此這種結(jié)構(gòu)在電路板級(jí)安裝和檢驗(yàn)方面還存在許多困難。而且，所述的原有技術(shù)需要使用一個(gè)額外的支撐襯底，否則就不是真實(shí)的晶圓級(jí)工藝。正是在這一前提下，提出了本發(fā)明的各種實(shí)施例。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種晶圓級(jí)芯片尺寸封裝及其制備方法，該半導(dǎo)體器件的晶圓級(jí)芯片尺寸封裝尺寸小，優(yōu)化空間，不需要額外的支撐襯底，更加簡便、高效和成本低。為了達(dá)到上述目的，本發(fā)明提供了一種半導(dǎo)體器件，其包括一個(gè)半導(dǎo)體襯底，具有第一和第二表面以及在第一和第二表面之間的側(cè)壁；一個(gè)第一導(dǎo)電墊，在器件的第一表面上，與襯底內(nèi)的第一半導(dǎo)體器件結(jié)構(gòu)電接觸；一個(gè)第二導(dǎo)電墊，在器件的第二表面上，與襯底內(nèi)的第二半導(dǎo)體器件結(jié)構(gòu)電接觸；一個(gè)在側(cè)壁上的切口，從第一表面延伸到第二表面，其中所述的切口并沒有延伸穿過晶片的整個(gè)長度；一個(gè)絕緣層，在第一表面上和切口中的側(cè)壁上一個(gè)導(dǎo)電層，在側(cè)壁上的部分絕緣層上，其中導(dǎo)電層與第二導(dǎo)電墊電接觸，以便可以從第一表面上接入第二導(dǎo)電墊，其中絕緣層阻止導(dǎo)電層在第二導(dǎo)電墊和半導(dǎo)體襯底的側(cè)壁之間接觸。上述的半導(dǎo)體器件，其中，所述的絕緣層和導(dǎo)電層覆蓋了第一表面上的一部分第一導(dǎo)電墊，絕緣層使第一導(dǎo)電墊與所述的導(dǎo)電層絕緣。上述的半導(dǎo)體器件，其中，側(cè)壁上的一部分導(dǎo)電層裸露出來，通過這個(gè)裸露的部分，從器件的邊緣就可以電連接到第二導(dǎo)電墊或檢驗(yàn)接頭。上述的半導(dǎo)體器件，其中，該器件是一個(gè)垂直場(chǎng)效應(yīng)管。上述的半導(dǎo)體器件，其中，第一半導(dǎo)體器件結(jié)構(gòu)含有一個(gè)源極區(qū)，其中第二半導(dǎo)體器件結(jié)構(gòu)含有一個(gè)漏極區(qū)。
上述的半導(dǎo)體器件，其中，該半導(dǎo)體器件還包括一個(gè)在側(cè)壁上的第二切口，從第一表面延伸到第二表面；一個(gè)第二絕緣層，在第二表面上以及第二切口中的側(cè)壁上；一個(gè)第二導(dǎo)電層，在側(cè)壁上的部分第二絕緣層上，其中第二導(dǎo)電層與第一導(dǎo)電墊電接觸，以便可以從第二表面接入第一導(dǎo)電墊。上述的半導(dǎo)體器件，其中，第二絕緣層和第二導(dǎo)電層覆蓋了第二表面上的一部分第二導(dǎo)電墊，第二絕緣層使第二導(dǎo)電墊與所述的第二導(dǎo)電層絕緣。上述的半導(dǎo)體器件，其中，該半導(dǎo)體器件還包括—個(gè)第三導(dǎo)電墊，在第一表面上，與襯底內(nèi)的第三半導(dǎo)體器件電接觸，其中第三導(dǎo)電墊與第一導(dǎo)電墊電絕緣；一個(gè)在側(cè)壁上的第三切口，從第一表面延伸到第二表面；一個(gè)第三絕緣層，在第二表面和第三切口上；一個(gè)第三導(dǎo)電層，在第三切口上的部分第三絕緣層上以及第二表面上，其中第三導(dǎo)電層與第三導(dǎo)電墊電接觸，以便從第二表面接入第三導(dǎo)電墊，其中第三絕緣層阻止第三導(dǎo)電層在第三導(dǎo)電墊和半導(dǎo)體襯底的側(cè)壁之間接觸。上述的半導(dǎo)體器件，其中，第一半導(dǎo)體器件結(jié)構(gòu)含有一個(gè)源極區(qū)，第二半導(dǎo)體器件結(jié)構(gòu)含有一個(gè)漏極區(qū)，并且第三半導(dǎo)體器件結(jié)構(gòu)含有一個(gè)柵極。上述的半導(dǎo)體器件，其中，第一和第三導(dǎo)電墊是由同一種導(dǎo)電層制成的。上述的半導(dǎo)體器件，其中，第一、第二和第三導(dǎo)電墊均可以從第一和第二表面接入。上述的半導(dǎo)體器件，其中，在側(cè)壁上的一部分第一、第二和第三導(dǎo)電層裸露出來， 通過這些裸露的部分，從器件邊緣就可以電連接到第一、第二和第三導(dǎo)電墊或檢驗(yàn)?zāi)抢锏碾娊宇^。上述的半導(dǎo)體器件，其中，該半導(dǎo)體器件還包括一個(gè)在半導(dǎo)體襯底側(cè)壁上的附加的切口，從第一表面延伸到第二表面；一個(gè)附加的絕緣層，在附加的切口的側(cè)壁上；一個(gè)附加的導(dǎo)電層，在側(cè)壁上的部分附加的絕緣層上，其中通過附加的絕緣層，附加的導(dǎo)電層與半導(dǎo)體襯底電絕緣，使附加的導(dǎo)電層在第一表面和第二表面之間形成一個(gè)外部電連接。本發(fā)明還提供了一種制備多個(gè)半導(dǎo)體器件的晶圓級(jí)方法，該方法包括a)制備多個(gè)半導(dǎo)體器件晶片，在一個(gè)由半導(dǎo)體襯底構(gòu)成的半導(dǎo)體晶圓上被標(biāo)出的劃線分開，其中每個(gè)半導(dǎo)體晶片都含有一個(gè)在第一表面上的第一導(dǎo)電墊和一個(gè)在第二表面上的第二導(dǎo)電墊，其中第二表面在襯底邊上與第一表面相對(duì)，并被側(cè)壁分開，其中第一導(dǎo)電墊與襯底中的第一半導(dǎo)體器件結(jié)構(gòu)電接觸，第二導(dǎo)電墊與第二表面上的第二半導(dǎo)體器件結(jié)構(gòu)電接觸；b)制備一個(gè)或多個(gè)通孔，穿過襯底，在相鄰的晶片之間的劃線處，其中所述的通孔并沒有延伸穿過半導(dǎo)體晶片的整個(gè)長度；c)在一個(gè)或多個(gè)通孔的側(cè)壁上制備一個(gè)絕緣層；并且d)在第一表面和側(cè)壁上的絕緣層上方，制備一個(gè)導(dǎo)電層，其中導(dǎo)電層與第二導(dǎo)電墊電接觸，以便從第一表面接入第二導(dǎo)電墊，其中絕緣層阻止導(dǎo)電層在第二導(dǎo)電墊和半導(dǎo)體襯底的側(cè)壁之間接觸。上述的方法，其中，該方法還包括在步驟b)之后C’ )在一個(gè)不同的一個(gè)或多個(gè)通孔的一部分側(cè)壁上，制備第二絕緣層；并且d’ )在第二表面上以及不同的一個(gè)或多個(gè)通孔的側(cè)壁上的第二絕緣層上方，制備一個(gè)第二導(dǎo)電層，其中第二導(dǎo)電層與第一導(dǎo)電墊電接觸，以便從第二表面接入第一導(dǎo)電墊， 其中第二絕緣層阻止第二導(dǎo)電層在第一導(dǎo)電墊和半導(dǎo)體襯底的側(cè)壁之間接觸。上述的方法，其中，該方法還包括在步驟d)之后，切割晶圓，以形成單獨(dú)的半導(dǎo)體器件，其中所述的切割包括將通孔分成切口。上述的方法，其中，該方法包括a)制備多個(gè)半導(dǎo)體器件晶片還包括，制備多個(gè)半導(dǎo)體器件晶片，使每個(gè)器件晶片還包括在第一表面上的第三導(dǎo)電墊，與襯底內(nèi)的第三半導(dǎo)體器件結(jié)構(gòu)電接觸，其中第三導(dǎo)電墊與第一導(dǎo)電墊電絕緣；其中該方法還包括在步驟b)之后c”)在另一個(gè)不同的一個(gè)或多個(gè)通孔的一部分側(cè)壁上，制備一個(gè)第三絕緣層；并且d”)在第二表面和另一個(gè)不同的一個(gè)或多個(gè)通孔的側(cè)壁上，制備一個(gè)第三導(dǎo)電層， 其中第三導(dǎo)電層與第三導(dǎo)電墊電接觸，以便從第二表面接入第三導(dǎo)電墊，其中第三絕緣層阻止第三導(dǎo)電層在第三導(dǎo)電墊和半導(dǎo)體襯底的側(cè)壁之間接觸。本發(fā)明還提供了一種電路封裝組件，該組件包括一個(gè)第一垂直金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOSFET)，具有頂部源極和柵極以及一個(gè)底部漏極，其中第一垂直MOSFET包括至少源極、柵極和漏極電極中的兩個(gè)，源極、柵極和漏極電極可以在第一 MOSFET的正面和背面連接；以及一個(gè)第二垂直金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOSFET)，具有頂部源極和柵極以及一個(gè)底部漏極，其中第二垂直MOSFET包括至少源極、柵極和漏極電極中的兩個(gè)，源極、柵極和漏極電極可以在第二 MOSFET的正面和背面連接，其中，第一和第二 MOSFET堆棧在一起。上述的電路封裝組件，其中，第一和第二 MOSFET的至少源極、柵極和漏極電極中的兩個(gè)包括沿MOSFET側(cè)壁的切口中所含的附加導(dǎo)電層，通過一個(gè)絕緣層，所述的附加導(dǎo)電層與半導(dǎo)體襯底的側(cè)壁絕緣。上述的電路封裝組件，其中，第一 MOSFET的源極電連接到第二 MOSFET的漏極。上述的電路封裝組件，其中，MOSFET的電極是并聯(lián)的。本發(fā)明的實(shí)施例無需使用外來襯底，例如蓋或其他結(jié)構(gòu)，或分開制備工藝后，為半導(dǎo)體器件芯片的正面和背面之間提供接觸。本發(fā)明的實(shí)施例允許在半導(dǎo)體器件的正面和背面上電接觸，同時(shí)該器件仍然是晶圓的一部分，并且在將晶圓分成單獨(dú)的器件芯片之前。本發(fā)明的實(shí)施例也可以提供具有裸露的金屬接頭的器件結(jié)構(gòu)，這些金屬接頭可以從器件結(jié)構(gòu)的邊緣得到。這使得連接可以從晶片的邊緣看到并檢驗(yàn)，如果有必要，也可以連接到晶片的邊緣。由于晶片的頂面和底面上都連接到電極，因此附加的結(jié)構(gòu)，例如并聯(lián)或串聯(lián)堆棧晶片，都是可以的。本發(fā)明的技術(shù)方案在功率MOSFET應(yīng)用中尤其有優(yōu)勢(shì)。本發(fā)明的實(shí)施例在器件的兩側(cè)都有柵極、源極和漏極電極，并且可以從器件的邊緣接觸，使得高端0B)和低端(LS) MOSFET的堆棧式共同封裝，構(gòu)成一個(gè)直流-直流功率轉(zhuǎn)換器半橋式，或者堆棧多個(gè)MOSFET 晶片并聯(lián)，以提高導(dǎo)通電阻(Ron)，并且在直流-直流功率轉(zhuǎn)換器上堆棧一個(gè)電容器，以提高模式和電路板級(jí)性能。除了 MOSFET以外，還可以利用上述技術(shù)制備其他類型的器件。本發(fā)明的實(shí)施例也可以用于任何類型的在器件的兩側(cè)帶有電極的垂直器件，包括絕緣柵雙極晶體管(IGBT)、 垂直雙極結(jié)型晶體管(BJT)、功率二極管等。


圖IA表示一種原有技術(shù)的半導(dǎo)體器件正面(源極和柵極表面)的透視圖。圖IB表示圖IA所示的半導(dǎo)體器件背面(漏極背面)的透視圖。圖2A表示依據(jù)本發(fā)明的一個(gè)實(shí)施例，一種半導(dǎo)體器件正面(源極和漏極背面)的透視圖。圖2B表示圖2A所示的半導(dǎo)體器件背面(漏極背面)的透視圖。圖2C和2D分別表示圖2A-2B所示的半導(dǎo)體器件的一個(gè)可選實(shí)施例的正面和背面的透視圖。圖3A至6A和7A為一種半導(dǎo)體器件的正面(源極和柵極表面)透視圖，分別表示依據(jù)本發(fā)明的一個(gè)實(shí)施例，圖2A-2B所示類型的半導(dǎo)體器件的晶圓級(jí)芯片尺寸封裝工藝。圖;3B至6B和7B表示圖3A至6A所示的制備工藝的特定步驟中的半導(dǎo)體器件的背面透視圖。圖6C-6D為半導(dǎo)體器件的正面和背面透視圖，表示圖6A-6B所述的制備工藝的特定步驟的一個(gè)可選實(shí)施例。圖8A表示高端和低端MOSFET共同封裝的一個(gè)原有技術(shù)示例的側(cè)視圖。圖8B表示依據(jù)本發(fā)明的一個(gè)實(shí)施例，堆棧式高端和低端MOSFET的側(cè)視圖。
具體實(shí)施例方式盡管為了解釋說明，以下詳細(xì)說明包含了許多具體細(xì)節(jié)，但是本領(lǐng)域的任何技術(shù)人員都應(yīng)理解基于以下細(xì)節(jié)的多種變化和修正都屬本發(fā)明的范圍。因此，本發(fā)明的典型實(shí)施例的提出，對(duì)于請(qǐng)求保護(hù)的發(fā)明沒有任何一般性的損失，而且不附加任何限制。相同委托人的美國公開號(hào)2009/0194880的專利提出了一種垂直功率MOSFET的功率晶圓級(jí)芯片尺寸封裝，該MOSFET中所有的源極、柵極和漏極電極都位于器件的一個(gè)表面上，可以通過焊膏等方式方便地安裝到印刷電路板(PCB)上。圖1A-1B分別表示半導(dǎo)體器件 100的正面和背面的透視圖。如圖IA所示，源極電極(S) 108和柵極電極(G) 110位于器件 100的正面上，通過鈍化層102中的打開窗口，連接到下方的源極墊和柵極墊，鈍化層102沉積在半導(dǎo)體材料(例如硅)制成的襯底112上。源極墊和柵極墊連接到垂直功率MOSFET的正面的源極區(qū)和柵極區(qū)，漏極區(qū)通常位于器件100的背面。如圖IA所示，漏極電極(D) 107 可以位于器件100正面上切角106處。通過切角106處的襯底112的側(cè)壁105背面和上方的導(dǎo)電層104，如圖1A-1B所示，將漏極電極(D) 107電連接到器件100背面附近的漏極區(qū)上?？梢耘渲寐O電極107，使它們延伸到正面上被鈍化物102覆蓋的那部分有源器件區(qū)114上方。通過穿過含有多個(gè)半導(dǎo)體晶片的晶圓制備通孔，在半導(dǎo)體芯片之間的角交叉處， 形成漏極電極(D) 107，然后，在晶圓的底面上以及通孔的側(cè)壁上制備一個(gè)導(dǎo)電層，觸及晶圓的正面。然而，半導(dǎo)體器件100在器件的一個(gè)表面上僅具有柵極、源極和漏極電極，并不能從側(cè)面看到所有的電極，這使得電路板級(jí)安裝和檢驗(yàn)比較困難。實(shí)施例在本發(fā)明的實(shí)施例中，可以通過具有半導(dǎo)體襯底的半導(dǎo)體器件克服這些缺點(diǎn)，半導(dǎo)體襯底帶有第一和第二表面以及在它們之間的側(cè)壁。在第一和第二表面上的第一和第二導(dǎo)電墊，與襯底中相應(yīng)的第一和第二半導(dǎo)體器件結(jié)構(gòu)電接觸。在側(cè)壁上，形成一個(gè)從第一表面到第二表面的切口。在第一表面和切口側(cè)壁上的絕緣層，覆蓋第一表面上的那部分第一導(dǎo)電墊，以及半導(dǎo)體襯底的側(cè)壁。在第一導(dǎo)電墊上的那部分絕緣層上以及側(cè)壁上的導(dǎo)電層， 與第二導(dǎo)電墊電接觸。絕緣層阻止導(dǎo)電層在第一和第二導(dǎo)電墊之間以及電極和半導(dǎo)體襯底側(cè)壁之間電接觸。在一些實(shí)施例中，側(cè)壁上的那部分導(dǎo)電層可以裸露出來，從而與第二導(dǎo)電墊電接觸或通過裸露部分的器件側(cè)壁檢驗(yàn)該電接觸。本發(fā)明的實(shí)施例包括垂直場(chǎng)效應(yīng)管器件的裝置，其中在器件的第一和第二表面上具有柵極、源極和漏極電極?？梢酝ㄟ^在柵極、源極和漏極區(qū)附近的晶圓劃線中的通孔制備這種器件。圖2A-2B分別表示依據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體器件200的正面(源極和柵極表面)和背面(漏極背面)的透視圖。柵極正面墊202和源極正面墊204形成在襯底 201的正面。漏極墊207可以形成在襯底201的背面。柵極、源極和漏極電極可以與襯底201中相應(yīng)的器件結(jié)構(gòu)電接觸。更確切地說，柵極正面墊204可以與在襯底201中所形成的柵極結(jié)構(gòu)電接觸。柵極結(jié)構(gòu)含有形成在襯底內(nèi)的一個(gè)或多個(gè)導(dǎo)電柵極，并與襯底材料電絕緣。柵極可以電連接到柵極滑道，柵極滑道水平穿過襯底，并與襯底材料電絕緣。柵極滑道可以通過導(dǎo)電接頭電連接到柵極電極，導(dǎo)電接頭垂直穿過襯底，并與襯底材料電絕緣。源極正面墊204可以通過垂直接頭，電連接到形成在襯底201內(nèi)的一個(gè)或多個(gè)源極區(qū)。例如通過每個(gè)柵極附近選擇性的襯底摻雜區(qū)域，形成每個(gè)源極區(qū)。柵極正面墊202和源極正面墊204位于器件的正面或頂面上。漏極電極207可以與襯底底部直接電接觸，摻雜襯底底部用作漏極區(qū)。半導(dǎo)體器件可以是一個(gè)垂直器件，意味著主電流從第一(例如頂部)表面上的源極開始，垂直流至襯底201的漏極和第二(例如底部)表面。一個(gè)或多個(gè)柵極、源極和漏極電極通過形成在襯底201的一部分側(cè)壁上的導(dǎo)電層，電連接到位于襯底201對(duì)面的相應(yīng)的導(dǎo)電墊。更確切地說，通過由器件200的側(cè)壁上的那部分導(dǎo)電層所形成的側(cè)面漏極接頭208，背面上的漏極墊207可以電連接到正面上相應(yīng)的正面漏極接頭206。通過器件左側(cè)側(cè)壁上類似的導(dǎo)電源極和柵極側(cè)面接頭(圖中沒有表示出)，正面上的正面柵極墊202和正面源極墊204可以分別電連接到背面上相應(yīng)的背面接頭 203,205 上。正面柵極墊202、側(cè)面柵極接頭以及背面柵極接頭203的組合有時(shí)稱為柵極電極。 正面源極墊204、側(cè)面源極接頭以及背面源極接頭205的組合有時(shí)稱為源極電極。與之類似，漏極墊207、側(cè)面漏極接頭208以及背面漏極接頭206的組合有時(shí)稱為漏極電極。墊、對(duì)面接頭以及每個(gè)電極的側(cè)面接頭都可以視為該電極的不同部分。形成在一部分頂部源極墊204和器件的側(cè)壁右邊，側(cè)面漏極接頭208和漏極墊206 下方的絕緣材料210，防止側(cè)面漏極接頭208不必要的短路電流流經(jīng)源極電極和漏極電極， 同時(shí)使構(gòu)成源極墊204的源極金屬完全覆蓋晶片的大型有源區(qū)，以便更加高效地利用晶片區(qū)域。與之類似，形成在一部分底部漏極墊207上方，底部源極柵極墊203和底部表面源極墊205電極下方，并在器件200的左側(cè)側(cè)壁上的絕緣材料210，防止不必要的短路電流流經(jīng)漏極電極和柵極電極或源極電極之間。絕緣材料還防止不必要的短路電流流經(jīng)柵極電極和源極電極以及半導(dǎo)體襯底201的側(cè)壁之間。側(cè)壁上的絕緣材料210和導(dǎo)電材料可以形成在切口中。切口沿側(cè)壁從半導(dǎo)體襯底201的頂面一直到底面，但并沒有穿過半導(dǎo)體襯底201 的整個(gè)長度。如圖漏極電極207所示，對(duì)于一個(gè)電極可以形成不止一個(gè)切口。因此，襯底 201中形成的到源極、柵極和漏極結(jié)構(gòu)的接頭可以從器件200的頂面和底面開始。盡管，圖 2A-2B僅表示出了含有連接導(dǎo)電層的切口沿器件的兩個(gè)(左邊和右邊)側(cè)壁形成，但是應(yīng)明確它們也可以沿其他側(cè)壁形成。如圖2A-2B所示，構(gòu)成側(cè)面漏極接頭208以及側(cè)面源極和柵極接頭的導(dǎo)電層的側(cè)壁部分可以裸露出來，從而使可以從器件200的側(cè)面到柵極、源極和漏極電極進(jìn)行電接頭或視覺檢驗(yàn)。圖2C和圖2D分別表示本發(fā)明的一個(gè)可選實(shí)施例，從正面和背面的頂部和底部透視圖。除了含有再路由電極219之外，它們大部分都與圖2A和2B相同。對(duì)于源極、柵極和漏極，再路由電極219具有與電極、墊、側(cè)面接頭以及上述導(dǎo)電層類似的結(jié)構(gòu)，但是通過絕緣層210，與半導(dǎo)體襯底以及源極、柵極和漏極電極絕緣。這可以用于從芯片頂部到底部的再路由電連接。例如，電連接可以從堆棧在器件200上方的另一個(gè)器件(例如第二 M0SFET、 電容器、IC芯片等)開始。如上所述，再路由電極219的側(cè)壁部分也可以位于切口中。圖3A-7A和圖!3B-7B為依據(jù)本發(fā)明的一個(gè)實(shí)施例，從半導(dǎo)體器件的正面和背面的透視圖，分別表示制備圖2A-2B所示的垂直功率MOSFET的芯片級(jí)封裝晶圓級(jí)制備工藝。圖3A和;3B分別表示半導(dǎo)體襯底311的矩形部分300的正面和背面視圖，其中半導(dǎo)體襯底311含有多個(gè)形成在它上面的器件結(jié)構(gòu)302。作為示例，該襯底可以是一個(gè)半導(dǎo)體晶圓，例如硅晶圓，由多個(gè)半導(dǎo)體晶片構(gòu)成。該晶圓可以在一個(gè)連續(xù)的柵格中容納多個(gè)類似于矩形部分300那樣的部分。半導(dǎo)體晶片302被劃線區(qū)304分開(盡管晶片還沒有被分開)，每個(gè)劃線區(qū)304的寬度wl約為60至80微米。每個(gè)半導(dǎo)體晶片302都含有一個(gè)柵極墊306和源極墊308在正面301上，以及一個(gè)漏極墊310在背面303上。如圖4A和4B所示，通孔312可以穿過襯底311形成，在柵極、源極、漏極墊306、 308、310附近的劃線區(qū)304中的間隔處。通孔可以有不同的形狀，包括橢圓形、矩形、圓形等。而且，一個(gè)電極可以有多個(gè)通孔，例如圖4A-4B中的漏極的通孔?？梢酝ㄟ^濕刻蝕或干咳嗽制備通孔312。選取通孔312的間距，使它足夠大(例如約為30至50微米)，以便在分割半導(dǎo)體晶片時(shí)防止器件短路。選取通孔的尺寸，為后續(xù)工藝在通孔中制備絕緣層和金屬化，留出充足的空間。通孔312并沒有延伸穿過晶片的整個(gè)長度，因此在這種情況下，通孔312并沒有將襯底311分成單獨(dú)的晶片或部分。所以，無需將襯底311貼裝到支撐襯底上，就可以將它作為一個(gè)完整的晶圓，進(jìn)一步處理。如圖5A和5B所示，在通孔312的側(cè)壁上，以及側(cè)壁附近晶片的正面301和背面303的那部分上，沉積絕緣層314，使通孔312的側(cè)壁與源極墊306、柵極墊308以及漏極墊 310的部分電絕緣。在一個(gè)典型的垂直FET中，半導(dǎo)體襯底311的側(cè)壁(通過通孔裸露出來)處于漏極電勢(shì)，因此，它對(duì)于使源極和柵極與半導(dǎo)體襯底側(cè)壁絕緣尤其重要。絕緣層 314也可以為最終的頂部漏極接頭位于一部分源極金屬308上方留出空間，并為最終的柵極和源極底部接頭位于一部分漏極金屬310上方留出空間，因此不需要犧牲有源區(qū)，就可以從器件的頂面和底面連接到電極上。絕緣層314可以含有氧化物(例如含有硼酸的硅玻璃(PSG))、氮化物或其他適宜的材料。絕緣層314的厚度約為3-4微米?？梢岳靡粋€(gè)帶圖案的掩膜(例如光致抗蝕劑掩膜)形成絕緣層314的圖案。然后，如圖6A-6B所示，可以在器件302的正面301和背面303上所選的那部分絕緣層314上方，以及通孔312內(nèi)，形成一個(gè)第二金屬(例如鋁-銅合金(Al-Cu))層，以便通過覆蓋通孔312的側(cè)邊，使柵極、源極和漏極墊電連接到它們對(duì)面接頭上?？梢岳靡粋€(gè)帶圖案的掩膜(例如光致抗蝕劑掩膜)形成絕緣層316的圖案。作為示例，不作為局限，可以通過帶圖案的掩膜(例如先進(jìn)的光致抗蝕劑)中的開口，進(jìn)行物理氣相沉積(PVD)沉積金屬，從而將導(dǎo)電層316沉積在所選的那部分絕緣層314上方。作為示例，導(dǎo)電層316的金屬可以完全覆蓋柵極、源極和漏極墊306、308、310的第一金屬層的裸露部分(對(duì)于圖5A-5B 裸露)。如圖6C-6D所示，在一個(gè)可選實(shí)施例中，導(dǎo)電層316的金屬可以僅僅覆蓋柵極、源極和漏極墊306、308、310的第一金屬層部分，同時(shí)留出源極和漏極墊308、310的其他部分用絕緣層314覆蓋。如圖7A-7B所示，將晶圓切成塊，形成單獨(dú)的器件700。切割工藝沿劃線區(qū)304穿過通孔312的中心。在每個(gè)半導(dǎo)體晶片的側(cè)壁中，晶圓分割(例如切割)將通孔312變成切口 710。切口含有絕緣材料和導(dǎo)電材料，用于將墊連接到對(duì)面對(duì)應(yīng)的接頭上。如果孔312 沿劃線的間距足夠大，那么就可以在切割過程中避免不必要的短路，例如晶圓切割工藝中金屬污染。另外，可以進(jìn)行短暫的刻蝕，避免從金屬到半導(dǎo)體襯底側(cè)壁或電極之間的短路。 如圖7A所示，器件700的正面含有一個(gè)柵極墊702、一個(gè)源極墊704和一個(gè)漏極接頭706。 如圖7B所示，器件700的背面也含有一個(gè)柵極接頭703、一個(gè)源極接頭705和一個(gè)漏極墊 707。本發(fā)明的實(shí)施例無需使用外來襯底，例如蓋或其他結(jié)構(gòu)，或分開制備工藝后，為半導(dǎo)體器件芯片的正面和背面之間提供接觸。本發(fā)明的實(shí)施例允許在半導(dǎo)體器件的正面和背面上電接觸，同時(shí)該器件仍然是晶圓的一部分，并且在將晶圓分成單獨(dú)的器件芯片之前。本發(fā)明的實(shí)施例也可以提供具有裸露的金屬接頭的器件結(jié)構(gòu)，這些金屬接頭可以從器件結(jié)構(gòu)的邊緣得到。這使得連接可以從晶片的邊緣看到并檢驗(yàn)，如果有必要，也可以連接到晶片的邊緣。由于晶片的頂面和底面上都連接到電極，因此附加的結(jié)構(gòu)，例如并聯(lián)或串聯(lián)堆棧晶片，都是可以的。本發(fā)明的實(shí)施例在功率MOSFET應(yīng)用中尤其有優(yōu)勢(shì)。例如，傳統(tǒng)的利用MOSFET功率器件的直流-直流功率轉(zhuǎn)換器通常需要一個(gè)高端NM0SFET和一個(gè)低端NM0SFET。傳統(tǒng)的垂直MOSFET器件是底部漏極。在功率轉(zhuǎn)換器封裝中，高端源極和低端漏極通常通過額外的接合引線相互連接，并且低端源極可以電耦合到引線框上。本發(fā)明的實(shí)施例在器件的兩側(cè)都有柵極、源極和漏極電極，并且可以從器件的邊緣接觸，使得高端(HS)和低端(LS)MOSFET 的堆棧式共同封裝，構(gòu)成一個(gè)直流-直流功率轉(zhuǎn)換器半橋式，或者堆棧多個(gè)MOSFET晶片并聯(lián)，以提高導(dǎo)通電阻(R。n)，并且在直流-直流功率轉(zhuǎn)換器上堆棧一個(gè)電容器，以提高模式和電路板級(jí)性能。除了 MOSFET以外，還可以利用上述技術(shù)制備其他類型的器件。本發(fā)明的實(shí)施例也可以用于任何類型的在器件的兩側(cè)帶有電極的垂直器件，包括絕緣柵雙極晶體管(IGBT)、 垂直雙極結(jié)型晶體管(BJT)、功率二極管等。參見圖8A和圖8B可以理解本發(fā)明實(shí)施例的優(yōu)勢(shì)。圖8A的剖面圖表示一個(gè)高端NMOSFET HS和一個(gè)低端NMOSFET LS的原有技術(shù)的共同封裝結(jié)構(gòu)。如圖8A所示，高端 NMOSFET HS和低端NMOSFET LS位于一個(gè)公共晶片墊DPe上，高端NMOSFET HS的源極&和低端NMOSFET LS漏極Dl面對(duì)著公共晶片墊DP。。低端NMOSFET LS源極&可以通過接合弓| 線BW電耦合到引線框LF上。然而，這不如堆棧式結(jié)構(gòu)更能有效地利用空間，并且對(duì)于高端 NMOSFET HS而言，還需要設(shè)計(jì)一個(gè)底部源極MOSFET器件。圖8B的剖面圖表示一個(gè)高端NMOSFET HS和一個(gè)低端NMOSFET LS的堆棧式共同封裝組件的優(yōu)勢(shì)，其中在器件的兩側(cè)都有柵極、源極和漏極電極。如圖8B所示，高端NMOSFET HS可以堆棧在低端NMOSFET LS上方。通過焊錫膏SP，利用上述包纏式側(cè)壁接頭，高端 NMOSFET HS的源極可以電連接到低端NMOSFET的漏極上。低端MOSFET可以通過焊錫膏SP， 安裝在一個(gè)印刷電路板(PCB)(圖中沒有表示出)上方。堆棧MOSFET可以更加高效地利用電路板上的空間。作為示例，通過利用上述的再路由電極(圖中沒有表示出)，頂部晶片的柵極可以連接到堆棧的底部。還可選擇，為了提高導(dǎo)通電阻，圖8B所示的剖面圖可以表示兩個(gè)并聯(lián)的堆棧式M0SFET。由上可知，本發(fā)明的實(shí)施例可以使半導(dǎo)體器件的晶圓級(jí)芯片尺寸封裝更加簡便、 高效和成本低。盡管說明書所述的是垂直功率M0SFET，但是本發(fā)明也可以用于任何類型的垂直半導(dǎo)體器件，例如絕緣柵雙極晶體管(IGBT)、底部源極MOSFET或雙極功率晶體管，或垂直二極管。盡管本發(fā)明關(guān)于某些較佳的版本已經(jīng)做了詳細(xì)的敘述，但是仍可能存在各種等效的其他方案和修正。因此，本發(fā)明的范圍不應(yīng)由上述說明決定，與之相反，本發(fā)明的范圍應(yīng)參照所附的權(quán)利要求書及其全部等效內(nèi)容。任何可選件(無論首選與否)，都可與其他任何可選件(無論首選與否)組合。在以下權(quán)利要求中，除非特別聲明，否則不定冠詞“一個(gè)”或 “一種”都指下文內(nèi)容中的一個(gè)或多個(gè)項(xiàng)目的數(shù)量。除非用“意思是”明確指出限定功能，否則所附的權(quán)利要求書并不應(yīng)認(rèn)為是意義和功能的局限。
權(quán)利要求
1.一種半導(dǎo)體器件包括一個(gè)半導(dǎo)體襯底，具有第一和第二表面以及在第一和第二表面之間的側(cè)壁； 一個(gè)第一導(dǎo)電墊，在器件的第一表面上，與襯底內(nèi)的第一半導(dǎo)體器件結(jié)構(gòu)電接觸； 一個(gè)第二導(dǎo)電墊，在器件的第二表面上，與襯底內(nèi)的第二半導(dǎo)體器件結(jié)構(gòu)電接觸； 一個(gè)在側(cè)壁上的切口，從第一表面延伸到第二表面，其中所述的切口并沒有延伸穿過晶片的整個(gè)長度；一個(gè)絕緣層，在第一表面上和切口中的側(cè)壁上一個(gè)導(dǎo)電層，在側(cè)壁上的部分絕緣層上，其中導(dǎo)電層與第二導(dǎo)電墊電接觸，以便可以從第一表面上接入第二導(dǎo)電墊，其中絕緣層阻止導(dǎo)電層在第二導(dǎo)電墊和半導(dǎo)體襯底的側(cè)壁之間接觸。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述的絕緣層和導(dǎo)電層覆蓋了第一表面上的一部分第一導(dǎo)電墊，絕緣層使第一導(dǎo)電墊與所述的導(dǎo)電層絕緣。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，側(cè)壁上的一部分導(dǎo)電層裸露出來，通過這個(gè)裸露的部分，從器件的邊緣就可以電連接到第二導(dǎo)電墊或檢驗(yàn)接頭。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，該器件是一個(gè)垂直場(chǎng)效應(yīng)管。
5.如權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，第一半導(dǎo)體器件結(jié)構(gòu)含有一個(gè)源極區(qū)，其中第二半導(dǎo)體器件結(jié)構(gòu)含有一個(gè)漏極區(qū)。
6.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，該半導(dǎo)體器件還包括 一個(gè)在側(cè)壁上的第二切口，從第一表面延伸到第二表面；一個(gè)第二絕緣層，在第二表面上以及第二切口中的側(cè)壁上；一個(gè)第二導(dǎo)電層，在側(cè)壁上的部分第二絕緣層上，其中第二導(dǎo)電層與第一導(dǎo)電墊電接觸，以便可以從第二表面接入第一導(dǎo)電墊。
7.如權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，第二絕緣層和第二導(dǎo)電層覆蓋了第二表面上的一部分第二導(dǎo)電墊，第二絕緣層使第二導(dǎo)電墊與所述的第二導(dǎo)電層絕緣。
8.如權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，該半導(dǎo)體器件還包括一個(gè)第三導(dǎo)電墊，在第一表面上，與襯底內(nèi)的第三半導(dǎo)體器件電接觸，其中第三導(dǎo)電墊與第一導(dǎo)電墊電絕緣；一個(gè)在側(cè)壁上的第三切口，從第一表面延伸到第二表面； 一個(gè)第三絕緣層，在第二表面和第三切口上；一個(gè)第三導(dǎo)電層，在第三切口上的部分第三絕緣層上以及第二表面上，其中第三導(dǎo)電層與第三導(dǎo)電墊電接觸，以便從第二表面接入第三導(dǎo)電墊，其中第三絕緣層阻止第三導(dǎo)電層在第三導(dǎo)電墊和半導(dǎo)體襯底的側(cè)壁之間接觸。
9.如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，其中第一半導(dǎo)體器件結(jié)構(gòu)含有一個(gè)源極區(qū)，第二半導(dǎo)體器件結(jié)構(gòu)含有一個(gè)漏極區(qū)，并且第三半導(dǎo)體器件結(jié)構(gòu)含有一個(gè)柵極。
10.如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，第一和第三導(dǎo)電墊是由同一種導(dǎo)電層制成的。
11.如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，第一、第二和第三導(dǎo)電墊均可以從第一和第二表面接入。
12.如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，其中在側(cè)壁上的一部分第一、第二和第三導(dǎo)電層裸露出來，通過這些裸露的部分，從器件邊緣就可以電連接到第一、第二和第三導(dǎo)電墊或檢驗(yàn)?zāi)抢锏碾娊宇^。
13.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，該半導(dǎo)體器件還包括 一個(gè)在半導(dǎo)體襯底側(cè)壁上的附加的切口，從第一表面延伸到第二表面； 一個(gè)附加的絕緣層，在附加的切口的側(cè)壁上；一個(gè)附加的導(dǎo)電層，在側(cè)壁上的部分附加的絕緣層上，其中通過附加的絕緣層，附加的導(dǎo)電層與半導(dǎo)體襯底電絕緣，使附加的導(dǎo)電層在第一表面和第二表面之間形成一個(gè)外部電連接。
14.一種制備多個(gè)半導(dǎo)體器件的晶圓級(jí)方法，其特征在于，該方法包括a)制備多個(gè)半導(dǎo)體器件晶片，在一個(gè)由半導(dǎo)體襯底構(gòu)成的半導(dǎo)體晶圓上被標(biāo)出的劃線分開，其中每個(gè)半導(dǎo)體晶片都含有一個(gè)在第一表面上的第一導(dǎo)電墊和一個(gè)在第二表面上的第二導(dǎo)電墊，其中第二表面在襯底邊上與第一表面相對(duì)，并被側(cè)壁分開，其中第一導(dǎo)電墊與襯底中的第一半導(dǎo)體器件結(jié)構(gòu)電接觸，第二導(dǎo)電墊與第二表面上的第二半導(dǎo)體器件結(jié)構(gòu)電接觸；b)制備一個(gè)或多個(gè)通孔，穿過襯底，在相鄰的晶片之間的劃線處，其中所述的通孔并沒有延伸穿過半導(dǎo)體晶片的整個(gè)長度；c)在一個(gè)或多個(gè)通孔的側(cè)壁上制備一個(gè)絕緣層；并且d)在第一表面和側(cè)壁上的絕緣層上方，制備一個(gè)導(dǎo)電層，其中導(dǎo)電層與第二導(dǎo)電墊電接觸，以便從第一表面接入第二導(dǎo)電墊，其中絕緣層阻止導(dǎo)電層在第二導(dǎo)電墊和半導(dǎo)體襯底的側(cè)壁之間接觸。
15.如權(quán)利要求14所述的方法，其特征在于，該方法還包括在步驟b)之后 c’ )在一個(gè)不同的一個(gè)或多個(gè)通孔的一部分側(cè)壁上，制備第二絕緣層；并且d’ )在第二表面上以及不同的一個(gè)或多個(gè)通孔的側(cè)壁上的第二絕緣層上方，制備一個(gè)第二導(dǎo)電層，其中第二導(dǎo)電層與第一導(dǎo)電墊電接觸，以便從第二表面接入第一導(dǎo)電墊，其中第二絕緣層阻止第二導(dǎo)電層在第一導(dǎo)電墊和半導(dǎo)體襯底的側(cè)壁之間接觸。
16.如權(quán)利要求15所述的方法，其特征在于，該方法還包括在步驟d)之后，切割晶圓，以形成單獨(dú)的半導(dǎo)體器件，其中所述的切割包括將通孔分成切口。
17.如權(quán)利要求15所述的方法，其特征在于，該方法包括a)制備多個(gè)半導(dǎo)體器件晶片還包括，制備多個(gè)半導(dǎo)體器件晶片，使每個(gè)器件晶片還包括在第一表面上的第三導(dǎo)電墊，與襯底內(nèi)的第三半導(dǎo)體器件結(jié)構(gòu)電接觸，其中第三導(dǎo)電墊與第一導(dǎo)電墊電絕緣；其中該方法還包括在步驟b)之后c”)在另一個(gè)不同的一個(gè)或多個(gè)通孔的一部分側(cè)壁上，制備一個(gè)第三絕緣層；并且 d”)在第二表面和另一個(gè)不同的一個(gè)或多個(gè)通孔的側(cè)壁上，制備一個(gè)第三導(dǎo)電層，其中第三導(dǎo)電層與第三導(dǎo)電墊電接觸，以便從第二表面接入第三導(dǎo)電墊，其中第三絕緣層阻止第三導(dǎo)電層在第三導(dǎo)電墊和半導(dǎo)體襯底的側(cè)壁之間接觸。
18.—種電路封裝組件，其特征在于，該組件包括一個(gè)第一垂直金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOSFET)，具有頂部源極和柵極以及一個(gè)底部漏極，其中第一垂直MOSFET包括至少源極、柵極和漏極電極中的兩個(gè)，源極、柵極和漏極電極可以在第一 MOSFET的正面和背面連接；以及一個(gè)第二垂直金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOSFET)，具有頂部源極和柵極以及一個(gè)底部漏極，其中第二垂直MOSFET包括至少源極、柵極和漏極電極中的兩個(gè)，源極、柵極和漏極電極可以在第二 MOSFET的正面和背面連接， 其中，第一和第二 MOSFET堆棧在一起。
19.如權(quán)利要求18所述的電路封裝組件，其特征在于，其中第一和第二MOSFET的至少源極、柵極和漏極電極中的兩個(gè)包括沿MOSFET側(cè)壁的切口中所含的附加導(dǎo)電層，通過一個(gè)絕緣層，所述的附加導(dǎo)電層與半導(dǎo)體襯底的側(cè)壁絕緣。
20.如權(quán)利要求18所述的電路封裝組件，其特征在于，其中 第一 MOSFET的源極電連接到第二 MOSFET的漏極。
21.如權(quán)利要求18所述的電路封裝組件，其特征在于，其中 MOSFET的電極是并聯(lián)的。
全文摘要
本發(fā)明提出了一種半導(dǎo)體器件，一種制備半導(dǎo)體器件的方法以及一種電路封裝組件。半導(dǎo)體器件可以具有一個(gè)半導(dǎo)體襯底，該襯底帶有第一和第二表面以及在它們之間的側(cè)壁。在第一和第二表面上的第一第二導(dǎo)電墊與襯底中相應(yīng)的第一和第二半導(dǎo)體器件結(jié)構(gòu)電接觸。第一表面和側(cè)壁上的絕緣層覆蓋了第一表面上的一部分第一導(dǎo)電墊。第一導(dǎo)電墊和側(cè)壁上的部分絕緣層上的導(dǎo)電層，與第二導(dǎo)電墊電接觸。絕緣層阻止導(dǎo)電層與第一和第二導(dǎo)電墊之間電接觸。
文檔編號(hào)H01L21/56GK102347299SQ20111017238
公開日2012年2月8日 申請(qǐng)日期2011年6月19日 優(yōu)先權(quán)日2010年7月29日
發(fā)明者何約瑟, 薛彥迅 申請(qǐng)人:萬國半導(dǎo)體股份有限公司