專利名稱：集成電路制作過程中冗余金屬填充的方法及半導體器件的制作方法
技術領域：
本發(fā)明涉及半導體器件技術領域，具體涉及一種集成電路制作過程中冗余金屬填充的方法及半導體器件。
背景技術：
通常來說，集成電路的制造過程中涉及一系列的分層過程，在這些過程中，金屬、 電解質(zhì)和其他材料被施加到半導體基片，以形成分層的互連結(jié)構(gòu)，該互連結(jié)構(gòu)通過通孔將集成電路的各層之間連接起來，使得集成電路具有很高的復雜性和電路密度。當集成電路antegrated Circuit, IC)的特征尺寸降到90納米以下的時候，為了避免降低多層制造工藝過程中的良品率，在每一層的制造中，使電路表面具有較好的平整度是十分重要的。如果電路層表面的平整度不夠好，勢必會影響到光刻中所要求的聚焦深度水平，從而降低良品率。平整度較好的電路可以確保金屬互連結(jié)構(gòu)在整個成型步驟中不會變形。為了獲得制造多層集成電路所必須的平整度，使用化學機械拋光(Chemical Mechanical Polishing,CMP)工藝來使得互連介質(zhì)層形貌平坦化。由于CMP過程之后的表面厚度通常依賴互連線圖形密度，因此而產(chǎn)生的表面厚度變化可能大于30%，由此而帶來的兩個重要問題是金屬蝶形和氧化層侵蝕。冗余金屬填充(Dummy Fill)是集成電路制造中所應用的改善表面平坦化的技術， 它通過在芯片中電路的空余位置填充冗余金屬來提高電路密度的均勻性，改善在化學機械拋光(Chemical Mechanical Polishing, CMP)后電路表面的平坦性，減小金屬蝶形和氧化層侵蝕缺陷，進而提高產(chǎn)品的可靠性和良率。然而，冗余金屬填充增加了冗余金屬與電路間的耦合電容，這也給電路性能帶來一系列負面的影響，例如信號延遲、干擾噪聲以及能量的消耗。因此，如何減小因冗余金屬填充帶來的耦合電容的影響成為一個非常值得研究的問題。

發(fā)明內(nèi)容
(一)要解決的技術問題為了減小現(xiàn)有技術中冗余金屬帶來的耦合電容的影響，本發(fā)明實施例提供一種集成電路制作過程中冗余金屬填充的方法及半導體器件，以減小因冗余金屬填充帶來的耦合電容的影響。( 二 )技術方案為了達到上述目的，本發(fā)明實施例所提供的集成電路制作過程中冗余金屬填充的方法，包括在包含介質(zhì)層的半導體基片上分別形成互連線溝槽和冗余金屬溝槽，所述冗余金屬溝槽的深度小于所述互連線溝槽的深度；
對所述互連線溝槽和所述冗余金屬溝槽進行電鍍并對電鍍表面進行平坦化處理， 形成厚度小于互連線金屬厚度的冗余金屬。本發(fā)明實施例還提供一種依據(jù)上述方法而制成的半導體器件，所述半導體器件包括多層互連結(jié)構(gòu)，每層所述互連結(jié)構(gòu)包括介質(zhì)層和在所述介質(zhì)層上制成的互連線金屬和冗余金屬，其中，所述冗余金屬厚度小于所述互連線金屬厚度。(三)有益效果從上述技術方案可以看出，本發(fā)明實施例具有以下有益效果1、本發(fā)明提供的在集成電路制作過程中進行冗余金屬填充的方法，通過在集成電路制造工藝中將形成互連線溝槽和冗余金屬溝槽的步驟分別進行，而非一次同時形成互連線溝槽和冗余金屬溝槽，使得形成的冗余金屬溝槽的深度能夠小于互連線溝槽的深度，進而使得冗余金屬的厚度小于互連線金屬的厚度，因而冗余金屬對地距離減小，冗余金屬帶來的對地電容比傳統(tǒng)方法明顯減小，并且冗余金屬對信號線相對面積減少，降低了與信號線間的耦合電容，有效地減小了填充冗余金屬帶來的耦合電容，降低了耦合電容帶來的影響。2、本發(fā)明實施例提供的半導體器件，冗余金屬的厚度小于互連線金屬的厚度，因而冗余金屬對地距離減小，冗余金屬帶來的對地電容比傳統(tǒng)方法明顯減小，并且冗余金屬對信號線相對面積減少，降低了與信號線間的耦合電容，有效地減小了填充冗余金屬帶來的耦合電容，降低了耦合電容帶來的影響。


圖1為本發(fā)明實施例一中集成電路制作過程中冗余金屬填充的方法流程示意圖；圖2為依照本發(fā)明實施例一中方法制成的半導體器件中一層互連結(jié)構(gòu)剖面示意圖；圖3為本發(fā)明實施例二中集成電路制作過程中冗余金屬填充的方法流程示意圖；圖4為本發(fā)明實施例二步驟211后互連結(jié)構(gòu)的效果示意圖；圖5為本發(fā)明實施例二步驟212后互連結(jié)構(gòu)的效果示意圖；圖6為本發(fā)明實施例二步驟221后互連結(jié)構(gòu)的效果示意圖；圖7為本發(fā)明實施例二步驟222后互連結(jié)構(gòu)的效果示意圖；圖8為本發(fā)明實施例二步驟223后互連結(jié)構(gòu)的效果示意圖；圖9為本發(fā)明實施例二步驟23后互連結(jié)構(gòu)的效果示意圖；圖10為本發(fā)明實施例三中半導體器件剖面示意圖；圖11本發(fā)明實施例三所述的半導體器件中一層互連結(jié)構(gòu)示意圖；圖12本傳統(tǒng)半導體器件中一層互連結(jié)構(gòu)示意圖。
具體實施例方式為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參照附圖，對本發(fā)明進一步詳細說明。實施例一本發(fā)明實施例提供的集成電路制作過程中冗余金屬填充的方法，旨在減小因冗余金屬帶來的耦合電容的影響，參見圖1，所述方法包括如下步驟Si、在包含介質(zhì)層的半導體基片上分別形成互連線溝槽和冗余金屬溝槽，所述冗余金屬溝槽的深度小于所述互連線溝槽的深度。提供半導體襯底，所述半導體基片可為單晶硅或多晶硅襯底，在所述半導體襯底上形成介質(zhì)層，即氧化層或絕緣層。在介質(zhì)層上形成互連線溝槽和形成冗余金屬溝槽的步驟分別進行，可以分別通過光刻、刻蝕等工藝實現(xiàn)。參見圖2，為采用本發(fā)明實施例所述方法制成的互連結(jié)構(gòu)剖面示意圖，因不是同步形成互連線溝槽和冗余金屬溝槽，因此可分別控制影響刻蝕深度的因素來控制溝槽的深度，使互連線溝槽的深度^小于所述冗余金屬溝槽的深度t1DS2、對所述互連線溝槽和所述冗余金屬溝槽進行電鍍并對電鍍表面進行平坦化處理，形成厚度小于互連線金屬厚度的冗余金屬。在分別形成互連線溝槽和冗余金屬溝槽后，對所述互連線溝槽和所述冗余金屬溝槽進行電鍍并對電鍍表面進行平坦化處理，并使電鍍的金屬表面平坦化，最終形成厚度小于互連線金屬厚度的冗余金屬。本發(fā)明實施例集成電路制作過程中冗余金屬填充的方法，通過在集成電路制造工藝中將形成互連線溝槽和冗余金屬溝槽的步驟分別進行，而非一次同時形成互連線溝槽和冗余金屬溝槽，使得形成的冗余金屬溝槽的深度能夠小于互連線溝槽的深度，進而使得冗余金屬的厚度小于互連線金屬的厚度，因而冗余金屬對地距離減小，冗余金屬帶來的對地電容比傳統(tǒng)方法明顯減小，并且冗余金屬對信號線相對面積減少，降低了與信號線間的耦合電容，有效地減小了填充冗余金屬帶來的耦合電容，降低了耦合電容帶來的影響。實施例二本發(fā)明實施例二基于實施例一，實施例一中所述的步驟Si、在包含介質(zhì)層的半導體基片上分別形成互連線溝槽和冗余金屬溝槽，所述冗余金屬溝槽的深度小于所述互連線溝槽的深度，在本實施例中具體為S21、在包含介質(zhì)層的半導體基片上按照互連線圖形形成互連線溝槽。進一步地，參見圖3，所述步驟S21、在包含介質(zhì)層的半導體基片上按照互連線圖形形成互連線溝槽，包括S211、在包含介質(zhì)層1的半導體基片上沉積阻擋層2，平坦化所述阻擋層2以涂覆第一光刻膠層3，并將互連線圖形轉(zhuǎn)移至所述第一光刻膠層3，在所述第一光刻膠層3有互連線圖形的位置處形成開口 4，效果圖如圖4所示。本發(fā)明實施例介質(zhì)層采用高溫氧化的方法實現(xiàn)，阻擋層可以通過化學氣相沉積實現(xiàn)，阻擋層材料選用氮化硅，用以阻擋離子擴散和阻擋刻蝕。S212、以互連線圖形位置處形成開口的所述第一光刻膠層為掩膜，在所述半導體基片上互連線圖形所述開口對應的位置處形成互連線溝槽5，而根據(jù)電路結(jié)構(gòu)，在形成互連線溝槽之后還可能形成通孔6，此步驟后效果圖如圖5所示。本發(fā)明實施例可以基于雙大馬士革工藝，對介質(zhì)層進行刻蝕形成溝槽和通孔，互連線溝槽和通孔的制備流程與順序根據(jù)工藝流程的不同而有所差別，但最終形成完整的互連線溝槽和通孔。S22、在形成所述互連線溝槽的半導體基片上確定冗余金屬對應的位置，形成深度小于所述互連線溝槽深度的冗余金屬溝槽。進一步地，參見圖3，所述步驟S22、在形成所述互連線溝槽的半導體基片上確定冗余金屬對應的位置，形成深度小于所述互連線溝槽深度的冗余金屬溝槽，包括S221、在所述互連線溝槽5內(nèi)填充底部阻擋層7，平坦化所述底部阻擋層7的表面以涂覆第二光刻膠層8，并在所述第二光刻膠層8冗余金屬對應的位置處形成開口 9，效果圖如圖6所示。本發(fā)明實施例在互連線溝槽內(nèi)填充的底部阻擋層采用化學氣相沉積法填入，材料可以選用氮化鈦或氮化硅。通過旋涂法平坦化底部阻擋層的表面以涂覆第二光刻膠層，經(jīng)過曝光顯影等工藝，在第二光刻膠層形成冗余金屬圖形，并在光刻膠層與冗余金屬圖形對應的位置處形成開口。S222、以所述第二光刻膠層8為掩膜，刻蝕所述開口 9對應的所述底部阻擋層7和所述半導體基片的所述介質(zhì)層1，形成深度小于所述互連線溝槽深度的冗余金屬溝槽原型， 效果圖如圖7所示。以所述第二光刻膠層作為掩膜，刻蝕冗余金屬位置開口處對應的所述底部阻擋層和介質(zhì)層，使冗余金屬溝槽的刻蝕時間小于互連線溝槽的刻蝕時間，形成深度小于所述互連線溝槽深度的冗余金屬溝槽原型。S223、去除所述半導體基片上的所述第二光刻膠層8和所述底部阻擋層7，形成深度小于所述互連線溝槽深度的冗余金屬溝槽10，效果圖如圖8所示。本發(fā)明實施例利用灰化法和濕法刻蝕法完全去除光刻膠層，然后采用干法刻蝕法刻蝕去除底部抗反射阻擋層，形成最終的互連線溝槽和冗余金屬溝槽，在本步驟中干法刻蝕所用的氣體可以是CF4和A的組合。本發(fā)明實施例以所第二述光刻膠層為掩膜，在所述半導體基片上冗余金屬所述開口對應的位置處形成深度小于所述互連線溝槽深度的冗余金屬溝槽。參見圖3，實施例一中所述步驟的S2、對所述互連線溝槽和所述冗余金屬溝槽進行電鍍并對電鍍表面進行平坦化處理，形成厚度小于互連線金屬厚度的冗余金屬，具體為S23、在所述互連線溝槽5和所述冗余金屬溝槽10內(nèi)電鍍銅鍍層11，并采用化學機械拋光平坦化所述銅鍍層11的表面，形成厚度小于互連線金屬厚度的冗余金屬，最終效果圖如圖9所示。本發(fā)明實施例是基于雙大馬士革工藝的，在電鍍銅鍍層時，包括但是不拘泥于以下工藝步驟在包含最終互連線溝槽、冗余金屬溝槽和通孔的半導體基底上濺射沉積擴散阻擋層(TaN/Ta Barrier)和銅籽晶層(Seed layer)，其中，擴散阻擋層的作用是阻止銅擴散進入介質(zhì)層并增強介質(zhì)層與銅的黏附性，籽晶層是作為電鍍時的導電層，之后電鍍銅互連線，最后進行退火和化學機械拋光，對銅鍍層進行平坦化處理和清洗，最終形成金屬互連線和完成冗余金屬填充。需要說明的是，本發(fā)明所保護的集成電路制作過程中冗余金屬填充的方法并不限于上述所舉的工藝，本發(fā)明的保護范圍以權利要求限定的范圍為準。本發(fā)明實施例二以詳細工藝流程作為舉例來說明集成電路制作過程中冗余金屬填充的方法，本發(fā)明實施例二先形成互連線溝槽，之后在形成互連線溝槽的半導體基片上形成冗余金屬溝槽，但是本發(fā)明實施例二中的步驟Si、在包含介質(zhì)層的半導體基片上分別形成互連線溝槽和冗余金屬溝槽的順序并不限于步驟S21和S22，同時，也可以為S31、在包含介質(zhì)層的半導體基片上確定冗余金屬對應的位置，形成冗余金屬溝槽。S32、在形成所述冗余金屬溝槽的半導體基片上按照互連線圖形形成互連線溝槽， 其中所述冗余金屬溝槽的深度小于所述互連線溝槽的深度。步驟S31和S32所采用的工藝方法與制備方法可參照上述流程，此處不再贅述。實施例三參見圖10，本發(fā)明實施例三提供一種半導體器件，旨在減小因填充冗余金屬給互連線耦合電容帶來的影響，所述半導體器件包括多層互連結(jié)構(gòu)1，不同層的互連結(jié)構(gòu)之間通過通孔2電性相通，每層所述互連結(jié)構(gòu)1包括介質(zhì)層3和在所述介質(zhì)層上制成的互連線金屬4和冗余金屬5，其中，所述冗余金屬5厚度小于所述互連線金屬4厚度。本發(fā)明實施例所述半導體器件，冗余金屬的厚度小于互連線金屬的厚度，因而冗余金屬對地距離減小，冗余金屬帶來的對地電容比傳統(tǒng)方法明顯減小，并且冗余金屬對信號線相對面積減少，降低了與信號線間的耦合電容，有效地減小了填充冗余金屬帶來的耦合電容，降低了耦合電容帶來的影響。進一步地，本實施例所述半導體器件的互連金屬和冗余金屬為銅，介質(zhì)層可以通過高溫氧化的方法覆蓋二氧化硅。半導體器件冗余金屬和互連線金屬的制作流程可以采用雙大馬士革工藝，其中制作冗余金屬溝槽和互連線溝槽的步驟分步進行，從而實現(xiàn)溝槽深度不同，參見圖11和圖12，為本發(fā)明實施例半導體器件一層互連結(jié)構(gòu)和傳統(tǒng)半導體器件一層互連結(jié)構(gòu)對比圖，所圖所示，本發(fā)明實施例的半導體器件冗余金屬厚度、小于互連線金屬厚度t2，冗余金屬與互連線金屬距離同為d的時候，本實施例中冗余金屬的對地電容Cgl 小于傳統(tǒng)半導體器件中冗余金屬的對地電容Cg2，因相對面積減小，本實施例半導體器件的冗余金屬與互連線金屬之間的電容Ccl亦小于傳統(tǒng)半導體器件中冗余金屬與互連線金屬之間的電容C。2。本發(fā)明實施例所述的半導體器件，通過在集成電路制造工藝中將形成互連線溝槽和冗余金屬溝槽的步驟分別進行，而非一次同時形成互連線溝槽和冗余金屬溝槽，使得形成的冗余金屬溝槽的深度能夠小于互連線溝槽的深度，進而使得冗余金屬的厚度小于互連線金屬的厚度，因而冗余金屬對地距離減小，冗余金屬帶來的對地電容比傳統(tǒng)方法明顯減小，并且冗余金屬對信號線相對面積減少，降低了與信號線間的耦合電容，有效地減小了填充冗余金屬帶來的耦合電容，降低了耦合電容帶來的影響。以上所述的具體實施例，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權利要求
1.一種集成電路制作過程中冗余金屬填充的方法，其特征在于，該方法包括在包含介質(zhì)層的半導體基片上分別形成互連線溝槽和冗余金屬溝槽，所述冗余金屬溝槽的深度小于所述互連線溝槽的深度；對所述互連線溝槽和所述冗余金屬溝槽進行電鍍并對電鍍表面進行平坦化處理，形成厚度小于互連線金屬厚度的冗余金屬。
2.根據(jù)權利要求1所述的集成電路制作過程中冗余金屬填充的方法，其特征在于，所述在包含介質(zhì)層的半導體基片上分別形成互連線溝槽和冗余金屬溝槽，所述冗余金屬溝槽的深度小于所述互連線溝槽的深度，包括在包含介質(zhì)層的半導體基片上按照互連線圖形形成互連線溝槽；在形成所述互連線溝槽的半導體基片上確定冗余金屬對應的位置，形成深度小于所述互連線溝槽深度的冗余金屬溝槽。
3.根據(jù)權利要求1所述的集成電路制作過程中冗余金屬填充的方法，其特征在于，所述在包含介質(zhì)層的半導體基片上分別形成互連線溝槽和冗余金屬溝槽，所述冗余金屬溝槽的深度小于所述互連線溝槽的深度，包括在包含介質(zhì)層的半導體基片上確定冗余金屬對應的位置，形成冗余金屬溝槽；在形成所述冗余金屬溝槽的半導體基片上按照互連線圖形形成互連線溝槽，其中所述冗余金屬溝槽的深度小于所述互連線溝槽的深度。
4.根據(jù)權利要求2所述的集成電路制作過程中冗余金屬填充的方法，其特征在于，所述在形成所述互連線溝槽的半導體基片上確定冗余金屬對應的位置，形成深度小于所述互連線溝槽深度的冗余金屬溝槽，具體為在所述互連線溝槽內(nèi)填充底部阻擋層，平坦化所述底部阻擋層的表面以涂覆光刻膠層，并在所述光刻膠層冗余金屬對應的位置處形成開口；以冗余金屬位置處形成開口的所述光刻膠層為掩膜，在所述半導體基片上所述開口對應的位置處形成深度小于所述互連線溝槽深度的冗余金屬溝槽。
5.根據(jù)權利要求4所述的集成電路制作過程中冗余金屬填充的方法，其特征在于，所述以所述光刻膠層為掩膜，在所述半導體基片上所述開口對應的位置處形成深度小于所述互連線溝槽深度的冗余金屬溝槽，包括以所述光刻膠層為掩膜，刻蝕所述開口對應的所述底部阻擋層和所述半導體基片的所述介質(zhì)層，形成深度小于所述互連線溝槽深度的冗余金屬溝槽原型；去除所述半導體基片上的所述光刻膠層和所述底部阻擋層，形成深度小于所述互連線溝槽深度的冗余金屬溝槽。
6.根據(jù)權利要求2所述的集成電路制作過程中冗余金屬填充的方法，其特征在于，在包含介質(zhì)層的半導體基片上按照互連線圖形形成互連線溝槽，包括在包含介質(zhì)層的半導體基片上沉積阻擋層，平坦化所述阻擋層以涂覆光刻膠層，并將互連線圖形轉(zhuǎn)移至所述光刻膠層，在所述光刻膠有互連線圖形的位置處形成開口 ；以互連線圖形位置處形成開口的所述光刻膠層為掩膜，在所述半導體基片上所述開口對應的位置處形成互連線溝槽。
7.根據(jù)權利要求1所述的集成電路制作過程中冗余金屬填充的方法，其特征在于，所述對所述互連線溝槽和所述冗余金屬溝槽進行電鍍并對電鍍表面進行平坦化處理，形成厚度小于互連線金屬厚度的冗余金屬，包括在所述互連線溝槽和所述冗余金屬溝槽內(nèi)電鍍銅鍍層，并采用化學機械拋光平坦化所述銅鍍層的表面，形成厚度小于互連線金屬厚度的冗余金屬。
8.一種半導體器件，其特征在于，所述半導體器件包括多層互連結(jié)構(gòu)，每層所述互連結(jié)構(gòu)包括介質(zhì)層和在所述介質(zhì)層上制成的互連線金屬和冗余金屬，其中，所述冗余金屬厚度小于所述互連線金屬厚度。
9.根據(jù)權利要求8所述的半導體器件，其特征在于，所述互連線金屬為銅，所述冗余金屬為銅。
10.根據(jù)權利要求8所述的半導體器件，其特征在于，所述半導體器件由雙大馬士革工藝制成。
全文摘要
本發(fā)明公開了一種集成電路制作過程中冗余金屬填充的方法，涉及半導體器件技術領域，能夠減小因冗余金屬填充帶來的耦合電容的影響，該方法包括在包含介質(zhì)層的半導體基片上分別形成互連線溝槽和冗余金屬溝槽，所述冗余金屬溝槽的深度小于所述互連線溝槽的深度；對所述互連線溝槽和所述冗余金屬溝槽進行電鍍并對電鍍表面進行平坦化處理，形成厚度小于互連線金屬厚度的冗余金屬。本發(fā)明還公開一種半導體器件，所述半導體器件包括多層互連結(jié)構(gòu)，每層所述互連結(jié)構(gòu)包括介質(zhì)層和在所述介質(zhì)層上制成的互連線金屬和冗余金屬，其中，所述冗余金屬厚度小于所述互連線金屬厚度。本發(fā)明用于集成電路制作。
文檔編號H01L21/768GK102222643SQ20111017294
公開日2011年10月19日 申請日期2011年6月24日 優(yōu)先權日2011年6月24日
發(fā)明者葉甜春, 周雋雄, 李志剛, 王強, 阮文彪, 陳嵐 申請人:中國科學院微電子研究所