專利名稱：接墊結(jié)構(gòu)、線路載板及集成電路芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種接墊結(jié)構(gòu)，且特別是涉及一種適用于線路載板或集成電路芯片以連接導(dǎo)電球或?qū)щ娡箟K的接墊結(jié)構(gòu)。
背景技術(shù)：
對(duì)于電子工業(yè)而言，焊接是主要的連接技術(shù)，例如應(yīng)用于芯片與載板之間的覆晶接合，或一般電子零件與電路板之間的連接。除了焊料、接墊本身及接墊的表面材料以外， 接墊結(jié)構(gòu)也是影響接合可靠度的關(guān)鍵因素。芯片的多功能及小型化是電子產(chǎn)品的趨勢(shì)，這使得芯片上的接點(diǎn)密度也對(duì)應(yīng)增加。在這樣的情況下，對(duì)于特定電性要求(例如低阻抗、高頻率、耦合靈敏度等...)的信號(hào)而言，線寬及線距可能需要增加，因而造成空間限制。接墊外徑取決于焊球或凸塊的間距及尺寸和防焊開口的尺寸，因此接墊外徑及接墊結(jié)構(gòu)之間具有相當(dāng)大的依賴性，也因此決定兩接墊間的距離或走線空間，但這不利于布線設(shè)計(jì)上的彈性。當(dāng)走線空間不夠時(shí)，可應(yīng)用減少的線寬及線距來增加走線空間，但這造成電性效能的劣化，例如信號(hào)反射、串音及耦合等的發(fā)生。由于高密度接點(diǎn)設(shè)計(jì)的趨勢(shì)，上述這些問題將會(huì)變得越來越嚴(yán)重。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種接墊結(jié)構(gòu)，可提高布線密度。本發(fā)明再一目的在于提出一種線路載板，可提高布線密度。本發(fā)明另一目的在于提出一種集成電路芯片，可提高布線密度。為達(dá)上述目的，本發(fā)明提供一種接墊結(jié)構(gòu)，適用于一線路載板或一集成電路芯片。 接墊結(jié)構(gòu)包括一內(nèi)部墊、一導(dǎo)電塊及一外部墊。導(dǎo)電塊連接內(nèi)部墊。外部墊連接導(dǎo)電塊以適于連接一導(dǎo)電球或一導(dǎo)電凸塊。外部墊的外徑大于內(nèi)部墊的外徑。本發(fā)明還提供一種線路載板，其包括一基礎(chǔ)層、一內(nèi)部線路層、一介電層、一第一導(dǎo)電塊及一第一外部墊。內(nèi)部線路層配置在基礎(chǔ)層上且具有一第一內(nèi)部墊。介電層配置在基礎(chǔ)層上且覆蓋內(nèi)部線路層。第一導(dǎo)電塊配置于介電層內(nèi)且連接第一內(nèi)部墊。第一外部墊配置在介電層上且連接第一導(dǎo)電塊。第一內(nèi)部墊的外徑小于第一外部墊的外徑。本發(fā)明還提供一種集成電路芯片，其包括一半導(dǎo)體基底、一集成電路疊構(gòu)、一內(nèi)部線路層、一介電層、一第一導(dǎo)電塊及一第一外部墊。半導(dǎo)體基底具有一有源面(主動(dòng)面)。 集成電路疊構(gòu)配置在有源面上。內(nèi)部線路層配置在集成電路疊構(gòu)上且具有一第一內(nèi)部墊。 介電層配置在集成電路疊構(gòu)上且覆蓋內(nèi)部線路層。第一導(dǎo)電塊配置于介電層內(nèi)且連接第一內(nèi)部墊。第一外部墊配置在介電層上且連接第一導(dǎo)電塊。第一內(nèi)部墊的外徑小于第一外部墊的外徑?；谏鲜?，本發(fā)明縮小接墊結(jié)構(gòu)的內(nèi)部墊的外徑，以提高內(nèi)部墊所在線路層(即內(nèi)部線路層)的布線彈性，因而提高布線密度或提升電性效能。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附附圖作詳細(xì)說明如下。


圖1為本發(fā)明的一實(shí)施例的線路載板的局部剖視圖；圖2為圖1的部分X的放大圖；圖3為圖2的接墊結(jié)構(gòu)的立體圖；圖4為圖2的兩接墊結(jié)構(gòu)及多條走線的俯視圖；圖5為本發(fā)明的另一實(shí)施例的接墊結(jié)構(gòu)的立體圖；圖6為圖5的兩接墊結(jié)構(gòu)及多條走線的俯視圖；圖7為本發(fā)明的另一實(shí)施例的兩接墊結(jié)構(gòu)及多條走線的俯視圖；圖8為本發(fā)明的另一實(shí)施例的兩接墊結(jié)構(gòu)及多條走線的俯視圖；圖9為本發(fā)明的另一實(shí)施例的兩接墊結(jié)構(gòu)及多條走線的俯視圖；圖10為本發(fā)明的另一實(shí)施例的兩接墊結(jié)構(gòu)及多條走線的俯視圖；圖11為本發(fā)明的另一實(shí)施例的集成電路芯片的局部剖視圖；圖12為圖11的部分Y的放大圖。主要元件符號(hào)說明10 線路載板12 基礎(chǔ)層14:內(nèi)部線路層14，走線14”:線段16:介電層16，開口18:導(dǎo)電球20:集成電路芯片21 半導(dǎo)體基底21a 有源面22:集成電路疊構(gòu)24:內(nèi)部線路層洸介電層101、102、103、104、105、106 接墊結(jié)構(gòu)110:內(nèi)部墊110’ 切邊120、120，導(dǎo)電塊130 外部墊201 接墊結(jié)構(gòu)210:內(nèi)部墊
220:導(dǎo)電塊230 外部墊A 距離C1、C2:形心E 延伸方向L 縱長方向P 距離R1、R2:距離S 直線
具體實(shí)施例方式圖1為本發(fā)明的一實(shí)施例的線路載板的局部剖視圖，而圖2為圖1的部分X的放大圖。請(qǐng)參考圖1及圖2，本實(shí)施例的線路載板10包括一基礎(chǔ)層12。基礎(chǔ)層12可為一個(gè)由多個(gè)介電樹脂層及多個(gè)圖案化導(dǎo)電金屬層所交替疊合的線路疊構(gòu)，或可為單一材料層。 線路載板10還包括一內(nèi)部線路層14及一介電層16。內(nèi)部線路層14為一圖案化金屬層且配置在基礎(chǔ)層12上。介電層16配置在該基礎(chǔ)層12上且覆蓋內(nèi)部線路層14。在本實(shí)施例中，介電層16可為一防焊層。圖3為圖2的接墊結(jié)構(gòu)的立體圖。請(qǐng)參考圖2及圖3，線路載板10可包括一接墊結(jié)構(gòu)101。接墊結(jié)構(gòu)101包括一內(nèi)部墊110、一導(dǎo)電塊120及一外部墊130。在本實(shí)施例中， 內(nèi)部線路層14的一部分形成內(nèi)部墊110，且介電層16有一開口 16’，且開口 16’暴露內(nèi)部墊110。導(dǎo)電塊120配置于開口 16’內(nèi)且連接內(nèi)部墊110。外部墊130配置在介電層16上且連接導(dǎo)電塊120，以提供更大的接合面積來連接一導(dǎo)電球18。圖4為圖2的兩接墊結(jié)構(gòu)及多條走線的俯視圖，其中外部墊130以虛線繪示。請(qǐng)參考圖2及圖4，在本實(shí)施例中，內(nèi)部墊110的外徑可小于外部墊130的外徑，這起因于介電層16的開口 16’可通過激光燒蝕而成。由于激光的對(duì)位精準(zhǔn)度優(yōu)于傳統(tǒng)的印刷或光刻 (包括曝光及顯影)的對(duì)位精準(zhǔn)度，所以內(nèi)部墊110不需預(yù)留較大的尺寸以預(yù)防對(duì)位的誤差，故內(nèi)部墊110的外徑可以縮小，使得內(nèi)部墊110的外徑可小于外部墊130的外徑。相比較于現(xiàn)有技術(shù)，在外部墊具有相同外徑及/或相同密度的條件下，本發(fā)明縮小了內(nèi)部墊110的外徑，這有助于提高內(nèi)部墊110所在線路層(即內(nèi)部線路層14)的布線彈性，用以提高布線密度或提升電性效能。舉例而言，在本實(shí)施例中，當(dāng)內(nèi)部墊110縮小以后，內(nèi)部線路層所形成的一條走線14’在外部墊130所在幾何平面上的正投影可與外部墊 130相重疊。在本實(shí)施例中，線路載板10更可包括另一接墊結(jié)構(gòu)101，而這兩個(gè)接墊結(jié)構(gòu)101位于多條走線14’的兩側(cè)。圖5為本發(fā)明的另一實(shí)施例的接墊結(jié)構(gòu)的立體圖，圖6為圖5的兩接墊結(jié)構(gòu)及多條走線的俯視圖。請(qǐng)參考圖5及圖6，相較于圖3及圖4的接墊結(jié)構(gòu)101的單一導(dǎo)電塊120 位于對(duì)應(yīng)的內(nèi)部墊110及對(duì)應(yīng)的外部墊130之間，本實(shí)施例的接墊結(jié)構(gòu)102具有多個(gè)導(dǎo)電塊120’同時(shí)位于對(duì)應(yīng)的內(nèi)部墊110及對(duì)應(yīng)的外部墊130之間。除了圖5及圖6中所繪示的四個(gè)導(dǎo)電塊120’以夕卜，導(dǎo)電塊120’的數(shù)量仍可依照內(nèi)部墊110的面積或?qū)щ妷K120’的外徑來加以調(diào)整。同樣地，在本實(shí)施例中，兩個(gè)接墊結(jié)構(gòu)102位于多條走線14’的兩側(cè)。值得一提的是，上述的小尺寸的導(dǎo)電塊120’所對(duì)應(yīng)的介電層的多個(gè)開口同樣也可通過激光燒蝕而成。而且，通過形成多個(gè)小尺寸的導(dǎo)電塊120’可達(dá)到等同一個(gè)較大尺寸的導(dǎo)電塊120(見圖3及圖4)的電性效果。圖7為本發(fā)明的另一實(shí)施例的兩接墊結(jié)構(gòu)及多條走線的俯視圖。請(qǐng)參考圖7，相較于圖4的實(shí)施例，本實(shí)施例的接墊結(jié)構(gòu)103的內(nèi)部墊110具有一切邊110’。切邊110’朝向與切邊110’相鄰的線段14”，且切邊110’實(shí)質(zhì)上平行于與切邊110’相鄰的一線段14”的延伸方向E，其中線段14”為走線14的一部分。此外，由于內(nèi)部墊110具有一切邊110’，故內(nèi)部墊110可以更進(jìn)一步縮小，并且通過切邊110’可增加兩相鄰內(nèi)部墊110之間的距離， 而這些都有助于提高內(nèi)部墊110所在線路層的布線彈性，用以提高布線密度或提升電性效能。舉例而言，在外部墊130具有相同外徑及相同密度的條件下，圖4的實(shí)施例允許四條走線于這兩內(nèi)部墊110之間，而圖7中具有切邊110’的實(shí)施例允許五條走線于這兩內(nèi)部墊 110之間。請(qǐng)?jiān)賲⒖紙D7，在本實(shí)施例中，對(duì)于這兩個(gè)接墊結(jié)構(gòu)103而言，這兩內(nèi)部墊110的形心Cl及形心C2之間的距離為P，左側(cè)的內(nèi)部墊110的形心Cl至其輪廓任一點(diǎn)的最大距離為Rl，右側(cè)的內(nèi)部墊110的形心C2至其輪廓任一點(diǎn)的最大距離為R2，這兩個(gè)內(nèi)部墊110的輪廓之間的最短距離為A，且P減去Rl及R2總和的差值小于A，即[P-(R1+R2)] < A。P減去Rl及R2總和的差值等于A，即[P-(R1+R2)] = A的情況出現(xiàn)在圖4的實(shí)施例中。在圖4 的實(shí)施例中，內(nèi)部墊110不具有切邊110’。圖8為本發(fā)明的另一實(shí)施例的兩接墊結(jié)構(gòu)及多條走線的俯視圖。請(qǐng)參考圖8，相較于圖7的實(shí)施例，本實(shí)施例的每個(gè)接墊結(jié)構(gòu)104具有多個(gè)較小尺寸的導(dǎo)電塊120’，其同時(shí)位于對(duì)應(yīng)的內(nèi)部墊110及對(duì)應(yīng)的外部墊130之間。通過形成多個(gè)小尺寸的導(dǎo)電塊120’也可達(dá)到等同一個(gè)較大尺寸的導(dǎo)電塊120(見圖3及圖4)的電性效果。圖9為本發(fā)明的另一實(shí)施例的兩接墊結(jié)構(gòu)及多條走線的俯視圖。請(qǐng)參考圖9，相較于圖8的實(shí)施例，本實(shí)施例的每個(gè)接墊結(jié)構(gòu)105的內(nèi)部墊110呈縱長形狀(例如長方形或橢圓形)，且內(nèi)部墊110的縱長方向L實(shí)質(zhì)上平行于與內(nèi)部墊IlOa相鄰的一線段14”的延伸方向E。通過改變內(nèi)部墊110的形狀、增加內(nèi)部墊110的面積及增加導(dǎo)電塊120的數(shù)量有助于提升導(dǎo)電球18 (見圖2)的機(jī)械強(qiáng)度，如抗拉或剪切力。圖10為本發(fā)明的另一實(shí)施例的兩接墊結(jié)構(gòu)及多條走線的俯視圖。請(qǐng)參考圖10，相較于圖9的實(shí)施例，本實(shí)施例的每個(gè)接墊結(jié)構(gòu)106的內(nèi)部墊110的縱長方向L隨著這些走線14’的延伸方向E旋轉(zhuǎn)，這有助于縮短走線14’的長度并減少信號(hào)反射。具體而言，這些內(nèi)部墊110的縱長方向L均傾斜于(即非正交于)一穿過這兩內(nèi)部墊的形心Cl及C2的直線S。圖11為本發(fā)明的另一實(shí)施例的集成電路芯片的局部剖面圖，而圖12為圖11的部分Y的放大圖。請(qǐng)參考圖11及圖12，本實(shí)施例的集成電路芯片20包括一半導(dǎo)體基底21及一集成電路疊構(gòu)22，其中半導(dǎo)體基底21具有一有源面21a，而集成電路疊構(gòu)22配置在有源面21a上。集成電路疊構(gòu)22可由多個(gè)有源元件(例如晶體管)、多個(gè)被動(dòng)元件(例如電容器及電感器等)及多重內(nèi)連線結(jié)構(gòu)(multilevel interconnect structure)等所構(gòu)成。集成電路芯片20更包括一內(nèi)部線路層M及一介電層沈，其中內(nèi)部線路層M配置在該集成電路疊構(gòu)22上，介電層沈配置在集成電路疊構(gòu)22上且覆蓋內(nèi)部線路層M。請(qǐng)參考圖12，集成電路芯片20可包括一接墊結(jié)構(gòu)200。接墊結(jié)構(gòu)200包括一內(nèi)部墊210、一導(dǎo)電塊220及一外部墊230。在本實(shí)施例中，內(nèi)部線路層M的一部分形成內(nèi)部墊 210，且介電層洸有一開口洸’，且開口 26’暴露內(nèi)部墊210。導(dǎo)電塊220配置于開口 26’內(nèi)且連接內(nèi)部墊210。外部墊230配置在介電層沈上且連接導(dǎo)電塊220，以提供更大的接合面積來連接一導(dǎo)電凸塊28。值得注意的是，內(nèi)部墊210的外徑小于外部墊230的外徑。類似于圖1及圖2的線路載板10的接墊結(jié)構(gòu)100，圖11及圖12的集成電路芯片20的接墊結(jié)構(gòu)200也可衍生出多種變化，如同圖6、圖7、圖8、圖9及圖10的實(shí)施例所示，于此不再贅述。綜上所述，本發(fā)明縮小接墊結(jié)構(gòu)的內(nèi)部墊的外徑，以提高內(nèi)部墊所在線路層(即內(nèi)部線路層)的布線彈性，因而提高布線密度或提升電性效能。此外，本發(fā)明更可通過改變內(nèi)部墊的形狀、增加內(nèi)部墊的面積及增加導(dǎo)電塊的數(shù)量，以提升外部墊所接合的導(dǎo)電球或?qū)щ娡箟K的機(jī)械強(qiáng)度，如抗拉或剪切力。雖然結(jié)合以上實(shí)施例揭露了本發(fā)明，然而其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤飾，故本發(fā)明的保護(hù)范圍應(yīng)以附上的權(quán)利要求所界定的為準(zhǔn)。
權(quán)利要求
1.一種接墊結(jié)構(gòu)，適用于一線路載板或一集成電路芯片，該接墊結(jié)構(gòu)包括內(nèi)部墊；導(dǎo)電塊，連接該內(nèi)部墊；外部墊，連接該導(dǎo)電塊以適于連接一導(dǎo)電球或一導(dǎo)電凸塊，且該外部墊的外徑大于該內(nèi)部墊的外徑。
2.如權(quán)利要求1所述的接墊結(jié)構(gòu)，還包括多個(gè)該導(dǎo)電塊，位于該內(nèi)部墊與該外部墊之間，且連接該內(nèi)部墊及該外部墊。
3.如權(quán)利要求1所述的接墊結(jié)構(gòu)，其中該內(nèi)部墊的形狀具有一切邊。
4.如權(quán)利要求1所述的接墊結(jié)構(gòu)，其中該內(nèi)部墊的形狀呈縱長形狀。
5.一種線路載板，包括 基礎(chǔ)層；內(nèi)部線路層，配置在該基礎(chǔ)層上且具有第一內(nèi)部墊；介電層，配置在該基礎(chǔ)層上且覆蓋該內(nèi)部線路層；第一導(dǎo)電塊，配置于該介電層內(nèi)且連接該第一內(nèi)部墊；以及第一外部墊，配置在該介電層上且連接該第一導(dǎo)電塊，該第一內(nèi)部墊的外徑小于該第一外部墊的外徑。
6.如權(quán)利要求5所述的線路載板，其中該走線在該第一外部墊所在幾何平面上的正投影與該第一外部墊相重疊。
7.如權(quán)利要求5所述的線路載板，其中該內(nèi)部線路層還具有一走線，該第一內(nèi)部墊具有第一切邊，該第一切邊朝向與該第一切邊相鄰的一線段，且該第一切邊實(shí)質(zhì)上平行于該線段的延伸方向，其中該線段為該走線的一部分。
8.如權(quán)利要求5所述的線路載板，其中該內(nèi)部線路層還具有一走線，該第一內(nèi)部墊呈縱長形狀，且該第一內(nèi)部墊的縱長方向?qū)嵸|(zhì)上平行于與該第一內(nèi)部墊相鄰的一線段的延伸方向，其中該線段為該走線的一部分。
9.如權(quán)利要求5所述的線路載板，還包括第二導(dǎo)電塊；以及第二外部墊，其中該內(nèi)部線路層還具有第二內(nèi)部墊，該第二導(dǎo)電塊配置于該介電層內(nèi)且連接該第二內(nèi)部墊，該第二外部墊連接該第二導(dǎo)電塊，且該第二外部墊的外徑大于該第二內(nèi)部墊的外徑。
10.如權(quán)利要求5所述的線路載板，其中該第一內(nèi)部墊的形心及該第二內(nèi)部墊的形心之間的距離為P，該第一內(nèi)部墊的形心至其輪廓任一點(diǎn)的最大距離為R1，該第二內(nèi)部墊的形心至其輪廓任一點(diǎn)的最大距離為R2，該第一內(nèi)部墊的輪廓及該第二內(nèi)部墊的輪廓之間的最短距離為A，且P減去Rl及R2總和的差值小于A，[P-(R1+R2)] < A。
11.如權(quán)利要求5所述的線路載板，其中該內(nèi)部線路層還具有一走線，該第一內(nèi)部墊及該第二內(nèi)部墊呈縱長形狀，該第一內(nèi)部墊的縱長方向?qū)嵸|(zhì)上平行于與該第一內(nèi)部墊相鄰的一線段的延伸方向，該第二內(nèi)部墊的縱長方向?qū)嵸|(zhì)上平行于該線段的延伸方向，且該第一內(nèi)部墊的縱長方向及該第二內(nèi)部墊的縱長方向傾斜于一穿過該第一內(nèi)部墊的形心與該第二內(nèi)部墊的形心的直線，其中該線段為該走線的一部分。
12.—種集成電路芯片，包括半導(dǎo)體基底，具有一有源面；集成電路疊構(gòu)，配置在該有源面上；內(nèi)部線路層，配置在該集成電路疊構(gòu)上且具有第一內(nèi)部墊；介電層，配置在該集成電路疊構(gòu)上且覆蓋該內(nèi)部線路層；第一導(dǎo)電塊，配置于該介電層內(nèi)且連接該第一內(nèi)部墊；以及第一外部墊，配置在該介電層上且連接該第一導(dǎo)電塊，該第一內(nèi)部墊的外徑小于該第一外部墊的外徑。
13.如權(quán)利要求12所述的集成電路芯片，其中該走線在該第一外部墊所在幾何平面上的正投影與該第一外部墊相重疊。
14.如權(quán)利要求12所述的集成電路芯片，其中該內(nèi)部線路層還具有一走線，該第一內(nèi)部墊具有第一切邊，該第一切邊朝向與該第一切邊相鄰的一線段，且該第一切邊實(shí)質(zhì)上平行于該線段的延伸方向，其中該線段為該走線的一部分。
15.如權(quán)利要求12所述的集成電路芯片，其中該內(nèi)部線路層還具有一走線，該第一內(nèi)部墊呈縱長形狀，且該第一內(nèi)部墊的縱長方向?qū)嵸|(zhì)上平行于與該第一內(nèi)部墊相鄰的一線段的延伸方向，其中該線段為該走線的一部分。
16.如權(quán)利要求12所述的集成電路芯片，還包括第二導(dǎo)電塊；以及第二外部墊，其中該內(nèi)部線路層還具有第二內(nèi)部墊，該第二導(dǎo)電塊配置于該介電層內(nèi)且連接該第二內(nèi)部墊，該第二外部墊連接該第二導(dǎo)電塊，且該第二外部墊的外徑大于該第二內(nèi)部墊的外徑。
17.如權(quán)利要求12所述的集成電路芯片，其中該第一內(nèi)部墊的形心及該第二內(nèi)部墊的形心之間的距離為P，該第一內(nèi)部墊的形心至其輪廓任一點(diǎn)的最大距離為R1，該第二內(nèi)部墊的形心至其輪廓任一點(diǎn)的最大距離為R2，該第一內(nèi)部墊的輪廓及該第二內(nèi)部墊的輪廓之間的最短距離為A，且P減去Rl及R2總和的差值小于A，[P-(R1+R2)] < A。
18.如權(quán)利要求12所述的集成電路芯片，其中該內(nèi)部線路層還具有一走線，該第一內(nèi)部墊及該第二內(nèi)部墊呈縱長形狀，該第一內(nèi)部墊的縱長方向?qū)嵸|(zhì)上平行于與該第一內(nèi)部墊相鄰的一線段的延伸方向，該第二內(nèi)部墊的縱長方向?qū)嵸|(zhì)上平行于該線段的延伸方向，且該第一內(nèi)部墊的縱長方向及該第二內(nèi)部墊的縱長方向傾斜于一穿過該第一內(nèi)部墊的形心與該第二內(nèi)部墊的形心的直線，其中該線段為該走線的一部分。
全文摘要
本發(fā)明公開一種接墊結(jié)構(gòu)、線路載板及集成電路芯片，該接墊結(jié)構(gòu)適用于一線路載板或一集成電路芯片。接墊結(jié)構(gòu)包括一內(nèi)部墊、一導(dǎo)電塊及一外部墊。導(dǎo)電塊連接內(nèi)部墊。外部墊連接導(dǎo)電塊以適于連接一導(dǎo)電球或一導(dǎo)電凸塊。外部墊的外徑大于內(nèi)部墊的外徑。
文檔編號(hào)H01L23/498GK102244043SQ201110176388
公開日2011年11月16日 申請(qǐng)日期2011年6月28日 優(yōu)先權(quán)日2011年5月23日
發(fā)明者徐業(yè)奇, 陳昱愷 申請(qǐng)人:威盛電子股份有限公司