專(zhuān)利名稱(chēng)：具有異質(zhì)結(jié)雙極晶體管和場(chǎng)效應(yīng)晶體管的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有在同一襯底上方形成的異質(zhì)結(jié)雙極晶體管(HBT)和場(chǎng)效應(yīng)晶體管(FET)的半導(dǎo)體器件。
背景技術(shù)：
隨著無(wú)線終端的RF模塊變得越來(lái)越小，并且具有越來(lái)越多的功能，半導(dǎo)體器件必須變得更加高度地集成。尤其需要在同一襯底上形成的包括RF功率放大器功能和RF切換功能的半導(dǎo)體器件。在現(xiàn)有技術(shù)中，異質(zhì)結(jié)雙極晶體管(HBT)廣泛地用作功率放大器元件。 然而，HBT中的偏置電壓使得它們不適于實(shí)施低損耗RF切換，所以場(chǎng)效應(yīng)晶體管(FET)通常用作RF切換IC。由于這些情況，正在努力開(kāi)發(fā)具有形成在同一半導(dǎo)體襯底上方的HBT和 FET的BiFET器件，來(lái)用作能夠在單個(gè)半導(dǎo)體器件上實(shí)施功率放大器功能和切換IC功能的半導(dǎo)體器件。圖5的美國(guó)專(zhuān)利No. 7015519的說(shuō)明書(shū)公開(kāi)了一種BiFET器件，包括層壓外延層 (102)，其包括緩沖層和FET層；InGaP蝕刻停止層(103)；用作HBT子集電極層和FET帽蓋層的Ii+-GaAs帽蓋層(104) ；InGaP蝕刻停止層(124) ；GaAs集電極層(105) ；P+-GaAs基極層(106) ；InGaP發(fā)射極層(107)和由Ii+-GaAs和Ii+-InGaAs構(gòu)成的發(fā)射極接觸層(108)，以上在半導(dǎo)體GaAs襯底上形成為層壓的外延晶片，并且發(fā)射極電極(112)、基極電極(115)、 集電極電極(118)、源電極(132)、漏電極(134)和柵電極(138)形成在順序地層壓的外延層上，并且進(jìn)一步形成絕緣區(qū)域(130)以電隔離HBT和FET。在美國(guó)專(zhuān)利No. 7015519的說(shuō)明書(shū)中公開(kāi)的BiFET器件中，Ii+-GaAs帽蓋層(104) 既用作FET的帽蓋層又用作HBT的子集電極。HBT的集電極電極(118)和FET的歐姆電極 (132、134)形成在該(帽蓋)層的同一表面上。日本專(zhuān)利特開(kāi)No. 2009-224407的圖IB公開(kāi)了一種BiFET器件，包括由GaAs/ AlGaAs超晶格層構(gòu)成的緩沖層(102)、AWaAs勢(shì)壘層(103)、InGaAs溝道層(104)、電子供應(yīng)層(506)、用作帽蓋層和外部子集電極層的Ii+-GaAs層(107a)、InGaP蝕刻停止層(106)、 GaAs內(nèi)部子集電極層(107b)、GaAs集電極層(108)、GaAs基極層(109)、InGaP發(fā)射極層 (110)、GaAs發(fā)射極間隙層(111)和InGaAs發(fā)射極接觸層(112)，以上在半導(dǎo)體GaAs襯底 (101)上方形成為層壓的外延晶片，并且發(fā)射極電極001)、基極電極002)、集電極電極 003)、源電極(304)、漏電極(30 和柵電極(306)形成在層壓的外延晶片上方，并且進(jìn)一步形成絕緣區(qū)域(820)以電隔離HBT和FET。在日本專(zhuān)利特開(kāi)No. 2009-224407的結(jié)構(gòu)中，與美國(guó)專(zhuān)利No. 7015519說(shuō)明書(shū)中一樣，HBT集電極電極(20 和FBT歐姆電極(304、30幻形成在用作FET帽蓋層的外部子集電極層(107a)上。在日本專(zhuān)利特開(kāi)No. 2009-224407中，通過(guò)形成HBT子集電極層作為用作FET帽蓋層的外部子集電極層(107a)和相對(duì)較厚的沒(méi)有用作FET帽蓋層的內(nèi)部子集電極層(107b) 的層壓結(jié)構(gòu)，能夠在沒(méi)有使FET帽蓋層更厚的情況下保持柵極凹陷的蝕刻精度，并且通過(guò)增加子集電極層的整體厚度，能夠制造低電阻子集電極層。日本專(zhuān)利特開(kāi)No. 2009-224407 的圖2A和2B示出了內(nèi)部子集電極電阻(RC2)，與美國(guó)專(zhuān)利No. 7015519說(shuō)明書(shū)中的結(jié)構(gòu)中的電阻相比，該內(nèi)部子集電極電阻(RC2)大大地減小。在日本專(zhuān)利特開(kāi)No. 2009-224407的工作實(shí)例中，外部子集電極層(107a)的厚度為200nm，并且內(nèi)部子集電極層(107b)的厚度為400nm(段落0023)。在日本專(zhuān)利特開(kāi) No. 2009-224407的段落0038中，外部子集電極層(107a)的厚度優(yōu)選為50至300nm，并且內(nèi)部子集電極層(107b)的厚度優(yōu)選為300nm以上。美國(guó)專(zhuān)利申請(qǐng)公布No. 2007-2778523特開(kāi)的圖3公開(kāi)了一種BiFET器件結(jié)構(gòu)，其中HBT集電極電極下面的子集電極層為包括還用作FET帽蓋層的子集電極層(圖1的附圖標(biāo)記118的層)和沒(méi)有用作FET帽蓋層的子集電極層(圖1的附圖標(biāo)記121的層)的層壓結(jié)構(gòu)，并且該層壓結(jié)構(gòu)的膜厚度比FET歐姆電極下面的帽蓋層厚。在美國(guó)專(zhuān)利申請(qǐng)公布No. 2007-2778523特開(kāi)中，圖3示出了利用圖1中公開(kāi)的外延晶片作為層壓結(jié)構(gòu)的以圖2中示出的工藝制造BIFET器件，其中層壓結(jié)構(gòu)包括在半導(dǎo)體GaAs襯底(101)上方形成的緩沖層(lll)、n-AlGaAs摻雜層(112)、i-AlGaAs間隔物層 (113)、InGaAs 溝道層(114)、i-AlGaAs 間隔物層(115)、n_AlGaAs 摻雜層(116)、i-AlGaAs 勢(shì)壘層(117)、i-InGaP蝕刻停止層(119)、H+-GaAs帽蓋層(118)、H+-InGaP蝕刻停止層 (104)、n+-GaAs 子集電極層(121)、n_GaAs 集電極層(122)、P+-GaAs 基極層(123)、n_InGaP 發(fā)射極層(1 )、n-GaAs發(fā)射極層(12 和n+HnGaAs發(fā)射極接觸層(1 )。

發(fā)明內(nèi)容
現(xiàn)在本發(fā)明人已經(jīng)發(fā)現(xiàn)了在美國(guó)專(zhuān)利No. 7015519、日本專(zhuān)利特開(kāi)No. 2009-224407 和美國(guó)專(zhuān)利申請(qǐng)公布No. 2007-2778523特開(kāi)中公開(kāi)的結(jié)構(gòu)中的下述問(wèn)題。在美國(guó)專(zhuān)利 No. 7015519說(shuō)明書(shū)中公開(kāi)的結(jié)構(gòu)中，當(dāng)FET柵極凹陷(136)形成得太厚以至柵極凹陷蝕刻精度劣化并且尺寸精度也變差O3-30行，第四列)時(shí)，除了要被蝕刻掉的層外，使用作HBT 子集電極層和FET帽蓋層的Ii+-GaAs帽蓋層(104)變厚，減小了集電極電阻以提高HBT特性。也就是說(shuō)，在美國(guó)專(zhuān)利No. 7015519說(shuō)明書(shū)中公開(kāi)的結(jié)構(gòu)中，降低集電極電阻和柵極凹陷的精確蝕刻是相對(duì)的特性，并且難以實(shí)現(xiàn)這些特性之間的平衡。因此，即使在美國(guó)專(zhuān)利 No. 7015519說(shuō)明書(shū)中公開(kāi)的結(jié)構(gòu)能夠降低HBT子集電極層中的集電極電阻并且提高HBT特性，但是對(duì)于子集電極層(104)的厚度存在著限制。在美國(guó)專(zhuān)利No. 7015519說(shuō)明書(shū)的圖3 中，Ii+-GaAs帽蓋層(104)的膜厚度為350nm，并且證實(shí)了很難獲得更高的膜厚度。在日本專(zhuān)利特開(kāi)No. 2009-224407中公開(kāi)的結(jié)構(gòu)中，集電極電極(203)形成在外部子集電極層(107a)上方，與美國(guó)專(zhuān)利No. 7015519說(shuō)明書(shū)中一樣。鑒于FET的要求的柵極凹陷蝕刻精度，難以使集電極電極(203)下方的子集電極層的膜厚度厚于300nm。日本專(zhuān)利特開(kāi)No. 2009-224407的圖2A和2B示出了雖然日本專(zhuān)利特開(kāi)No. 2009-224407中的結(jié)構(gòu)具有比美國(guó)專(zhuān)利No. 7015519說(shuō)明書(shū)中更低的子集電極層中的電阻，但是該集電極電阻仍然不夠低。在日本專(zhuān)利特開(kāi)No. 2009-224407的圖2A和2B中，由外部子集電極層(107b)引起的電阻分量(RC2+RC3)大約占了總數(shù)的百分之60，表明該部分中電阻不夠低。然而，美國(guó)專(zhuān)利申請(qǐng)公布No. 2007-2778523特開(kāi)中的技術(shù)沒(méi)有提供HBT子集電極層厚度和FET帽蓋層厚度的具體描述，這些層的優(yōu)選范圍并不明確，并且沒(méi)有公開(kāi)通過(guò)降低集電極電阻提高HBT特性和對(duì)于滿(mǎn)意的FET柵極凹陷蝕刻精度的設(shè)計(jì)條件。此外，F(xiàn)ET歐姆電極下面的帽蓋層的膜厚度對(duì)FET導(dǎo)通電阻具有影響，但是對(duì)于這種影響沒(méi)有描述帽蓋層膜厚度的優(yōu)選范圍。因此美國(guó)專(zhuān)利申請(qǐng)公布No. 2007-278523特開(kāi)中公開(kāi)的技術(shù)不能通過(guò)減小HBT集電極電阻來(lái)提高HBT特性，并且不能提供具有低FET導(dǎo)通電阻且還具有滿(mǎn)意的FET柵極凹陷蝕刻精度的穩(wěn)定的BiFET器件。根據(jù)本發(fā)明的一個(gè)方面，半導(dǎo)體器件包括至少包括第一導(dǎo)電類(lèi)型子集電極層、集電極層、第二導(dǎo)電類(lèi)型基極層、第一導(dǎo)電類(lèi)型的發(fā)射極層、集電極電極、基極電極、發(fā)射極電極的異質(zhì)結(jié)雙極晶體管；和包括積聚第一導(dǎo)電類(lèi)型載流子的溝道層、帽蓋層、柵電極、形成在帽蓋層上的一對(duì)歐姆電極的場(chǎng)效應(yīng)晶體管；異質(zhì)結(jié)雙極晶體管和場(chǎng)效應(yīng)晶體管形成在同一半導(dǎo)體襯底的不同區(qū)域上方，其中在異質(zhì)結(jié)雙極晶體管中，子集電極層由包括多個(gè)第一導(dǎo)電類(lèi)型半導(dǎo)體層的層壓結(jié)構(gòu)構(gòu)成，此外，子集電極層的表面面積比集電極層大，并且在該子集電極層中，集電極電極形成在從集電極層突出的部分上方；并且在場(chǎng)效應(yīng)晶體管中，形成異質(zhì)結(jié)雙極晶體管的子集電極層的半導(dǎo)體襯底側(cè)上的第一導(dǎo)電類(lèi)型半導(dǎo)體層中的至少一個(gè)半導(dǎo)體層還用作帽蓋層的至少一部分，并且異質(zhì)結(jié)雙極晶體管中的子集電極層的總膜厚度為500nm或以上，并且場(chǎng)效應(yīng)晶體管中的帽蓋層的總膜厚度在50nm和300nm之間。根據(jù)本發(fā)明的該方面，在同一襯底上包含HBT和FET的半導(dǎo)體器件，闡明了 HBT子集電極層和FET帽蓋層的優(yōu)選膜厚度范圍，而且能夠提供在低HBT集電極電阻時(shí)具有提高的HBT特性的穩(wěn)定半導(dǎo)體器件，并且還提供了伴隨著低FET導(dǎo)通電阻的滿(mǎn)意的FET柵極凹陷蝕刻精度。然而，稍后會(huì)進(jìn)行詳細(xì)描述，根據(jù)表1至表2以及圖15和圖16中示出的數(shù)據(jù)， 本發(fā)明人推導(dǎo)出了膜厚度的優(yōu)選范圍。具有在同一襯底上方形成的HBT和FET的本發(fā)明，能夠提供穩(wěn)定的半導(dǎo)體器件，其在低HBT集電極電阻的條件下具有提高的HBT特性，而且具有伴隨著低FET導(dǎo)通電阻的滿(mǎn)意的FET柵極凹陷蝕刻精度。


結(jié)合附圖，由下面某些優(yōu)選實(shí)施例的描述，本發(fā)明的上述和其它目的、優(yōu)點(diǎn)和特征將變得更明顯，其中圖1是示出本發(fā)明第一實(shí)施例的BiFET器件的截面圖的圖；圖2A是圖1的BiFET器件的制造工藝圖；圖2B是圖1的BiFET器件的制造工藝圖；圖2C是圖1的BiFET器件的制造工藝圖；圖2D是圖1的BiFET器件的制造工藝圖；圖2E是圖1的BiFET器件的制造工藝圖；圖2F是圖1的BiFET器件的制造工藝圖；圖2G是圖1的BiFET器件的制造工藝圖2H是圖1的BiFET器件的制造工藝圖；圖3是示出本發(fā)明第二實(shí)施例的BiFET器件的截面圖的圖；圖4是示出本發(fā)明第三實(shí)施例的BiFET器件的截面圖的圖；圖5是示出本發(fā)明第四實(shí)施例的BiFET器件的截面圖的圖；圖6是示出本發(fā)明第五實(shí)施例的BiFET器件的截面圖的圖；圖7是示出本發(fā)明第六實(shí)施例的BiFET器件的截面圖的圖；圖8是示出本發(fā)明第七實(shí)施例的BiFET器件的截面圖的圖；圖9是示出本發(fā)明第八實(shí)施例的BiFET器件的截面圖的圖；圖10是示出本發(fā)明第九實(shí)施例的BiFET器件的截面圖的圖；圖11是示出本發(fā)明第十實(shí)施例的BiFET器件的截面圖的圖；圖12是示出本發(fā)明第十一實(shí)施例的BiFET器件的截面圖的圖；圖13是示出本發(fā)明第十二實(shí)施例的BiFET器件的截面圖的圖；圖14是示出本發(fā)明第十三實(shí)施例的BiFET器件的截面圖的圖；圖15是示出HBT子集電極的總膜厚度和HBT特性之間的關(guān)系的曲線圖；并且圖16是示出FET帽蓋層的總膜厚度和柵極凹陷蝕刻精度(變化)以及FET特性之間的內(nèi)在關(guān)系的圖表。
具體實(shí)施例方式第一實(shí)施例接下來(lái)參考圖描述本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)和制造半導(dǎo)體器件的方法以及生產(chǎn)方法。圖1是半導(dǎo)體器件的截面圖。圖2A至圖2H是制造工藝圖。為了更容易觀察和了解圖起見(jiàn)，改變了每個(gè)結(jié)構(gòu)元素的縮小比例和位置，且其與實(shí)際元素是不同的。為了方便，省略了截圖中的陰影。襯底、半導(dǎo)體層、以及電極的膜厚度和組成、半導(dǎo)體層中的雜質(zhì)濃度和半導(dǎo)體層層壓結(jié)構(gòu)都是示例，并且能夠根據(jù)需要改變?cè)O(shè)計(jì)。也可以在其它實(shí)施例中進(jìn)行改變。如圖1所示的本實(shí)施例的半導(dǎo)體器件101是由形成在同一半導(dǎo)體襯底1上的不同區(qū)域上的一個(gè)異質(zhì)結(jié)雙極晶體管(HBT) IOlA和具有不同閾值電壓的兩個(gè)場(chǎng)效應(yīng)晶體管 (FET) IOlB和IOlC構(gòu)成的BiFET器件。在該實(shí)施例中，F(xiàn)ET101B是增強(qiáng)型FET(E-FET)，而 FET101C是耗盡型FET (D-FET)。本實(shí)施例的半導(dǎo)體器件101優(yōu)選用于無(wú)線終端的功率放大器IC和功率放大器模塊。HBT101A由第一導(dǎo)電類(lèi)型子集電極層、第一導(dǎo)電類(lèi)型集電極層、第二導(dǎo)電類(lèi)型基極層、第一導(dǎo)電類(lèi)型發(fā)射極層、集電極電極、基極電極和發(fā)射極電極組成。FET101B和FET101C 包括形成在帽蓋層上方的一對(duì)歐姆電極、柵電極、帽蓋層和積聚第一導(dǎo)電類(lèi)型的載流子的溝道層。本實(shí)施例中的示例用來(lái)描述第一導(dǎo)電類(lèi)型為η型而第二導(dǎo)電類(lèi)型為P型的情況， 然而，也可以利用相反類(lèi)型的導(dǎo)電性。HBT IOlA和FET IOlB和IOlC共用半導(dǎo)體襯底1和層壓在該襯底上方的半導(dǎo)體層 2 至 13。半導(dǎo)體襯底1和順序?qū)訅涸谠撘r底上方的半導(dǎo)體層2至13的諸如組成和膜厚度的特性如下。1 半導(dǎo)體GaAs襯底；2 未摻雜的層壓緩沖層，其具有500nm的膜厚度；3 H+-AlGaAs下電子供應(yīng)層，其具有4nm的膜厚度，并且摻雜有3. 0X1018cm_3的硅雜質(zhì)；4 未摻雜的AWaAs間隔物層，其具有2nm的膜厚度；5 未摻雜的InGaAs溝道層，其具有15nm 的膜厚度；6 未摻雜的AlGaAs間隔物層，其具有2nm的膜厚度；7 =H+-AlGaAs上電子供應(yīng)層，其具有IOnm的膜厚度，并且摻雜有3. OX IO18CnT3的硅雜質(zhì)；8 未摻雜的AlGaAs肖特基層，其具有5nm的膜厚度；9 未摻雜的InGaP停止層，其具有5nm的膜厚度；10 未摻雜的 AlGaAs肖特基層，其具有25nm的膜厚度；11 未摻雜的InGaP蝕刻停止層，其具有15nm的膜厚度；12 :11-6仏8帽蓋層，其具有5011111的膜厚度，并且摻雜有4.0\1017(^_3的硅雜質(zhì)；13 H+-GaAs下子集電極層和帽蓋層，其具有150nm的膜厚度，并且摻雜有4. OX 1018cm_3的硅雜質(zhì)。絕緣區(qū)域31形成在半導(dǎo)體層2至10的層壓結(jié)構(gòu)中并且在HBT 101A、FET IOlB和 FET IOlC 之間，以電隔離 HBT 101A、FET IOlB 禾口 FET IOlC0在HBT IOlA中，半導(dǎo)體層14至21順序?qū)訅涸贗i+-GaAs下子集電極層和帽蓋層 13上。半導(dǎo)體襯底14至21的諸如組成和膜厚度的特性如下。14 =Ii+-InGaP蝕刻停止層， 其具有20nm的膜厚度，并且摻雜有1. OX IO19CnT3的硅雜質(zhì)；15 =H+-InGaAs上子集電極層， 其具有850nm的膜厚度，且摻雜有4. OX IO18CnT3的硅雜質(zhì)；16 =H-InGaP蝕刻停止層，其具有20nm的膜厚度，且摻雜有4. OX IO18CnT3的硅雜質(zhì)；17 :n-GaAs集電極層，其具有800nm 的膜厚度，且摻雜有1. OXlO16cnT3的硅雜質(zhì)；18 =P+-GaAs基極層，其具有SOnm的膜厚度， 且摻雜有4. OX IO19CnT3的碳雜質(zhì)；19 =H-InGaP發(fā)射極層，其具有30nm的膜厚度，且摻雜有4. OX IO17CnT3的硅雜質(zhì)；20 =Ii-GaAs發(fā)射極鎮(zhèn)流層，其具有IOOnm的膜厚度，且摻雜有 3. OX IO17CnT3的硅雜質(zhì)；21 =Ii+-InGaAs發(fā)射極接觸層，其具有IOOnm的膜厚度，且摻雜有 2. OX IO1W的硒雜質(zhì)。HBT IOlA中的子集電極層是由下子集電極層和帽蓋層13、蝕刻停止層14和上子集電極層15構(gòu)成的層壓結(jié)構(gòu)。通過(guò)在子集電極層內(nèi)部形成蝕刻停止層，能夠在半導(dǎo)體器件 101的制造過(guò)程中分別進(jìn)行上子集電極層15的蝕刻和包含下子集電極和帽蓋層13/帽蓋層 12的層壓結(jié)構(gòu)的蝕刻。由包含下子集電極層和帽蓋層13、蝕刻停止層14和上子集電極層15的層壓結(jié)構(gòu)構(gòu)成的子集電極層具有比上集電極層17更大的形成面積，并且一對(duì)集電極電極觀形成在子集電極層中從集電極層17突出的部分上方。在半導(dǎo)體器件101的制造過(guò)程中，為了以從集電極層17突出的圖案形成子集電極層，以防止半導(dǎo)體層17至19的蝕刻，在子集電極層和上集電極層17之間形成蝕刻停止層 16。包含發(fā)射極鎮(zhèn)流層20和發(fā)射極接觸層21的層壓結(jié)構(gòu)被分成兩個(gè)圍繞凹陷(省略了附圖標(biāo)記)的區(qū)域，并且在這些區(qū)域中的每一個(gè)上方形成發(fā)射極電極30。而且，在包含發(fā)射極鎮(zhèn)流層20和發(fā)射極接觸層21的層壓結(jié)構(gòu)內(nèi)的形成的凹陷(省略了附圖標(biāo)記)內(nèi)形成接觸基極層18的上層的基極電極四。在FET IOlB中，包含帽蓋層12、13的層壓結(jié)構(gòu)被分成圍繞凹陷(省略了附圖標(biāo)記)的兩個(gè)區(qū)域。歐姆電極23J4分別形成在每個(gè)區(qū)域上方。歐姆電極23是源電極，而歐姆電極M是漏電極。而且，凹陷(省略了附圖標(biāo)記)形成在肖特基層10上方。在形成在包含帽蓋層12、13的層壓結(jié)構(gòu)中的凹陷內(nèi)部，柵電極22形成為從該凹陷突出。
在FET101C中，包含帽蓋層12、13的層壓結(jié)構(gòu)被分成圍繞凹陷(省略了附圖標(biāo)記) 的兩個(gè)區(qū)域。歐姆電極沈、27分別形成在每個(gè)區(qū)域上方。歐姆電極沈是源電極，而歐姆電極27是漏電極。而且，在形成在包含帽蓋層12、13的層壓結(jié)構(gòu)中的凹陷內(nèi)的肖特基層10 上方形成柵電極25。因此，如以上描述中所述地構(gòu)造半導(dǎo)體101。接下來(lái)參考圖2A-2H中的圖的同時(shí)，描述半導(dǎo)體器件101的制造方法。首先在半導(dǎo)體GaAs襯底1上方按順序?qū)訅喊雽?dǎo)體層(外延層)2至21，以獲得圖2A中示出的外延晶片。接下來(lái)通過(guò)在外延晶片的整個(gè)表面上進(jìn)行濺射來(lái)沉積用來(lái)形成發(fā)射極電極30的WSi 膜，然后利用光致抗蝕劑作為掩模蝕刻該WSi膜以形成發(fā)射極電極30。接下來(lái)，利用發(fā)射極電極30作為掩模，蝕刻InGaAs發(fā)射極接觸層21和GaAs發(fā)射極鎮(zhèn)流層20，并同時(shí)在包含半導(dǎo)體層20至21的層壓結(jié)構(gòu)上方形成凹陷，然后暴露為發(fā)射極電極30形成的區(qū)域外部的InGaP發(fā)射極層19的表面。在完成上述過(guò)程之后，通過(guò)這種方式獲得了圖2B中所示的結(jié)構(gòu)。接下來(lái)，利用光致抗蝕劑作為掩模，通過(guò)蒸發(fā)剝離方法，在發(fā)射極層19上形成用來(lái)形成基極電極四的Pt-Ti-Pt-Au膜，作為圖案；并且通過(guò)熱處理將電極金屬擴(kuò)散到發(fā)射極層19的上層部分和P+-GaAs基極層18中，以形成基極電極四。然后，利用光致抗蝕劑作為掩模，蝕刻n-hGaP發(fā)射極層19、P+-GaAs基極層18、n-GaAs集電極層17和Ii+-InGaP停止層16，以暴露部分Ii+-GaAs下子集電極層15的表面。在完成上述過(guò)程之后，以該方式獲得了圖2C中所示的結(jié)構(gòu)。接下來(lái)，利用光致抗蝕劑作為掩模，蝕刻Ii+-GaAs子集電極層15和Ii+-InGaP停止層14，以暴露部分Ii+-GaAs下子集電極層13的表面。在完成上述過(guò)程之后，通過(guò)這種方式獲得了圖2D中所示的結(jié)構(gòu)。接下來(lái)，利用光致抗蝕劑作為掩模，蝕刻Ii+-GaAs下子集電極層 13、n-GaAs帽蓋層12和InGaP停止層11，以暴露部分AlGaAs肖特基層10的表面。在完成上述過(guò)程之后，通過(guò)這種方式獲得了圖2E中所示的結(jié)構(gòu)。接下來(lái)，利用光致抗蝕劑作為掩模，通過(guò)注入硼離子，形成元件間絕緣區(qū)域31。在完成上述過(guò)程之后，通過(guò)這種方式獲得了圖2F中所示的結(jié)構(gòu)。接下來(lái)，利用光致抗蝕劑作為掩模，通過(guò)蒸發(fā)剝離方法，在Ii+-GaAs上子集電極層 15和Ii+-GaAs下子集電極13上方，構(gòu)圖形成用于形成HBT101A的集電極28、FET101B和 FET101C的源電極23、26以及漏電極23、27的AuGe-Ni-Au歐姆金屬；然后合金化以形成與下層的歐姆接觸。在完成上述過(guò)程之后，通過(guò)這種方式獲得了圖2G中所示的結(jié)構(gòu)。接下來(lái)，將FET101B上方的柵電極形成部分的光致抗蝕劑形成為開(kāi)口圖案(柵電極作為反轉(zhuǎn)圖案)，然后利用該圖案作為掩模，通過(guò)蝕刻AKiaAs肖特基層10和InGaP停止層9形成凹陷。接下來(lái)，利用同一掩模以通過(guò)利用蒸發(fā)剝離方法形成圖案在該凹陷中形成柵電極22。接下來(lái)，將FET101C上方的柵電極形成部分上的光致抗蝕劑形成為開(kāi)口圖案，然后利用該圖案作為掩模，通過(guò)利用蒸發(fā)剝離方法形成圖案，形成柵電極25。在完成上述過(guò)程之后，通過(guò)這種方式獲得了圖2H中所示的結(jié)構(gòu)101。在本實(shí)施例的半導(dǎo)體器件101中，HBT101A的集電極電極28下方的子集電極層為層壓結(jié)構(gòu)，其包含Ii+-GaAs上子集電極層15 (膜厚度850nm) Ai+-InGaP蝕刻停止層14 (膜厚度20nm) Ai+-GaAs下子集電極層13 (膜厚度150nm)；并且該結(jié)構(gòu)的總膜厚度設(shè)定為1020nm。在該實(shí)施例中，F(xiàn)ET101B、IOlC的帽蓋層為層壓結(jié)構(gòu)，其包含Ii+-GaAs層13 (膜厚度150nm) /n-GaAs層12 (膜厚度50nm)。HBT101A的下子集電極層13還用作用于FET101B、 IOlC的帽蓋層的一部分?？刹捎玫慕Y(jié)構(gòu)共用HBT/FET之間的半導(dǎo)體層，以便能夠?qū)崿F(xiàn)低成本的外延晶片。如果FET101B、101C的帽蓋層的總膜厚度太厚，那么在形成柵極凹陷時(shí)降低蝕刻精度。因此，在本實(shí)施例中，還用作FET101B、101C帽蓋層的一部分的下子集電極層13具有足以用作FET帽蓋層的厚度，并且當(dāng)形成FET柵極凹陷時(shí)的范圍設(shè)置在不影響蝕刻精度的范圍內(nèi)(具體地，150nm的膜厚度)。FET101B、101C帽蓋層的總膜厚度也設(shè)定為200nm。為了使HBT101A中子集電極層的總膜厚度更厚，沒(méi)有用作FET101B、101C的帽蓋層的一部分的上子集電極層15設(shè)定為相對(duì)較厚的尺寸。在該實(shí)施例中，使上子集電極層15 比下子集電極層13厚，并且使膜厚度為850nm。在該實(shí)施例中，Ii+HnGaP蝕刻停止層14形成在子集電極層內(nèi)部，因此即使通過(guò)加厚上子集電極層15使子集電極層整體變厚，蝕刻也能夠分成在蝕刻停止層14的上方和下方的蝕刻，使得子集電極層上的蝕刻將會(huì)精確。表1和圖15示出了本發(fā)明人改變HBT子集電極層的總膜厚度同時(shí)保持其它所有條件相同時(shí)測(cè)量功率放大器的集電極電阻和功率增加效率(PAE)的結(jié)果。在這些測(cè)量中， 下子集電極層13的膜厚度固定在150nm，同時(shí)改變上子集電極層15的膜厚度，以改變子集電極層的整體厚度。表1和圖15示出集電極電極觀下方的子集電極層的總膜厚度越厚，集電極電阻越低，并且功率放大器工作時(shí)的PAE因子越高。集電極電極觀下方的子集電極層的總膜厚度越厚，允許在子集電極層內(nèi)橫向流動(dòng)的集電極電流路徑32上的橫截面積越大，并且用于降低集電極電阻。因此集電極電極觀下方的子集電極層優(yōu)選具有較厚的總膜厚度。集電極電極觀下方的子集電極層的總膜厚度設(shè)定為500nm或以上，更優(yōu)選地設(shè)定在SOOnm 或以上。在表1示出的數(shù)據(jù)中，在集電極電極觀下方的子集電極層中的總膜厚度為500nm 或以上時(shí)，集電極電阻為4. 0歐姆以下；在集電極電極觀下方的子集電極層的總膜厚度為 800nm或以上時(shí)，集電極電阻為3. 4歐姆或以下。在描述“背景技術(shù)”的段落中的日本專(zhuān)利特開(kāi)No. 2009-224407中描述的BiFET器件中，集電極電極下方的子集電極層的厚度優(yōu)選為50至300nm。如表1中所示，與集電極層電極下方的子集電極層厚度為300nm或以下的日本專(zhuān)利特開(kāi)No. 2009-224407的集電極電阻相比，集電極電極下方的子集電極層厚度為1020nm的本實(shí)施例中的集電極電阻降低了
40%或更多。表2和圖16示出了對(duì)于不同的FET帽蓋層厚度測(cè)量FET導(dǎo)通電阻(Ron)和FET柵極凹陷蝕刻的變化的結(jié)果。在這些測(cè)量中，改變還用作FET帽蓋層13的HBT下子集電極層的膜厚度，以改變整個(gè)帽蓋層的膜厚度，同時(shí)FET帽蓋層12的膜厚度固定為50nm，并且HBT 上子集電極層15的膜厚度固定為850nm。表2和圖16示出隨著帽蓋層的總膜厚度增加， FET柵極凹陷的蝕刻精度降低，并且FET柵極凹陷的蝕刻壁表面上的變化增加。還如表2和圖16中所示，當(dāng)帽蓋層的總厚度減小時(shí)FET導(dǎo)通電阻增加。FET柵極凹陷的壁表面上的蝕刻程度內(nèi)的變化優(yōu)選為30nm或以下，并且FET導(dǎo)通電阻優(yōu)選為2. Oohm-mm或以下，從而為了獲得FET柵極凹陷上的滿(mǎn)意的蝕刻精度，并降低FET導(dǎo)通電阻，F(xiàn)ET帽蓋層的整體膜厚度在50nm和300nm之間。在本實(shí)施例中，比HBT子集電極層薄的帽蓋層形成在FET歐姆電極下面。使帽蓋層變厚能夠增加帽蓋層內(nèi)橫向流動(dòng)的漏電流路徑的橫截面積，但是不能增加垂直流動(dòng)的漏電流路徑33的橫截面積。因此50至300nm的總膜厚度的帽蓋層充分降低了導(dǎo)通電阻，而沒(méi)有使蝕刻變化變差。如表2中所示，本實(shí)施例中的200nm的總膜厚度的帽蓋層提供了滿(mǎn)意的蝕刻精度， 并且柵極凹陷蝕刻變化為21nm(士 10. 5nm)。而且，F(xiàn)ET導(dǎo)通電阻為1. 40ohm-mm。然而在總膜厚度為300至350nm的專(zhuān)利文獻(xiàn)1和2中的帽蓋層中，同樣的變化為^nm(士 14歷)。因此具有200nm的總膜厚度的本實(shí)施例的帽蓋層內(nèi)的同樣的變化是專(zhuān)利文獻(xiàn)1和2內(nèi)的同樣變化的75%。因此，50nm和200nm之間的總膜厚度對(duì)于FET帽蓋層來(lái)說(shuō)是優(yōu)選的。在本實(shí)施例中，HBT101A的子集電極層內(nèi)的η摻雜雜質(zhì)濃度設(shè)定如下。下子集電極層13的硅雜質(zhì)濃度為4. OX 1018cm_3，蝕刻停止層14的硅雜質(zhì)濃度為1. 0 X 1019cm_3，上子集電極層15的硅雜質(zhì)濃度為4.0X1018cm_3。這些層中的η型雜質(zhì)濃度并不限于上述，并且能夠根據(jù)需要來(lái)改變。然而，蝕刻停止層14的η型雜質(zhì)濃度優(yōu)選與子集電極層中的其它半導(dǎo)體層13、15的η型雜質(zhì)濃度相同或更高。而且，為了實(shí)現(xiàn)與集電極電極觀的低電阻歐姆接觸，也為了橫向沿著集電極電流路徑32的低電阻而沒(méi)有耗盡子集電極層，整個(gè)子集電極層的η型雜質(zhì)的平均濃度優(yōu)選為2. OX IO18CnT3或以上。因此，如上所述的本實(shí)施例能夠提供一種穩(wěn)定的半導(dǎo)體器件，其中HBT和FET都形成在同一襯底上，在降低HBT集電極電阻的同時(shí)改進(jìn)了 HBT特性，并且還獲得了滿(mǎn)意的FET 柵極凹陷蝕刻精度，同時(shí)實(shí)現(xiàn)了低的FET導(dǎo)通電阻。第二實(shí)施例接下來(lái)參考圖3描述本發(fā)明的第二實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)。與第一實(shí)施例相同的結(jié)構(gòu)元素分配有相同的附圖標(biāo)記，并省略了它們的描述。本實(shí)施例的半導(dǎo)體器件102是一種BiFET器件，與第一實(shí)施例中一樣，其由形成在同一半導(dǎo)體襯底1上的不同區(qū)域中的一個(gè)異質(zhì)結(jié)雙極晶體管(HBT) 102Α和具有不同的閾值電壓的兩個(gè)場(chǎng)效應(yīng)晶體管(FET) 102Β和102C組成。同樣在本實(shí)施例中，F(xiàn)ET102B是 E-FET (增強(qiáng)型 FET)，而 FET102C 是 D-FET (耗盡型 FET)。本實(shí)施例中的半導(dǎo)體器件102的基本結(jié)構(gòu)與第一實(shí)施例中的相同。與FET帽蓋層是包含n-GaAS層12和Ii+-GaAs層13的兩層層壓結(jié)構(gòu)的第一實(shí)施例相比，在本實(shí)施例中， FET102B和102C帽蓋層是由Ii+-GaAs層13的單層結(jié)構(gòu)構(gòu)成的歐姆帽蓋層。在本實(shí)施例中 H+-GaAs層13的膜厚度為200nm。帽蓋層的總膜厚度與第一實(shí)施相同。在本實(shí)施例中，HBT102A子集電極層的總膜厚度為1020nm，并且FET102B、102C帽蓋層的總膜厚度為200nm。因此，與第一實(shí)施例相同的是，本實(shí)施例也能提供一種穩(wěn)定的半導(dǎo)體器件，其中HBT和FET都形成在同一襯底上方，在降低了 HBT集電極電阻的同時(shí)改進(jìn)了 HBT特性，實(shí)現(xiàn)了滿(mǎn)意的FET柵極凹陷蝕刻精度，以及低的FET導(dǎo)通電阻。除了上述效果之外，本實(shí)施例的半導(dǎo)體器件展示出更好的效果，即FET102B、102C 中的導(dǎo)通電阻比第一實(shí)施例低，因?yàn)镕ET帽蓋層的總膜厚度設(shè)定為與第一實(shí)施例相同的條件，在整個(gè)帽蓋層中、在Ii+-GaAs層13中和在n-GaAs層12部分中，η雜質(zhì)濃度更高。在本發(fā)明人測(cè)量的實(shí)施例示例中，導(dǎo)通時(shí)的FET102B、102C的導(dǎo)通電阻是1. 20ohm-mm。第三實(shí)施例接下來(lái)參考圖4描述本發(fā)明的第三實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)。與第一實(shí)施例相同的結(jié)構(gòu)元素分配有相同的附圖標(biāo)記，并省略了它們的描述。本實(shí)施例的半導(dǎo)體器件103是一種BiFET器件，其由形成在同一半導(dǎo)體襯底1上的不同區(qū)域中的一個(gè)異質(zhì)結(jié)雙極晶體管HBT 103A和一個(gè)場(chǎng)效應(yīng)晶體管FET103C組成。在本實(shí)施例中，F(xiàn)ET 103C是D-FET。除了沒(méi)有E-FET之外，本實(shí)施例的基本結(jié)構(gòu)與第一實(shí)施例相同?，F(xiàn)在不需要形成 E-FET柵極凹陷所要求的InGaP停止層9。因此，代替第一實(shí)施例中的InGaP停止層9和形成在InGaP停止層9上方和下方的未摻雜的AlGaAs肖特基層8和10，本實(shí)施例包含形成為合并了這些膜厚度的未摻雜的AWaAs肖特基層34。因此與第一實(shí)施例相同的是，本實(shí)施例也能提供一種穩(wěn)定的半導(dǎo)體器件，其中HBT 和FET都形成在同一襯底上方，在降低HBT集電極電阻的同時(shí)改進(jìn)了 HBT特性，還實(shí)現(xiàn)了滿(mǎn)意的FET柵極凹陷蝕刻精度，以及低的FET導(dǎo)通電阻。除了上述效果之外，不再需要InGaP 停止層9，減少了外延晶片中半導(dǎo)體層的數(shù)目，使得實(shí)現(xiàn)了進(jìn)一步的效果能夠以比第一實(shí)施例低的成本制造半導(dǎo)體器件。第四實(shí)施例接下來(lái)參考圖5描述本發(fā)明的第四實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)。與第三實(shí)施例相同的結(jié)構(gòu)元素分配有相同的附圖標(biāo)記，并省略了它們的描述。本實(shí)施例的半導(dǎo)體器件104是一種BiFET器件，與第三實(shí)施例相同地，其由形成在同一半導(dǎo)體襯底1上的不同區(qū)域中的一個(gè)異質(zhì)結(jié)雙極晶體管HBT 104A和一個(gè)場(chǎng)效應(yīng)晶體管FET104C組成。在本實(shí)施例中，F(xiàn)ET104C也是D-FET。在第三實(shí)施例中，為了在D-FET103C 上形成柵極凹陷，使用InGaP停止層11作為未摻雜層；然而，也可以使用高濃度摻雜硅雜質(zhì)的Ii+-InGaP層。本實(shí)施例的半導(dǎo)體器件104與第三實(shí)施例的基本結(jié)構(gòu)相同。使用 1.0X IO19CnT3的硅雜質(zhì)摻雜的Ii+-InGaP停止層35 (膜厚度15nm)代替了未摻雜的InGaP停止層11。因此，與第一實(shí)施例相同的是，本實(shí)施例也能提供一種穩(wěn)定的半導(dǎo)體器件，其中 HBT和FET都形成在同一襯底上方，在降低HBT集電極電阻的同時(shí)改進(jìn)了 HBT特性，并且實(shí)現(xiàn)了滿(mǎn)意的FET柵極凹陷蝕刻精度，以及低的FET導(dǎo)通電阻。除了上述效果之外，在FET104C 中減少了從帽蓋層12、13到溝道層5的凹陷電阻；展示出了 FET導(dǎo)通電阻進(jìn)一步減小的效果。在由本發(fā)明人測(cè)量的實(shí)施例示例中，導(dǎo)通時(shí)的凹陷電阻為1. lOohm-mm。第五實(shí)施例接下來(lái)參考圖6描述本發(fā)明的第五實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)。與第一實(shí)施例相同的結(jié)構(gòu)元素分配有相同的附圖標(biāo)記，并省略了它們的描述。本實(shí)施例的半導(dǎo)體器件105是一種BiFET器件，與第三實(shí)施例相同地，其由形成在同一半導(dǎo)體襯底1上的不同區(qū)域上方的一個(gè)異質(zhì)結(jié)雙極晶體管HBT 105A和一個(gè)場(chǎng)效應(yīng)晶體管FET 105C組成。在本實(shí)施例中，F(xiàn)ET 105C也是D-FET。在本實(shí)施例中，F(xiàn)ET 105C的帽蓋層是由是Ii+-GaAs層13(膜厚度200)的單層結(jié)構(gòu)構(gòu)成的歐姆帽蓋層，與第二實(shí)施例相同。 其它的基本結(jié)構(gòu)與第三實(shí)施例相同。在第三實(shí)施例中的FET103C的柵電極25中，通過(guò)移除帽蓋層形成凹陷的底表面。然而，在本實(shí)施例中，在相同的凹陷內(nèi)部，進(jìn)一步形成了窄的凹陷，并且在該窄的凹陷內(nèi)形成柵電極25。在本實(shí)施例中，未摻雜的InGaP蝕刻停止層36和未摻雜的GaAs層37形成在未摻雜的AWaAs肖特基層8和未摻雜的InGaP蝕刻停止層11之間。而且，在本實(shí)施例中，柵電極的形成部分和相鄰的光致抗蝕劑圖案被設(shè)置為掩模，并且利用^GaP層36作為停止層來(lái)蝕刻未摻雜的GaAs層37，然后利用同一光致抗蝕劑作為掩模來(lái)蝕刻InGaP停止層36，從而形成窄的凹陷。與第一實(shí)施例相同的是，本實(shí)施例也能提供一種穩(wěn)定的半導(dǎo)體器件，其中HBT和 FET都形成在同一襯底上方，在降低HBT集電極電阻的同時(shí)改進(jìn)了 HBT特性，實(shí)現(xiàn)了滿(mǎn)意的 FET柵極凹陷蝕刻精度以及低的FET導(dǎo)通電阻。第六至第九實(shí)施例接下來(lái)參考圖7至圖10描述本發(fā)明的第六至第九實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)。與第一實(shí)施例相同的結(jié)構(gòu)元素分配有相同的附圖標(biāo)記，并省略了它們的描述。在第一至第五實(shí)施例中，為了通過(guò)形成絕緣區(qū)域來(lái)隔離HBT和FET器件(或元件)，在移除了 FET帽蓋層的區(qū)域中注入了硼離子。然而，可以通過(guò)除離子注入之外的元件隔離方法或通過(guò)不同的注入離子或不同的離子注入條件形成該絕緣區(qū)域。圖7中示出的第六實(shí)施例的半導(dǎo)體器件106是一種BiFET器件，其由形成在同一半導(dǎo)體襯底1上方的不同區(qū)域中的一個(gè)異質(zhì)結(jié)雙極晶體管HBT106A和具有不同閾值電壓的兩個(gè)場(chǎng)效應(yīng)晶體管FET106B和106C組成，與第一實(shí)施例中一樣。同樣在本實(shí)施例中， FET106B 是 E-FET，而 FET106C 是 D-FET。本實(shí)施例的基本結(jié)構(gòu)與第一實(shí)施例相同，然而，為了隔離元件，通過(guò)蝕刻移除在 HBT106A.HBT106B和HBT106C元件之間的從肖特基層10到緩沖層的上部的半導(dǎo)體層，形成了臺(tái)面38。圖8中示出的第七實(shí)施例的半導(dǎo)體器件107是一種BiFET器件，其由形成在同一半導(dǎo)體襯底1上方的不同區(qū)域中的一個(gè)異質(zhì)結(jié)雙極晶體管HBT107A和具有不同閾值電壓的兩個(gè)場(chǎng)效應(yīng)晶體管FET 107B和FET 107C組成，與第一實(shí)施例中一樣。同樣在本實(shí)施例中， FET 107B是E-FET，而FET107C是D-FET。本實(shí)施例的基本結(jié)構(gòu)與第一實(shí)施例相同，然而，在本實(shí)施例中沒(méi)有對(duì)HBT 107A、FET 107B和FET 107C元件之間的帽蓋層12、13進(jìn)行蝕刻，并且從該表面注入硼離子，以通過(guò)形成絕緣區(qū)域39隔離元件。通過(guò)在比第一實(shí)施例中的離子注入條件更高能量條件下注入離子，絕緣區(qū)域39能夠形成得更深，并且與第一實(shí)施例相同的是，絕緣區(qū)域39能夠形成到緩沖層2的上層。圖9中示出的第八實(shí)施例的半導(dǎo)體器件108是一種BiFET器件，其由形成在同一半導(dǎo)體襯底1上方的不同區(qū)域中的一個(gè)異質(zhì)結(jié)雙極晶體管HBT108A和具有不同閾值電壓兩個(gè)場(chǎng)效應(yīng)晶體管FET108B和108C組成，與第一實(shí)施例中一樣。同樣在本實(shí)施例中，F(xiàn)ET108B 是E-FET，而FET108C是D-FET。本實(shí)施例的基本結(jié)構(gòu)與第一實(shí)施例相同，然而，在本實(shí)施例中，HBT108A、FET108B和FET108C元件之間的上子集電極層15沒(méi)有被蝕刻掉，而是通過(guò)從該表面注入氦離子形成隔離區(qū)域40來(lái)隔離元件。通過(guò)利用具有比第一實(shí)施例中使用的離子類(lèi)型更輕質(zhì)量的氦離子，能夠使得絕緣區(qū)域40更深，并且與第一實(shí)施例一樣，絕緣區(qū)域 40能夠形成為直到緩沖層2的上層部分。圖10中示出的第九實(shí)施例的半導(dǎo)體器件109是一種BiFET器件，其由形成在同一半導(dǎo)體襯底1上方的不同區(qū)域中的一個(gè)異質(zhì)結(jié)雙極晶體管HBT109A和具有不同閾值電壓的兩個(gè)場(chǎng)效應(yīng)晶體管FET109B和109C組成，與第一實(shí)施例中一樣。同樣在本實(shí)施例中， FET109B 是 E-FET，而 FET109C 是 D-FET。
本實(shí)施例的基本結(jié)構(gòu)與第一實(shí)施例相同，然而，在本實(shí)施例中，集電極層17保留在HBT109A、FET109B和FET109C元件(器件)之間，并且從該表面注入氦離子以通過(guò)形成絕緣區(qū)域41隔離元件。與第八實(shí)施例相比，在更高能量條件下注入離子，允許形成深的絕緣區(qū)域41，并且該絕緣區(qū)域41能夠形成到緩沖層2的上層，與第八實(shí)施例相同。與第一實(shí)施例相同的是，第六至第九實(shí)施例也能提供穩(wěn)定的半導(dǎo)體器件，其中HBT 和FET都形成在同一襯底上方，在降低HBT集電極電阻的同時(shí)改進(jìn)了 HBT特性，還實(shí)現(xiàn)了滿(mǎn)意的FET柵極凹陷蝕刻精度以及低的FET導(dǎo)通電阻。第十實(shí)施例接下來(lái)參考圖11描述本發(fā)明的第十實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)。與第一實(shí)施例相同的結(jié)構(gòu)元素分配有相同的附圖標(biāo)記，并省略了它們的描述。本實(shí)施例的半導(dǎo)體器件110是一種BiFET器件，其由形成在同一半導(dǎo)體襯底1上方的不同區(qū)域中的一個(gè)異質(zhì)結(jié)雙極晶體管HBTlIOA和具有不同閾值電壓的兩個(gè)場(chǎng)效應(yīng)晶體管FET110B和IlOC組成，與第一實(shí)施例中相同。同樣在本實(shí)施例中，F(xiàn)ETlIOB是E-FET， 而 FET11OC 是D-FET。本實(shí)施例的基本結(jié)構(gòu)與第一實(shí)施例相同，然而，與FET歐姆電極安裝在Ii+-GaAs帽蓋層13上方的第一實(shí)施例相反地，在本實(shí)施例中，n+HnGaP蝕刻停止層14留在了帽蓋層13 上方，并且在FET110B、FETlIOC上方形成歐姆電極23、24、沈、27。與第一實(shí)施例相同的是，本實(shí)施例也能提供一種穩(wěn)定的半導(dǎo)體器件，其中HBT和 FET都形成在同一襯底上方，在降低HBT集電極電阻的同時(shí)改進(jìn)了 HBT特性，還實(shí)現(xiàn)了滿(mǎn)意的FET柵極凹陷蝕刻精度以及低的FET導(dǎo)通電阻。而且，與GaAs層相比，InGaP層具有高的η雜質(zhì)濃度，而且具有低肖特基勢(shì)壘，使得能夠減小與歐姆電極的接觸電阻。因此，比第一實(shí)施例相比，本實(shí)施例具有更低的FET導(dǎo)通電阻。第^^一實(shí)施例接下來(lái)參考圖12描述本發(fā)明的第十一實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)。與第一實(shí)施例相同的結(jié)構(gòu)元素分配有相同的附圖標(biāo)記，并省略了它們的描述。本實(shí)施例的半導(dǎo)體器件111是一種BiFET器件，其由形成在同一半導(dǎo)體襯底1上方的不同區(qū)域中的一個(gè)異質(zhì)結(jié)雙極晶體管HBT111A和具有不同閾值電壓的兩個(gè)場(chǎng)效應(yīng)晶體管FET111B和IllC組成，與第一實(shí)施例中相同。同樣在本實(shí)施例中，F(xiàn)ET IllB是E-FET， 而 FET IllC 是D-FET。在第一至第十實(shí)施例中，F(xiàn)ET溝道結(jié)構(gòu)是n+-AK;aAS上電子供應(yīng)層7/未摻雜的 AlGaAs間隔物層6/未摻雜的InGaAs溝道層5/未摻雜的AlGaAs間隔物層Vn+-AWaAs下電子供應(yīng)層3的層壓結(jié)構(gòu)，然而也可以使用其它的溝道結(jié)構(gòu)。本實(shí)施例的基本結(jié)構(gòu)與第一實(shí)施例相同，然而，本實(shí)施例中FETl 1 IB、11IC的溝道結(jié)構(gòu)是單層結(jié)構(gòu)，其是具有5. 0 X 1017cm_3 的η雜質(zhì)摻雜的n-GaAs溝道層42 (膜厚度50nm)。與第一實(shí)施例相同，本實(shí)施例也能提供一種穩(wěn)定的半導(dǎo)體器件，其中HBT和FET都形成在同一襯底上方，在降低HBT集電極電阻的同時(shí)改進(jìn)了 HBT特性，還實(shí)現(xiàn)了滿(mǎn)意的FET 柵極凹陷蝕刻精度以及低的FET導(dǎo)通電阻。第十二和十三實(shí)施例接下來(lái)參考圖13和圖14描述本發(fā)明的第十二和第十三實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)。與第一實(shí)施例相同的結(jié)構(gòu)元素分配有相同的附圖標(biāo)記，并省略了它們的描述。在第一實(shí)施例中，HBT和兩個(gè)FET元件是通過(guò)絕緣區(qū)域隔離的，但是鄰接不同元件的兩個(gè)電極可以共用。圖13中示出的第十二實(shí)施例的半導(dǎo)體器件112是一種BiFET器件，其由形成在同一半導(dǎo)體襯底1上方的不同區(qū)域中的一個(gè)異質(zhì)結(jié)雙極晶體管HBT112A和具有不同閾值電壓的兩個(gè)場(chǎng)效應(yīng)晶體管FET112B和112C組成，與第一實(shí)施例中相同。同樣在本實(shí)施例中，F(xiàn)ET 112B是E-FET，而FET 112C是D-FET。本實(shí)施例的基本結(jié)構(gòu)與第一實(shí)施例相同，然而在本實(shí)施例中，在HBT112A和與該HBT鄰接的FET112C之間沒(méi)有絕緣區(qū)域31 ；HBT112A的一個(gè)集電極電極28和FETl 12C的源電極沈接合在一起，以形成共用歐姆電極43。圖14中示出的第十三實(shí)施例的半導(dǎo)體器件113是一種BiFET器件，其由形成在同一半導(dǎo)體襯底1上方的不同區(qū)域中的一個(gè)異質(zhì)結(jié)雙極晶體管HBT 113A和具有不同閾值電壓的兩個(gè)場(chǎng)效應(yīng)晶體管FET 11 和113C組成，與第一實(shí)施例中相同。同樣在本實(shí)施例中， FET113B是E-FET，而FETl 13C是D-FET。本實(shí)施例的基本結(jié)構(gòu)與第一實(shí)施例相同，然而在 E-FET 113B禾口 D-FET 113C之間沒(méi)有絕緣區(qū)域31 ;E_FET 113B的源電極23和D-FET 113C 的漏電極27 —起形成共用歐姆電極44。因此，與第一實(shí)施例相同，本實(shí)施例也能提供一種穩(wěn)定的半導(dǎo)體器件，其中HBT和 FET都形成在同一襯底上方，在降低HBT集電極電阻的同時(shí)改進(jìn)了 HBT特性，還實(shí)現(xiàn)了滿(mǎn)意的FET柵極凹陷蝕刻精度以及低的FET導(dǎo)通電阻。而且在這些實(shí)施例中，由于電極共用，因此可以以緊湊尺寸制造芯片。雖然在圖中沒(méi)有示出，但可以使用各種圖案來(lái)共用電極。如果例如同一襯底包含多個(gè)HBT，那么相鄰的HBT的集電極電極中的一個(gè)可以共用。設(shè)計(jì)變化本發(fā)明并不限于上述實(shí)施例，在沒(méi)有偏離本發(fā)明的范圍和精神的范圍內(nèi)，可以隨意進(jìn)行設(shè)計(jì)變化。在上述實(shí)施例的描述中，例如，BiFET器件利用GaAs襯底作為半導(dǎo)體襯底1 ；然而，可以使用其它襯底作為半導(dǎo)體襯底1，諸如InP襯底或GaN襯底。同樣在上述實(shí)施例中，n-GaAs層是HBT的集電極層17，但是可以使用未摻雜的層作為集電極層。使用 Ii+HnGaP作為在HBT的集電極層和子集電極層之間形成的蝕刻停止層16，然而，可以使用未摻雜的層作為該蝕刻停止層。表1
HBT子集電極層的總膜厚度PAE集電極電阻(nm)(%)(Ω)300505.3500674.0800723.41020743.2表權(quán)利要求
1.一種半導(dǎo)體器件，包括在同一半導(dǎo)體襯底的不同區(qū)域上方，異質(zhì)結(jié)雙極晶體管，所述異質(zhì)結(jié)雙極晶體管至少包括第一導(dǎo)電類(lèi)型子集電極層、集電極層、第二導(dǎo)電類(lèi)型基極層、第一導(dǎo)電類(lèi)型發(fā)射極層、集電極電極、基極電極和發(fā)射極電極； 和場(chǎng)效應(yīng)晶體管，所述場(chǎng)效應(yīng)晶體管包括積聚第一導(dǎo)電類(lèi)型載流子的溝道層、帽蓋層、柵電極、以及形成在帽蓋層上方的一對(duì)歐姆電極，其中，異質(zhì)結(jié)雙極晶體管中的子集電極層包括包含多個(gè)第一導(dǎo)電類(lèi)型半導(dǎo)體層的層壓結(jié)構(gòu)，此外，子集電極層的形成表面面積比集電極層大，并且在所述子集電極層中，集電極形成在從集電極層向外突出的部分上方，其中，在場(chǎng)效應(yīng)晶體管中，形成異質(zhì)結(jié)雙極晶體管的子集電極層的半導(dǎo)體襯底側(cè)上的多個(gè)第一導(dǎo)電類(lèi)型半導(dǎo)體層當(dāng)中的至少一個(gè)半導(dǎo)體層還用作帽蓋層的至少一部分，并且其中異質(zhì)結(jié)雙極晶體管內(nèi)的子集電極層的總膜厚度為500nm或更多，并且場(chǎng)效應(yīng)晶體管中的帽蓋層的總膜厚度在50nm和300nm之間。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中異質(zhì)結(jié)雙極晶體管內(nèi)的子集電極層的總膜厚度為SOOnm或更多。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中場(chǎng)效應(yīng)晶體管中的帽蓋層的總膜厚度在50nm和200nm之間。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中異質(zhì)結(jié)雙極晶體管包括在子集電極層內(nèi)的蝕刻停止層。
5.根據(jù)權(quán)利要求4的半導(dǎo)體器件，其中異質(zhì)結(jié)雙極晶體管內(nèi)的子集電極層是層壓結(jié)構(gòu)，所述層壓結(jié)構(gòu)包括還用作場(chǎng)效應(yīng)晶體管內(nèi)的帽蓋層的至少一部分的下子集電極層、蝕刻停止層和沒(méi)有用作帽蓋層的至少一部分的上子集電極層。
6.根據(jù)權(quán)利要求5的半導(dǎo)體器件，其中上子集電極層的膜厚度比下子集電極層膜厚度厚。
7.根據(jù)權(quán)利要求4的半導(dǎo)體器件， 其中，在異質(zhì)結(jié)雙極晶體管內(nèi)的子集電極層中，蝕刻停止層是摻雜有第一導(dǎo)電類(lèi)型雜質(zhì)的InGaP層；并且子集電極層內(nèi)的其它半導(dǎo)體層是摻雜有第一導(dǎo)電類(lèi)型雜質(zhì)的GaAs層。
8.根據(jù)權(quán)利要求4的半導(dǎo)體器件， 其中在異質(zhì)結(jié)雙極晶體管內(nèi)的子集電極層中，蝕刻停止層中的第一導(dǎo)電類(lèi)型雜質(zhì)濃度與子集電極層內(nèi)的其它半導(dǎo)體層中的第一導(dǎo)電類(lèi)型雜質(zhì)濃度相同或更高。
9.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中添加到子集電極層的第一導(dǎo)電類(lèi)型雜質(zhì)的平均濃度為2. OX IO18cnT3或更高。
10.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中異質(zhì)結(jié)雙極晶體管包含在子集電極層和集電極層之間的蝕刻停止層。
11.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中子集電極層和集電極層之間的蝕刻停止層是摻雜有第一導(dǎo)電類(lèi)型雜質(zhì)或沒(méi)有摻雜第一導(dǎo)電類(lèi)型雜質(zhì)的InGaP層。
12.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中異質(zhì)結(jié)雙極晶體管的一個(gè)集電極電極和場(chǎng)效應(yīng)晶體管的歐姆電極中的一個(gè)合并在一起。
13.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中具有不同閾值電壓的多個(gè)場(chǎng)效應(yīng)晶體管形成在半導(dǎo)體襯底上方。
14.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中多個(gè)場(chǎng)效應(yīng)晶體管形成在半導(dǎo)體襯底上方，而且場(chǎng)效應(yīng)晶體管中的一個(gè)的歐姆電極用作另一個(gè)場(chǎng)效應(yīng)晶體管的歐姆電極。
全文摘要
公開(kāi)了一種具有異質(zhì)結(jié)雙極晶體管和場(chǎng)效應(yīng)晶體管的半導(dǎo)體器件。該半導(dǎo)體器件具有形成在同一襯底上方的異質(zhì)結(jié)雙極晶體管(HBT)和場(chǎng)效應(yīng)晶體管(FET)提供改進(jìn)的HBT特性和降低的HBT集電極電阻，并且還提供了FET柵極凹陷的滿(mǎn)意蝕刻，以及FET中的低導(dǎo)通電阻。異質(zhì)結(jié)雙極晶體管(HBT)的子集電極層是多個(gè)半導(dǎo)體層的層壓結(jié)構(gòu)，而且集電極電極形成在從一個(gè)集電極層向外突出的部分上。在兩個(gè)FET中，形成HBT的子集電極層的半導(dǎo)體層的半導(dǎo)體襯底側(cè)上的至少一個(gè)半導(dǎo)體層還用作電容器層的至少一部分。HBT子集電極層的總膜厚度為500nm或以上；并且FET電容器層的總膜厚度在50和300nm之間。
文檔編號(hào)H01L27/06GK102299151SQ201110180568
公開(kāi)日2011年12月28日 申請(qǐng)日期2011年6月24日 優(yōu)先權(quán)日2010年6月24日
發(fā)明者尾藤康則 申請(qǐng)人:瑞薩電子株式會(huì)社