專利名稱：半導體器件、mos晶體管及其形成方法
技術領域：
本發(fā)明涉及半導體技術領域，尤其涉及半導體器件、MOS晶體管及其形成方法。
背景技術：
絕緣體上硅(SOI)結構與常規(guī)的體硅襯底(bulk substrate)相比有諸多優(yōu)點，例如消除了閂鎖效應，減小了器件的短溝道效應，改善了抗輻照能力等等。因此，很多半導體芯片制造商采用SOI襯底來制作MOS晶體管。SOI技術帶來器件和電路性能提高的同時也不可避免地帶來了不利的影響，其中最大的問題在于部分耗盡SOI器件的浮體效應(floating body effect)。當器件頂層硅膜的厚度大于最大耗盡層的寬度時，由于結構中氧化埋層的隔離作用，器件開啟后一部分沒有被耗盡的硅膜將處于電學浮空的狀態(tài)，這種浮體結構會給器件特性帶來顯著的影響，稱之為浮體效應。浮體效應會引起科克(kink)效應、漏擊穿電壓降低、反常亞閾值斜率等現(xiàn)象，從而影響器件性能。由于浮體效應對器件性能帶來不利的影響，如何抑制浮體效應的研究，一直是SOI 器件研究的熱點。針對浮體效應的解決措施分為兩類，一類是采用體接觸方式使積累的空穴得到釋放，一類是從工藝的角度出發(fā)采取源漏工程或襯底工程減輕浮體效應。所謂體接觸，就是使氧化埋層上方處于電學浮空狀態(tài)的體區(qū)和外部相接觸，導致空穴不可能在該區(qū)域積累，因此這種結構可以成功地克服SOI MOS晶體管的浮體效應?；谏鲜鲶w接觸的原理，人們采取了很多結構來抑制所述浮體效應。例如采用在 SOI襯底上形成H型柵極，在H型柵極的“ ι，，部位兩側的體區(qū)形成體接觸區(qū)，在該體接觸區(qū)上形成接觸插栓，通過該接觸插栓、體接觸區(qū)將體區(qū)和外部相接觸，使空穴不可能在體區(qū)積累，因此這種結構可以成功地克服SOI MOS晶體管的浮體效應。圖1為現(xiàn)有技術的SOI MOS 晶體管的俯視示意圖，圖2為圖1所示的SOI MOS晶體管沿A-A方向的剖面結構示意圖。結合參考圖1和圖2，現(xiàn)有技術的SOI襯底10包括底層半導體襯底11、頂層半導體襯底13、位于底層半導體襯底11和頂層半導體襯底13中間的氧化埋層12，在頂層半導體襯底13中形成有體區(qū)14 ；在體區(qū)14上形成有H型柵極，該H型柵極包括“一”部位柵極182和兩“ |，， 部位柵極181 ；在H型柵極的“一”部位柵極182的兩側的頂層半導體襯底13內(nèi)形成有源區(qū)191和漏區(qū)192 ；在體區(qū)14和H型柵極之間形成有柵介質層17 ；體區(qū)14在H型柵極的兩 “ I ”部位柵極181的外側形成有體接觸區(qū)15，該體接觸區(qū)15通過接觸插栓21與外部連通， 使空穴不可能在該體區(qū)14積累，因此這種結構成功地克服SOI MOS晶體管的浮體效應，但是這種結構卻使SOI MOS晶體管的柵極與體區(qū)之間的漏電流增加，也增加了柵極的寄生電容。

發(fā)明內(nèi)容
本發(fā)明解決的問題是現(xiàn)有技術的SOI MOS晶體管的柵極與體區(qū)之間的漏電流增加，柵極的寄生電容增加。
為解決上述問題，本發(fā)明具體實施例提供一種MOS晶體管的形成方法，包括提供襯底，所述襯底包括底層半導體襯底、頂層半導體襯底，位于底層半導體襯底和頂層半導體襯底之間的氧化埋層，在所述頂層半導體襯底中形成有體區(qū)，所述體區(qū)的表面與頂層半導體襯底的表面相平；在所述體區(qū)上形成柵極結構，所述柵極結構包括H型柵極、位于H型柵極和體區(qū)之間的柵介質層，所述H型柵極的兩“ I，，部位與體區(qū)之間的柵介質層的厚度大于H型柵極的 “一”部位與體區(qū)之間的柵介質層的厚度；在所述H型柵極的“一”部位兩側的頂層半導體襯底內(nèi)形成源區(qū)、漏區(qū)?？蛇x地，在形成柵極結構之前，還包括在所述體區(qū)中H型柵極的“ I ”部位的外側形成體接觸區(qū)。可選地，在所述體區(qū)上形成柵極結構，所述柵極結構包括H型柵極、位于H型柵極和體區(qū)之間的柵介質層，所述H型柵極的兩“ I ”部位與體區(qū)之間的柵介質層的厚度大于H 型柵極的“一”部位與體區(qū)之間的柵介質層的厚度包括在所述體區(qū)上形成H型第一柵介質層；在所述H型第一柵介質層的兩“ I ”部位上形成第二柵介質層；在所述第一柵介質層和第二柵介質層形成的表面上形成H型柵極?？蛇x地，所述第一柵介質層的材料為氧化硅?？蛇x地，所述第二柵介質層的材料為氧化硅?？蛇x地，所述H型柵極的材料為多晶硅。本發(fā)明具體實施例還提供一種MOS晶體管，包括襯底，所述襯底包括底層半導體襯底、頂層半導體襯底，位于底層半導體襯底和頂層半導體襯底之間的氧化埋層，在所述頂層半導體襯底中形成有體區(qū)，所述體區(qū)的表面與頂層半導體襯底的表面相平； 位于所述體區(qū)上的柵極結構，所述柵極結構包括H型柵極、位于H型柵極和體區(qū)之間的柵介質層，所述H型柵極的兩“ I，，部位與體區(qū)之間的柵介質層的厚度大于H型柵極的 “一”部位與體區(qū)之間的柵介質層的厚度；位于所述H型柵極的“一”部位兩側的頂層半導體襯底內(nèi)源區(qū)、漏區(qū)?？蛇x地，所述襯底為絕緣體上硅襯底?？蛇x地，在所述體區(qū)中H型柵極的“ I ”部位的外側具有體接觸區(qū)?？蛇x地，所述柵介質層包括H型第一柵介質層和位于所述H型第一柵介質層的兩 “I”部位上的第二柵介質層?？蛇x地，所述第一柵介質層的材料為氧化硅?？蛇x地，所述第二柵介質層的材料為氧化硅?？蛇x地，所述H型柵極的材料為多晶硅。本發(fā)明具體實施例還提供一種半導體器件，包括以上任一項所述的MOS晶體管。與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點本發(fā)明具體實施例的MOS晶體管，H型柵極的“ I ”部位下的柵介質層的厚度增加， 這樣可以減小MOS晶體管的H型柵極與體區(qū)之間的漏電流，而且也可以減小MOS晶體管的 H型柵極的寄生電容。


圖1為現(xiàn)有技術的SOI MOS晶體管的俯視示意圖；圖2為圖1所示的SOI MOS晶體管沿A-A方向的剖面結構示意圖；圖3為本發(fā)明具體實施例的MOS晶體管的形成方法的流程示意圖；圖4a、圖4b 圖8a、圖8b為本發(fā)明具體實施例的MOS晶體管的形成方法的剖面結構示意圖、俯視示意圖。
具體實施例方式為了使本領域技術人員可以更好的理解本發(fā)明，下面結合具體實施例以及附圖詳細說明本發(fā)明MOS晶體管的形成方法，圖3為本發(fā)明具體實施例的MOS晶體管的形成方法的流程示意圖，參考圖3，本發(fā)明具體實施例的MOS晶體管的形成方法包括步驟S11，提供襯底，所述襯底包括底層半導體襯底、頂層半導體襯底，位于底層半導體襯底和頂層半導體襯底之間的氧化埋層，在所述頂層半導體襯底中形成有體區(qū)，所述體區(qū)的表面與頂層半導體襯底的表面相平；步驟S12，在所述體區(qū)上形成柵極結構，所述柵極結構包括H型柵極、位于H型柵極和體區(qū)之間的柵介質層，所述H型柵極的兩“ I ”部位與體區(qū)之間的柵介質層的厚度大于 H型柵極的“一”部位與體區(qū)之間的柵介質層的厚度；步驟S13，在所述H型柵極的“一”部位兩側的頂層半導體襯底內(nèi)形成源區(qū)、漏區(qū)。圖4a、圖4b 圖8a、圖8b為本發(fā)明具體實施例的MOS晶體管的形成方法的剖面結構示意圖、俯視示意圖，各組圖的圖a為俯視示意圖，圖b為圖a沿A-A方向的剖面結構示意圖，下面結合圖3和圖4a、圖4b 圖8a、圖8b詳細說明本發(fā)明具體實施例的MOS晶體管的形成方法。結合參考圖3和圖4a、圖4b，執(zhí)行步驟S11，提供襯底40，所述襯底40包括底層半導體襯底41、頂層半導體襯底43，位于底層半導體襯底41和頂層半導體襯底43之間的氧化埋層42，在所述頂層半導體襯底43中形成有體區(qū)44，所述體區(qū)44的表面與頂層半導體襯底43的表面相平。該襯底40為絕緣體上硅襯底。需要說明的是，本發(fā)明中的“相平” 并不代表體區(qū)44的表面與頂層半導體襯底43的表面相平，允許兩者之間有一定的誤差。本發(fā)明具體實施例中，底層半導體襯底41、頂層半導體襯底43的材料為單晶硅、單晶鍺或者單晶鍺硅、III-V族元素化合物、單晶碳化硅。該具體實施例中，MOS晶體管為N型MOS晶體管，相應的，所述體區(qū)44為P型摻雜，摻雜離子可以為硼離子、氟化亞硼離子等P型離子， 但不限于硼離子、氟化亞硼離子等P型離子；MOS晶體管為P型MOS晶體管，相應的，所述體區(qū)44為N型摻雜，摻雜離子為磷離子、砷離子等N型離子，但不限于磷離子、砷離子等N型 1 子。在本發(fā)明具體實施例中，形成體區(qū)44后，還在體區(qū)44中形成了體接觸區(qū)45，該體接觸區(qū)45可以通過接觸插栓與外部電連接，防止在體區(qū)44中形成浮體效應。體接觸區(qū)45 的摻雜類型與體區(qū)44的摻雜類型相同。其中體接觸區(qū)45可以形成在之后形成的H型柵極的兩“ I ”部位的外側，也可以僅形成在H型柵極的兩“ I ”部位的其中一個的外側。在圖示所示的具體實施例中，體接觸區(qū)45形成在之后形成的H型柵極的兩“ I ”部位的外側。
結合參考圖3和圖6a、圖6b，執(zhí)行步驟S12，在所述體區(qū)44上形成柵極結構，所述柵極結構包括H型柵極49、位于H型柵極49和體區(qū)44之間的柵介質層，所述H型柵極的兩“ I，，部位與體區(qū)之間的柵介質層的厚度大于H型柵極的“一”部位與體區(qū)之間的柵介質層的厚度。具體為參考圖5a、圖恥，利用化學氣相沉積形成介質層，覆蓋體區(qū)44和頂層半導體襯底 43，之后圖形化該介質層形成H型的第一柵介質層47，本發(fā)明具體實施例中，第一柵介質層 47的材料為氧化硅；形成第一柵介質層47之后，利用化學氣相沉積形成介質層，覆蓋體區(qū) 44、頂層半導體襯底43以及第一柵介質層47，之后圖形化該介質層在第一柵介質層47的兩 “ I ”部位上形成第二柵介質層48，本發(fā)明具體實施例中，第二柵介質層48的材料為氧化硅， 但不限于氧化硅，也可以為本領域技術人員公知的其他材料，該第二柵介質層48形成于之后形成H型柵極的兩“ I ”部位柵極與第一柵介質層47的兩“ I ”部位之間。本發(fā)明具體實施例中，第一柵介質層47的厚度范圍為10-50埃第二柵介質層48的厚度范圍為50-100 埃。參考圖6a、圖6b，在所述第一柵介質層47和第二柵介質層48形成的表面上形成 H型柵極49，所述第二柵介質層48位于所述H型柵極的兩“ I，，部位與第一柵介質層47的兩“I”部位之間。本發(fā)明具體實施例中，H型柵極49的材料為多晶硅，但不限于多晶硅，其也可以為本領域技術人員公知的其他材料。形成H型柵極的方法為利用物理氣相沉積在第一柵介質層、第二柵介質層以及絕緣體上硅襯底形成的表面上形成多晶硅層，之后圖形化多晶硅層形成H型柵極49，該H型柵極49形成于所述第一柵介質層47和第二柵介質層 48形成的表面上。以上描述了本發(fā)明具體實施例的形成柵介質層的方法，但本發(fā)明不限于以上所述的形成柵介質層的方法，例如可以利用化學氣相沉積形成介質層，覆蓋體區(qū)44和頂層半導體襯底43，之后圖形化該介質層形成H型的柵介質層，圖形化該柵介質層時使H型的柵介質層的兩“ I ”部位的厚度大于“一”部位的厚度。結合參考圖3和圖7a、圖7b，執(zhí)行步驟S13，在所述H型柵極49的“一”部位兩側的頂層半導體襯底43內(nèi)形成源區(qū)51、漏區(qū)52。源區(qū)51、漏區(qū)52與體區(qū)44的摻雜類型相反。至此本發(fā)明具體實施例的MOS晶體管已形成，參考圖8a、圖8b，形成MOS晶體管之后，形成層間介質層60，并在層間介質層60中形成第一接觸插栓61和第二接觸插栓62，該第一接觸插栓61與體接觸區(qū)45電連接，體區(qū)44通過體接觸區(qū)45、第一接觸插栓61與外部電連接，防止浮體效應；第二接觸插栓62分別形成在H型柵極49、源區(qū)51和漏區(qū)52上。參考圖8a、圖8b，本發(fā)明具體實施例的MOS晶體管，包括襯底40，該襯底40為絕緣體上硅襯底，所述襯底40包括底層半導體襯底41、頂層半導體襯底43，位于底層半導體襯底41和頂層半導體襯底43之間的氧化埋層42，在所述頂層半導體襯底43中形成有體區(qū) 44，所述體區(qū)44的表面與頂層半導體襯底43的表面相平；位于所述體區(qū)44上的柵極結構， 所述柵極結構包括H型柵極49、位于H型柵極和體區(qū)44之間的柵介質層，所述H型柵極49 的兩“ I，，部位與體區(qū)44之間的柵介質層的厚度大于H型柵極49的“一”部位與體區(qū)44之間的柵介質層的厚度；位于所述H型柵極49的“一”部位兩側的頂層半導體襯底43內(nèi)的源區(qū)51、漏區(qū)52。本發(fā)明具體實施例中，柵介質層包括H型第一柵介質層47和位于所述H型第一柵介質層47的兩“ I ”部位上的第二柵介質層48。本發(fā)明具體實施例中，第一柵介質層47的材料為氧化硅，但不限于氧化硅，也可以為本領域技術人員公知的其他材料。第二柵介質層48的材料為氧化硅，但不限于氧化硅，也可以為本領域技術人員公知的其他材料。所述H型柵極49的材料為多晶硅，但不限于多晶硅，也可以為本領域技術人員公知的其他材料。第一柵介質層47的厚度范圍為10-50 埃，第二柵介質層48的厚度范圍為50-100埃。本發(fā)明具體實施例中，在體區(qū)44中H型柵極49的“ | ”部位的外側具有體接觸區(qū) 45。在體接觸區(qū)45上形成有第一接觸插栓61，將體區(qū)44通過體接觸區(qū)45、第一接觸插栓 61與外部電連接，防止浮體效應。在H型柵極49、源區(qū)51、漏區(qū)52上形成有第二接觸插栓 62，用來與其他結構電連接。該具體實施例中，MOS晶體管為N型MOS晶體管，相應的，所述體區(qū)44為P型摻雜， 摻雜離子可以為硼離子、氟化亞硼離子等P型離子，但不限于硼離子、氟化亞硼離子等P型離子；MOS晶體管為P型MOS晶體管，相應的，所述體區(qū)44為N型摻雜，摻雜離子為磷離子、 砷離子等N型離子，但不限于磷離子、砷離子等N型離子等N型離子。體接觸區(qū)45的摻雜類型與體區(qū)44相同，源區(qū)51、漏區(qū)52的摻雜類型與體區(qū)44相反。本發(fā)明的半導體器件，包括以上所述的MOS晶體管。本發(fā)明具體實施方式
的MOS晶體管的形成方法，在絕緣體上硅襯底上形成第一柵介質；在第一柵介質層上形成第二柵介質層；在第一柵介質層和第二柵介質層形成的表面上形成H型柵極，所述第二柵介質層位于所述H型柵極的兩“ I ”部與第一柵介質層之間；在 H型柵極的“一”兩側形成源區(qū)、漏區(qū)。在該第二柵介質層存在的情況下，H型柵極的“ I ”部位下的柵介質層的厚度增加，這樣可以減小MOS晶體管的H型柵極與體區(qū)之間的漏電流，而且也可以減小MOS晶體管的H型柵極的寄生電容。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領域技術人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術內(nèi)容對本發(fā)明技術方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術方案的內(nèi)容，依據(jù)本發(fā)明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術方案的保護范圍。
權利要求
1.一種MOS晶體管的形成方法，其特征在于，包括提供襯底，所述襯底包括底層半導體襯底、頂層半導體襯底，位于底層半導體襯底和頂層半導體襯底之間的氧化埋層，在所述頂層半導體襯底中形成有體區(qū)，所述體區(qū)的表面與頂層半導體襯底的表面相平；在所述體區(qū)上形成柵極結構，所述柵極結構包括H型柵極、位于H型柵極和體區(qū)之間的柵介質層，所述H型柵極的兩“ I，，部位與體區(qū)之間的柵介質層的厚度大于H型柵極的“一” 部位與體區(qū)之間的柵介質層的厚度；在所述H型柵極的“一”部位兩側的頂層半導體襯底內(nèi)形成源區(qū)、漏區(qū)。
2.如權利要求1所述的MOS晶體管的形成方法，其特征在于，在形成柵極結構之前，還包括在所述體區(qū)中H型柵極的“ I ”部位的外側形成體接觸區(qū)。
3.如權利要求1所述的MOS晶體管的形成方法，其特征在于，在所述體區(qū)上形成柵極結構，所述柵極結構包括H型柵極、位于H型柵極和體區(qū)之間的柵介質層，所述H型柵極的兩“ I，，部位與體區(qū)之間的柵介質層的厚度大于H型柵極的“一”部位與體區(qū)之間的柵介質層的厚度包括在所述體區(qū)上形成H型第一柵介質層；在所述H型第一柵介質層的兩“ I ”部位上形成第二柵介質層；在所述第一柵介質層和第二柵介質層形成的表面上形成H型柵極。
4.如權利要求3所述的MOS晶體管的形成方法，其特征在于，所述第一柵介質層的厚度范圍為10-50埃，所述第二柵介質層的厚度范圍為50-100埃。
5.如權利要求3所述的MOS晶體管的形成方法，其特征在于，所述第一柵介質層的材料為氧化硅。
6.如權利要求3所述的MOS晶體管的形成方法，其特征在于，所述第二柵介質層的材料為氧化硅。
7.如權利要求1所述的MOS晶體管的形成方法，其特征在于，所述H型柵極的材料為多晶娃。
8.—種MOS晶體管，其特征在于，包括襯底，所述襯底包括底層半導體襯底、頂層半導體襯底，位于底層半導體襯底和頂層半導體襯底之間的氧化埋層，在所述頂層半導體襯底中形成有體區(qū)，所述體區(qū)的表面與頂層半導體襯底的表面相平；位于所述體區(qū)上的柵極結構，所述柵極結構包括H型柵極、位于H型柵極和體區(qū)之間的柵介質層，所述H型柵極的兩“ I，，部位與體區(qū)之間的柵介質層的厚度大于H型柵極的“一” 部位與體區(qū)之間的柵介質層的厚度；位于所述H型柵極的“一”部位兩側的頂層半導體襯底內(nèi)源區(qū)、漏區(qū)。
9.如權利要求8所述的MOS晶體管，其特征在于，所述襯底為絕緣體上硅襯底。
10.如權利要求8所述的MOS晶體管，其特征在于，在所述體區(qū)中H型柵極的“I，，部位的外側具有體接觸區(qū)。
11.如權利要求8所述的MOS晶體管，其特征在于，所述柵介質層包括H型第一柵介質層和位于所述H型第一柵介質層的兩“ I ”部位上的第二柵介質層。
12.如權利要求11所述的MOS晶體管，其特征在于，所述第一柵介質層的厚度范圍為10-50埃，所述第二柵介質層的厚度范圍為50-100埃。
13.如權利要求11所述的形成MOS晶體管的方法，其特征在于，所述第一柵介質層的材料為氧化硅。
14.如權利要求11所述的形成MOS晶體管的方法，其特征在于，所述第二柵介質層的材料為氧化硅。
15.如權利要求8所述的形成MOS晶體管的方法，其特征在于，所述H型柵極的材料為多晶娃。
16.一種半導體器件，其特征在于，包括權利要求8 15任一項所述的MOS晶體管。
全文摘要
一種半導體器件、MOS晶體管及其形成方法，所述MOS晶體管的形成方法，包括提供絕緣體上硅襯底，絕緣體上硅襯底的頂層半導體襯底中形成有體區(qū)，所述體區(qū)的表面與頂層半導體襯底的表面相平；在所述體區(qū)上形成柵極結構，所述柵極結構包括H型柵極、位于H型柵極和體區(qū)之間的柵介質層，所述H型柵極的兩“|”部位與體區(qū)之間的柵介質層的厚度大于H型柵極的“—”部位與體區(qū)之間的柵介質層的厚度；在所述H型柵極的“—”部位兩側的頂層半導體襯底內(nèi)形成源區(qū)、漏區(qū)。本技術方案可以減小MOS晶體管的H型柵極與體區(qū)之間的漏電流，而且也可以減小MOS晶體管的H型柵極的寄生電容。
文檔編號H01L21/28GK102332394SQ201110213088
公開日2012年1月25日 申請日期2011年7月28日 優(yōu)先權日2011年7月28日
發(fā)明者胡劍 申請人:上海宏力半導體制造有限公司