專利名稱：帶雙凸點的四邊扁平無引腳雙ic芯片封裝件及其生產(chǎn)方法
技術領域：
本發(fā)明涉及電子信息自動化元器件制造技術領域，特別是一種帶雙凸點的四邊扁平無引腳雙IC芯片封裝件，本發(fā)明還包括該封裝件的生產(chǎn)方法。
背景技術：
近年來，移動通信和移動計算機領域的便捷式電子機器市場火爆，直接推動了小型封裝和高密度組裝技術的發(fā)展。同時，也對小型封裝技術提出了一系列嚴格要求，諸如，要求封裝外形尺寸盡量縮小，尤其是封裝高度小于1 mm ；封裝后的產(chǎn)品可靠性盡可能提高，為了保護環(huán)境適應無鉛化焊接，并力求降低成本等。QFN(Quad Flat Non-Leaded Package方形扁平無引腳封裝)由于具有良好的電和熱性能、體積小、重量輕、其應用正在快速增長。但是目前如QFN (0505X0. 75-0. 50) QFN (0909X0. 75-0. 50)載體較大，通常內(nèi)引腳長度固定，靠近載體的內(nèi)引腳底面已被蝕刻成凹坑，而當IC芯片較小時，從芯片焊盤到引腳部分的距離較大，由于靠近載體的引腳底面懸空，打線時會晃動，焊球打不牢，只能在靠近外露引腳部分打線，致使焊線長度長，造成焊線成本較高，制約了產(chǎn)品的利潤空間。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術問題就是針對上述QFN缺點，提供一種縮小了載體尺寸， 所有的內(nèi)引腳向內(nèi)延伸靠近載體，從芯片上的焊盤(PAD)到內(nèi)引腳的距離縮短，從而縮短從芯片焊盤到內(nèi)引腳的焊線長度，降低焊線成本，適合于小芯片的一種帶雙凸點的四邊扁平無引腳雙IC芯片封裝件，本發(fā)明還提供該封裝件的生產(chǎn)方法。本發(fā)明的技術問題通過下述技術方案解決
一種帶雙凸點的四邊扁平無引腳雙IC芯片封裝件，包括引線框架載體、粘片膠、IC芯片、內(nèi)引腳、鍵合線、及塑封體，所述的內(nèi)引腳向內(nèi)延伸靠近所述的載體，載體縮小，所述內(nèi)引腳底部的凹坑長度加長，每只內(nèi)引腳在靠近載體一側底面形成一外露的凸點，每只內(nèi)引腳的外側形成一外露的柱形外引腳，所述外露凸點上面的內(nèi)引腳呈柱形內(nèi)引腳，柱形內(nèi)引腳上打接第一鍵合線和第三鍵合線，第一鍵合線另一端與第一 IC芯片焊接，所述第三鍵合線另一端與所述第二 IC芯片焊接，所述的第二 IC芯片粘接在第一 IC芯片上端。所述第一 IC芯片與第二 IC芯片之間連接有第二鍵合線。所述的內(nèi)引腳向內(nèi)延伸0. 2mm 0. 8mm。所述的載體縮小0. 4mm 1. 6mm。所述凹坑長度加長0. 2mm 0. 5mm,凹坑的內(nèi)側是所述的外露凸點，凹坑的外側是所述的外露的柱形外引腳。所述的帶雙凸點的四邊扁平無引腳雙IC芯片封裝件的生產(chǎn)方法，其工藝步驟如下
a.減薄
8" 12"晶圓厚度減薄機，下層芯片減薄厚度200 μ m，粗糙度Ra 0. 10mm，同常規(guī)QFN減??；上層芯片減薄厚度100 μ m，粗糙度Ra 0. 05mm，采用防翹曲、拋光工藝； b.劃片
8" 12"劃片機，下層芯片減薄厚度200 μ m,采用普通QFN劃片工藝， 上層芯片減薄厚度ΙΟΟμπι，采用防碎片劃片工藝； c.上芯
粘片材料底層粘片采用膨脹系數(shù)80 195ΡΡΜ/ 、低吸水率< 0. 15%的導電膠或絕緣膠，上層芯片采用絕緣膠，引線框架選用帶雙凸點的四面扁平無引腳框架，分別采用防分層烘烤工藝；
d.壓焊
焊線材料選用金線，壓焊采用低弧度壓焊工藝，高低弧正反打線方式，焊線溫度 150°C 210°C;先在金線鍵合機上給第二 IC芯片和第一 IC芯片間焊線的焊盤上各植1個金球，然后給第二 IC芯片和第一 IC芯片已植金球間打第二鍵合線，最后給第一 IC芯片、第二 IC芯片和對應的內(nèi)引腳間打第一鍵合線和第三鍵合線；
e.塑封
采用通用QFN自動包封系統(tǒng)，選用低應力、低吸水率的塑封料，模溫165°C 180°C， 注塑壓力3O :35Kgf/C m2 ；
f.電鍍和打印同普通QFN工藝；
g.切割
將矩陣式框架封裝產(chǎn)品按產(chǎn)品設計規(guī)格切割成單個電路，經(jīng)檢查后，放入料盤。所述步驟c上芯的粘片材料底層粘片采用膨脹系數(shù)80 195ΡΡΜ/ 、低吸水率 <0. 15%的導電膠或絕緣膠，上層芯片采用膠膜片，引線框架選用帶雙凸點的四面扁平無引腳框架，分別使用粘片膠和膠膜片烘烤工藝。本發(fā)明的特點是載體縮小，內(nèi)引腳向內(nèi)延伸載體，并且延伸部分的底部外露形成一個小凸點，引腳底部的凹坑較大，而柱形外露部分同普通引腳框架。這樣，載體縮小，提高了芯片和載體的匹配性，同時提高了產(chǎn)品封裝質(zhì)量和可靠性。內(nèi)引腳延伸并露出凸點，縮小了 IC芯片上的焊盤與內(nèi)引腳間的距離，并且可以將焊線打在外露凸點上面的引腳上，此時引腳不懸空，減少了引線長度，不僅可以節(jié)約焊線成本，而且還可提高頻率特性。


圖1為本發(fā)明壓焊平面示意圖。圖2為本發(fā)明芯片堆疊封裝剖面示意圖。圖3為本發(fā)明外露凸點底面示意圖。
具體實施例方式下面結合附圖對本發(fā)明進行詳細說明
本發(fā)明包括引線框架載體、粘片膠、IC芯片、內(nèi)引腳、鍵合線、及塑封體，內(nèi)引腳4向內(nèi)延伸靠近載體1，載體1縮小，內(nèi)引腳底部的凹坑16長度加長，每只內(nèi)引腳4在靠近載體一側底面形成一外露的凸點15，外露凸點15上面的內(nèi)引腳呈柱形引腳，柱形引腳的底面有一凹坑16，凹坑16的外側是外露的柱形引腳10。柱形內(nèi)引腳4上打接第一鍵合線5和第三鍵合線12，，第一鍵合線5另一端與第一 IC芯片3焊接，第三鍵合線12另一端與第二 IC芯片8焊接。第一 IC芯片3上端通過絕緣膠7粘接第二 IC芯片8。第二 IC芯片8與第一 IC芯片3之間連接有第二鍵合線9。塑封體6包圍了引線框架載體1，粘片膠(絕緣膠或?qū)щ娔z)2，第一 IC芯片3，內(nèi)引腳4，第一鍵合線5，絕緣膠7，第二 IC芯片8，第二鍵合線9， 第三鍵合線12，凸點15，凹坑16構成了電路整體，并對其起到了保護作用。本發(fā)明的內(nèi)引腳1向內(nèi)延伸0. 2mm 0. 8mm ；載體1縮小0. 4mm 1. 6mm ；內(nèi)引腳底部的凹坑16長度加長 0. 2mm 0. 5mm。 本發(fā)明的生產(chǎn)方法如下
a.減薄
8" 12"晶圓厚度減薄機，下層芯片減薄厚度200 μ m，粗糙度Ra 0. 10mm,同常規(guī)QFN 減??；上層芯片減薄厚度100 μ m，粗糙度Ra 0. 05mm，采用防翹曲、拋光工藝；
b.劃片
8" 12"劃片機，下層芯片減薄厚度200 μ m,采用普通QFN劃片工藝， 上層芯片減薄厚度ΙΟΟμπι，采用防碎片劃片工藝； c.上芯
粘片材料底層粘片采用膨脹系數(shù)80 195ΡΡΜ/ 、低吸水率< 0. 15%的導電膠或絕緣膠，上層芯片采用絕緣膠或膠膜片，引線框架選用帶雙凸點的四面扁平無引腳框架，分別采用防分層烘烤工藝，烘烤溫度175°C 1 3小時；底層芯片烘烤溫度175°C 1小時，上層烘烤1500C 2. 5小時；
d.壓焊
焊線材料選用金線，壓焊采用低弧度壓焊工藝，高低弧正反打線方式，焊線溫度 150°C 210°C ；先在金線鍵合機上給第二 IC芯片8和第一 IC芯片3間焊線的焊盤上各植 1個金球，然后給第二 IC芯片8和第一 IC芯片3已植金球間打第二鍵合線9，最后給第一 IC芯片3、第二 IC芯片8和對應的內(nèi)引腳間打第一鍵合線5和第三鍵合線12 ；
e.塑封
采用通用QFN自動包封系統(tǒng)，選用低應力、低吸水率的塑封料，模溫165°C 180°C， 注塑壓力3O 邪Kgf/C m2 ；
f.電鍍和打印同普通QFN工藝；
g.切割
將矩陣式框架封裝產(chǎn)品按產(chǎn)品設計規(guī)格切割成單個電路，經(jīng)檢查后，放入料盤。 實施例1 雙芯片堆疊封裝 1.減薄
下層芯片減薄厚度200 μ m，粗糙度Ra 0. 10mm，減薄工藝同普通QFN ；上層芯片減薄厚度100 μ m，粗糙度Ra 0. 05mm，采用粗磨、細磨和拋光防翹曲工藝； 8" 12"晶圓厚度減薄貼片機用DR3000 III /NITIO, 8" 12"減薄機:PG300RM/TSN.測厚儀 DH151/TSK ；2.劃片
8" 12"劃片機:WD300TXB,貼片用 DR3000 III /TSK, 下層芯片減薄厚度200 μ m，采用普通QFN劃片工藝上層芯片減薄厚度ΙΟΟμπι，采用防碎片劃片工藝；
3.上芯
8" 12"選用DB-700FC/粘片機；
粘片材料底層粘片采用膨脹系數(shù)80PPM/°C、低吸水率<0. 15%的導電膠，上層芯片采用絕緣膠QMI538NB，引線框架選用帶雙凸點的四面扁平無引腳框架，分別使用粘片膠或膠膜片防分層烘烤工藝，烘烤溫度175°C 3小時；
4.壓焊
選用fegle60系列鍵合機，焊線材料選用金線，壓焊采用超低弧度壓焊工藝，高低弧正反打線方式，避免交絲和斷絲現(xiàn)象，焊線溫度210°C。先在金線鍵合機上，給第二 IC芯片8和第一 IC芯片3間焊線的焊盤上各植1個金球，然后給第二 IC芯片8和第一 IC芯片3已植金球間打第二鍵合線9，最后給第二 IC芯片8、第一 IC芯片3和對應的內(nèi)引腳間打第一鍵合線5和第三鍵合線12 ；
5.塑封
塑封設備采用通用QFN自動包封系統(tǒng)，塑封料選用低應力、低吸水率的CEL9220系列環(huán)?；蚱胀ㄋ芊饬?，模溫180°C，注塑壓力3^(gf/Cm2，并使用自動包封系統(tǒng)的多段注塑程序，調(diào)整控制塑封過程，防止沖線和芯片表面等分層；
后固化時，使用帶螺旋加壓裝置的專用防翹曲固化夾具；
6.電鍍和打印同普通QFN工藝；
7.切割
切割機選擇DAD3350，清洗機DCS1440，QFN雙焊點切割夾具； 按正常工藝將矩陣式框架封裝的單元產(chǎn)品切割成單個產(chǎn)品，機器自動檢測合格后放入料盤。 實施例2
1.減薄
下層芯片減薄厚度200 μ m，粗糙度Ra 0. 10mm，減薄工藝同普通QFN ；上層芯片減薄厚度100 μ m，粗糙度Ra 0. 05mm,粗磨、細磨，拋光防翹曲工藝； 8" 12"晶圓厚度減薄貼片機用DR3000 III /NITIO, 8" 12"減薄機:PG300RM/TSN.測厚儀 DH151/TSK ；
2.劃片
8" 12"劃片機:WD300TXB,貼片用 DR3000 III /TSK, 下層芯片減薄厚度200 μ m，采用普通QFN劃片工藝上層芯片減薄厚度ΙΟΟμπι，采用防碎片劃片工藝； 3.上芯
8" 12"選用DB-700FC/粘片機； 粘片材料底層粘片采用膨脹系數(shù)195ΡΡΜ/ 、低吸水率< 0. 15%的絕緣膠，上層芯片采用膠膜片(DAF膜)，引線框架選用帶雙凸點的四面扁平無引腳框架，分別使用粘片膠和膠膜片烘烤工藝。底層芯片烘烤溫度175°C 1小時，上層烘烤150°C 2. 5小時； 4.壓焊
壓焊選用ESEC系列鍵合機，焊線材料選用金線，壓焊采用超低弧度壓焊工藝，高低弧正反打線方式，避免交絲和斷絲現(xiàn)象，焊線溫度150°C。先在金線鍵合機上給第二 IC芯片8和第一 IC芯片3間焊線的焊盤上各植1個金球，然后給第二 IC芯片8和第一 IC芯片3已植金球間打第二鍵合線9，最后給第一 IC芯片3、第二 IC芯片8和對應的內(nèi)引腳間打第一鍵合線5和第三鍵合線12 ；
5.塑封
塑封設備采用通用QFN自動包封系統(tǒng)，塑封料選用低應力、低吸水率的CEL9220系列環(huán)保塑封料，模溫165°C，注塑壓力30Kgf/C Hf，并使用自動包封系統(tǒng)的多段注塑程序， 調(diào)整控制塑封過程，防止沖線和芯片表面等分層；
后固化時，使用帶螺旋加壓裝置的專用防翹曲固化夾具；
6.電鍍和打印同普通QFN工藝；
7.切割
切割機選擇DAD3350，清洗機DCS1440，QFN雙凸點切割夾具； 按正常工藝將矩陣式框架封裝的單元產(chǎn)品切割成單個產(chǎn)品，機器自動檢測合格后放入料盤。
權利要求
1.一種帶雙凸點的四邊扁平無引腳雙IC芯片封裝件，包括引線框架載體、粘片膠、IC 芯片、內(nèi)引腳、鍵合線、及塑封體，其特征在于所述的內(nèi)引腳(4)向內(nèi)延伸靠近所述的載體 (1)，載體(1)縮小，載體(1)上粘接有第一 IC芯片(3)，第一 IC芯片(3)上端粘接第二 IC 芯片(8)，所述內(nèi)引腳底部的凹坑(16)長度加長，每只內(nèi)引腳(4)在靠近載體一側底面形成一外露的凸點(15)，每只內(nèi)引腳(4)的外側形成一外露的柱形外引腳(10)，所述外露凸點 (15)上面的內(nèi)引腳呈柱形內(nèi)引腳(4)，柱形內(nèi)引腳(4)上打接第一鍵合線(5)和第三鍵合線 (12)，第一鍵合線(5)另一端與第一 IC芯片(3)焊接，所述第三鍵合線(12)另一端與所述第二 IC芯片(8)焊接。
2.根據(jù)權利要求1所述的一種帶雙凸點的四邊扁平無引腳雙IC芯片封裝件，其特征在于所述第一 IC芯片(3)與第二 IC芯片(8)之間連接有第二鍵合線(9)。
3.根據(jù)權利要求1或2所述的一種帶雙凸點的四邊扁平無引腳雙IC芯片封裝件，其特征在于所述的內(nèi)引腳(4)向內(nèi)延伸0. 2mm 0. 8mm。
4.根據(jù)權利要求1所述的一種帶雙凸點的四邊扁平無引腳封裝件，其特征在于所述的載體(1)縮小0. 4mm 1. 6_。
5.根據(jù)權利要求1所述的一種帶雙凸點的四邊扁平無引腳封裝件，其特征在于所述凹坑(16)長度加長0. 2mm 0. 5mm,凹坑(16)的內(nèi)側是所述的外露凸點(15)，凹坑(16)的外側是所述的外露的柱形外引腳(10)。
6.一種根據(jù)權利要求1所述的帶雙凸點的四邊扁平無引腳雙IC芯片封裝件的生產(chǎn)方法，其工藝步驟如下a減薄8" 12"晶圓厚度減薄機，下層芯片減薄厚度200 μ m，粗糙度Ra 0. 10mm,同常規(guī)QFN 減??；上層芯片減薄厚度100 μ m，粗糙度Ra 0. 05mm，采用防翹曲、拋光工藝；b劃片8" 12"劃片機，下層芯片減薄厚度200 μ m,采用普通QFN劃片工藝，上層芯片減薄厚度ΙΟΟμπι，采用防碎片劃片工藝； c上芯粘片材料底層粘片采用膨脹系數(shù)80 195ΡΡΜ/ 、低吸水率< 0. 15%的導電膠或絕緣膠，上層芯片采用絕緣膠或膠膜片，引線框架選用帶雙凸點的四面扁平無引腳框架，分別采用防分層烘烤工藝，烘烤溫度175°C 1 3小時；d.壓焊焊線材料選用金線，壓焊采用低弧度壓焊工藝，高低弧正反打線方式，焊線溫度 150°C 210°C ；先在金線鍵合機上給第二 IC芯片(8)和第一 IC芯片(3)間焊線的焊盤上各植1個金球，然后給第二 IC芯片(8)和第一 IC芯片(3)已植金球間打第二鍵合線(9)， 最后給第一 IC芯片(3)、第二 IC芯片(8)和對應的內(nèi)引腳間打第一鍵合線(5)和第三鍵合線(12)；e.塑封采用通用QFN自動包封系統(tǒng)，選用低應力、低吸水率的塑封料，模溫165°C 180°C， 注塑壓力3O 邪Kgf/C m2 ；f.電鍍和打印同普通QFN工藝； g.切割將矩陣式框架封裝產(chǎn)品按產(chǎn)品設計規(guī)格切割成單個電路，經(jīng)檢查后，放入料盤。
7.根據(jù)權利要求6所述的一種帶雙凸點的四邊扁平無引腳封裝件的生產(chǎn)方法，其特征在于所述步驟c上芯的上層芯片采用膠膜片時，上層芯片烘烤溫度150°C 2. 5小時。
全文摘要
本發(fā)明涉及電子信息自動化元器件制造技術領域，特別是一種帶雙凸點的四邊扁平無引腳雙IC芯片封裝件，本發(fā)明還包括該封裝件的生產(chǎn)方法。其工藝步驟如下a.減?。籦.劃片；c.上芯；d.壓焊；e.塑封；f.電鍍和打??；g.切割。本發(fā)明的特點是載體縮小，內(nèi)引腳向內(nèi)延伸載體，并且延伸部分的底部外露形成一個小凸點，引腳底部的凹坑較大，而柱形外露部分同普通引腳框架。這樣，載體縮小，提高了芯片和載體的匹配性，同時提高了產(chǎn)品封裝質(zhì)量和可靠性。內(nèi)引腳延伸并露出凸點，縮小了IC芯片上的焊盤與內(nèi)引腳間的距離，并且可以將焊線打在外露凸點上面的引腳上，此時引腳不懸空，減少了引線長度，不僅可以節(jié)約焊線成本，而且還可提高頻率特性。
文檔編號H01L21/60GK102263081SQ201110215870
公開日2011年11月30日 申請日期2011年7月29日 優(yōu)先權日2011年7月29日
發(fā)明者何文海, 慕蔚, 郭小偉 申請人:華天科技(西安)有限公司, 天水華天科技股份有限公司