專利名稱：一種利用n型離子注入形成雙深度隔離溝道的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及CMOS半導(dǎo)體器件工藝領(lǐng)域，尤其涉及一種利用N型離子注入形成雙深度隔離溝道的方法。
背景技術(shù)：
自上世紀(jì)60年代末期美國貝爾實(shí)驗(yàn)室開發(fā)出固態(tài)成像器件和一維CXD(電荷耦合元件，Charge-Coupled Device)模型器件以來，CCD在圖像傳感、信號處理、數(shù)字存儲等方面發(fā)展迅速。隨著CCD器件的廣泛應(yīng)用，其缺點(diǎn)逐漸顯露出來，為此人們又開發(fā)了另外幾種固態(tài)圖像傳感器，其中最有發(fā)展?jié)摿Φ氖遣捎脴?biāo)準(zhǔn)CMOS制造工藝制造的CMOS圖像傳感器。到了 90年代初期，超大規(guī)模集成技術(shù)的飛速發(fā)展，而CMOS圖像傳感器可在單芯片內(nèi)集成A/D 轉(zhuǎn)換、信號處理、自動增益控制、精密放大和存儲等功能，大大減小了系統(tǒng)復(fù)雜性，降低了成本，此外，它還具有低功耗、單電源、低工作電壓、成品率高等優(yōu)點(diǎn)，因而顯示出強(qiáng)勁的發(fā)展勢頭。成像質(zhì)量是衡量CMOS圖像傳感器性能的最重要指標(biāo)之一，要得到好的成像質(zhì)量， 提高器件的信噪比是一個(gè)有效的方法。為了提高信噪比，在版圖設(shè)計(jì)上可以加大器件中用來收集光信號的有源區(qū)面積所占全部芯片面積的比例(即像素填充率)。圖1顯示了圖像傳感器像素單元區(qū)的有源區(qū)形貌，其中，感光器件有源區(qū)100和控制器件有源區(qū)200被隔離溝道300隔離開。隨著填充率的提高，有源區(qū)100、200尺寸的加大會造成隔離溝道300的尺寸減小，當(dāng)隔離溝道300減小到一定程度時(shí)就會因?yàn)樯顚挶冗^大而產(chǎn)生溝道填充不充分的問題，比如空洞或者縫隙等；圖2顯示了一個(gè)典型的因?yàn)楦綦x溝道深寬比過大而產(chǎn)生的空洞 000。為了解決這個(gè)問題，目前比較成熟的解決方法是用兩次有源區(qū)形成工藝來分別對圖像傳感器的像素單元區(qū)和之外的邏輯電路區(qū)進(jìn)行圖形化，通過刻蝕時(shí)間的不同來分別控制兩個(gè)不同區(qū)域的隔離溝道的深度，使像素單元區(qū)的深度適當(dāng)降低來減小這一區(qū)域溝道的深寬比，從而解決溝道填充不充分的難題。但是這種工藝需要重復(fù)進(jìn)行有源區(qū)的圖形化，且需要額外的光罩，工藝流程復(fù)雜，制造成本高昂。KirtR. Williams 和 Richard S. Muller 兩人合著并于 1996 年公開發(fā)表于 IEEE 微機(jī)電系統(tǒng)雜志上的一篇文章《微機(jī)械加工的刻蝕率》(Etch Rates for Micromachining Processing)中指出，單晶硅中因?yàn)閾诫s了 N型離子所以費(fèi)米能級上升，從而使得干法刻蝕的過程中硅原子更容易與刻蝕氣體中的鹵族原子如氯，溴等結(jié)合而形成易揮發(fā)的物質(zhì)，因此其刻蝕速率比沒有摻雜的像素單元區(qū)快。

發(fā)明內(nèi)容
針對上述存在的問題，本發(fā)明的目的是提供一種利用N型離子注入形成雙深度隔離溝道的方法，在保證后續(xù)溝道填充工藝不受影響的條件下，隔離溝道深度降低后的像素單元區(qū)允許像素單元之間的間隔縮小，從而增加像素單元中感光有源區(qū)的面積，進(jìn)而增加了感光有源區(qū)所占芯片總面積的比例，即像素填充率，從而提高傳感器的成像質(zhì)量，簡化了工藝流程步驟，降低了制造成本。本發(fā)明的目的是通過下述技術(shù)方案實(shí)現(xiàn)的
一種利用N型離子注入形成雙深度隔離溝道的方法，其中，包括下列步驟 提供包含像素單元區(qū)和外圍電路區(qū)的半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有襯底氧化物層；
在所述襯底氧化物層上沉積硬掩膜層；
在所述硬掩膜層上形成光刻膠層，進(jìn)行光刻，從而在所述光刻膠層的與所述像素單元區(qū)在垂直方向上的延伸區(qū)域交疊的區(qū)域中形成第一開口，在所述光刻膠層的與所述外圍電路區(qū)在垂直方向上的延伸區(qū)域交疊的區(qū)域中形成第二開口；
利用所述第一開口和所述第二開口對所述硬掩膜層進(jìn)行刻蝕并且刻蝕停止于所述襯底氧化物層，以在所述硬掩膜層的與所述像素單元區(qū)在垂直方向上的延伸區(qū)域交疊的區(qū)域中形成第三開口，同時(shí)在所述硬掩膜層的與所述外圍電路區(qū)在垂直方向上的延伸區(qū)域交疊的區(qū)域中形成第四開口，之后去除剩余的光刻膠；
通過光阻將所述像素單元區(qū)上方的和所述外圍電路區(qū)上方的所述硬掩膜層覆蓋，并同時(shí)覆蓋所述第三開口和所述第四開口，進(jìn)行光刻，移除所述外圍電路區(qū)上方的所述硬掩膜層上的光阻，并將所述第四開口予以暴露；
通過所述第四開口將N型離子注入至所述外圍電路區(qū)； 去除光阻，通過熱處理方式活化注入N型離子；
通過所述第三開口和所述第四開口分別對所述像素單元區(qū)和所述外圍電路區(qū)進(jìn)行刻蝕，所述第三開口和所述第四開口下方的所述襯底氧化物層同時(shí)也被刻蝕掉，以在所述像素單元區(qū)和所述外圍電路區(qū)內(nèi)分別形成隔離溝道，位于所述像素單元區(qū)內(nèi)的隔離溝道的深度淺于位于所述外圍電路區(qū)內(nèi)的隔離溝道的深度。上述利用N型離子注入形成雙深度隔離溝道的方法，其中，所述襯底氧化物層為
氧化硅層。上述利用N型離子注入形成雙深度隔離溝道的方法，其中，所述硬掩膜層為氮化硅層。上述利用N型離子注入形成雙深度隔離溝道的方法，其中，所述活化注入離子采用的熱處理方式為快速加熱退火方式。上述利用N型離子注入形成雙深度隔離溝道的方法，其中，所述快速加熱退火方式為在1000攝氏度的溫度條件下退火20秒鐘。上述利用N型離子注入形成雙深度隔離溝道的方法，其中，所述的通過光阻將所述像素單元區(qū)上方的和所述外圍電路區(qū)上方的所述硬掩膜層覆蓋后進(jìn)行光刻是采用負(fù)性光刻膠。上述利用N型離子注入形成雙深度隔離溝道的方法，其中，對所述像素單元區(qū)和所述外圍電路區(qū)進(jìn)行刻蝕以形成隔離溝道是采用以鹵族氣體為刻蝕劑的干法刻蝕。上述利用N型離子注入形成雙深度隔離溝道的方法，其中，所述干法刻蝕的刻蝕條件為氣壓20毫托，射頻電源頻率為13. 56兆赫茲，上電極射頻電源功率為400瓦，下電極射頻電源功率為80瓦，氯氣氣體流量為每分鐘100標(biāo)準(zhǔn)立方厘米，氧氣氣體流量為每分鐘10標(biāo)準(zhǔn)立方厘米，氦氣氣體流量為每分鐘100標(biāo)準(zhǔn)立方厘米，刻蝕時(shí)間為50秒。上述利用N型離子注入形成雙深度隔離溝道的方法，其中，位于所述外圍電路區(qū)內(nèi)的隔離溝道深度為3500埃，而進(jìn)行了離子注入的位于所述像素單元區(qū)內(nèi)的隔離溝道深度為3200埃。上述利用N型離子注入形成雙深度隔離溝道的方法，其中，所述N型離子為磷原子。上述利用N型離子注入形成雙深度隔離溝道的方法，其中，用1000電子伏特的能量將IX IO15個(gè)每平方厘米濃度的磷原子注入所述外圍電路區(qū)中。與已有技術(shù)相比，本發(fā)明的有益效果在于雙深度隔離溝道的形成允許電路設(shè)計(jì)者在不增加芯片面積的條件下增加感光有源區(qū)的面積，即增加像素的填充率，從而提高圖像傳感器芯片的圖像質(zhì)量。本發(fā)明方法不僅適用于圖像傳感器產(chǎn)品工藝，還適合其他需要雙深度隔離溝道的工藝流程。


參考所附附圖，以更加充分地描述本發(fā)明的實(shí)施例，然而，所附附圖僅用于說明和闡述，并不構(gòu)成對本發(fā)明范圍的限制。圖1是現(xiàn)成技術(shù)中CMOS圖像傳感器像素單元區(qū)的俯視示意圖2是現(xiàn)成技術(shù)形成的CMOS圖像傳感器中淺隔離溝道中產(chǎn)生缺陷的示意圖； 圖3是本發(fā)明利用N型離子注入形成雙深度隔離溝道的方法的最佳實(shí)施例的流程示意框圖4廣圖4f是本發(fā)明利用N型離子注入形成雙深度隔離溝道的方法的最佳實(shí)施例的工藝流程中每個(gè)步驟的結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面結(jié)合原理圖和具體操作實(shí)施例對本發(fā)明作進(jìn)一步說明。本發(fā)明公開了一種利用N型離子注入形成雙深度隔離溝道的方法，如圖3所示，最佳實(shí)施方式具體包括下列步驟
51.提供包含像素單元區(qū)和外圍電路區(qū)的半導(dǎo)體襯底，半導(dǎo)體襯底上形成有襯底氧化物層；
52.在襯底氧化物層上沉積硬掩膜層；
53.在硬掩膜層上形成光刻膠層，進(jìn)行光刻，從而在光刻膠層的與像素單元區(qū)在垂直方向上的延伸區(qū)域交疊的區(qū)域中形成第一開口，在光刻膠層的與外圍電路區(qū)在垂直方向上的延伸區(qū)域交疊的區(qū)域中形成第二開口；
54.利用第一開口和第二開口對硬掩膜層進(jìn)行刻蝕并且刻蝕停止于襯底氧化物層，以在硬掩膜層的與像素單元區(qū)在垂直方向上的延伸區(qū)域交疊的區(qū)域中形成第三開口，同時(shí)在硬掩膜層的與外圍電路區(qū)在垂直方向上的延伸區(qū)域交疊的區(qū)域中形成第四開口，之后去除剩余的光刻膠；
55.通過光阻將像素單元區(qū)上方的和外圍電路區(qū)上方的硬掩膜層覆蓋，并同時(shí)覆蓋第三開口和第四開口，進(jìn)行光刻，移除外圍電路區(qū)上方的硬掩膜層上的光阻，并將第四開口予以暴露；
56.通過第四開口將N型離子注入至外圍電路區(qū)；
57.去除光阻，通過熱處理方式活化注入N型離子；
58.通過第三開口和第四開口分別對像素單元區(qū)和外圍電路區(qū)進(jìn)行刻蝕，第三開口和第四開口下方的襯底氧化物層同時(shí)也被刻蝕掉，以在像素單元區(qū)和外圍電路區(qū)內(nèi)分別形成隔離溝道，位于像素單元區(qū)內(nèi)的隔離溝道的深度淺于位于外圍電路區(qū)內(nèi)的隔離溝道的深度。具體地，執(zhí)行步驟Si、S2和S3，包含像素單元區(qū)01和外圍電路區(qū)02的半導(dǎo)體襯底O上形成有襯底氧化物層1，在襯底氧化物層1上沉積硬掩膜層2 ；在硬掩膜層2上形成光刻膠層3，進(jìn)行光刻，從而在光刻膠層3的與像素單元區(qū)01在垂直方向上的延伸區(qū)域交疊的區(qū)域中形成第一開口 11，在光刻膠層3的與外圍電路區(qū)02在垂直方向上的延伸區(qū)域交疊的區(qū)域中形成第二開口 22，從而形成有源區(qū)的光阻圖形，執(zhí)行完后的效果圖如圖4a所示。進(jìn)一步地，襯底氧化物層1為氧化硅層，硬掩膜層2為氮化硅層，襯底氧化物層1 的作用為在后續(xù)刻蝕過程中保護(hù)其下面的半導(dǎo)體襯底0不被損壞。執(zhí)行步驟S4，利用第一開口 11和第二開口 22對硬掩膜層2進(jìn)行刻蝕并且刻蝕停止于襯底氧化物層1，以在硬掩膜層2的與像素單元區(qū)01在垂直方向上的延伸區(qū)域交疊的區(qū)域中形成第三開口 33，同時(shí)在硬掩膜層2的與外圍電路區(qū)02在垂直方向上的延伸區(qū)域交疊的區(qū)域中形成第四開口 44，之后去除剩余的光刻膠3，執(zhí)行完畢后的效果圖如圖4b所示。執(zhí)行步驟S5，接下來的工藝是進(jìn)行像素單元區(qū)01覆蓋的光刻。通過光阻4將像素單元區(qū)01上方的和外圍電路區(qū)02上方的硬掩膜層2覆蓋，并同時(shí)覆蓋第三開口 33和第四開口 44，進(jìn)行光刻，移除外圍電路區(qū)02上方的硬掩膜層2上的光阻，并將第四開口 44予以暴露，光刻后形成的效果圖如圖4c所示。進(jìn)一步地，通過光阻4將像素單元區(qū)01上方的和外圍電路區(qū)02上方的硬掩膜層2 覆蓋后進(jìn)行光刻是采用負(fù)性光刻膠，利用光阻4結(jié)合負(fù)性光阻的光刻工藝剛好可以把外圍電路區(qū)02暴露出來而覆蓋像素單元區(qū)01。執(zhí)行步驟S6，光刻工藝后通過第四開口 44將N型離子注入至外圍電路區(qū)02，因?yàn)橛惭谀?的存在而且像素單元區(qū)域01被光阻4覆蓋，所以N型離子5只能注入到外圍電路區(qū)域02中硬掩模層2被打開的區(qū)域，也就是第四開口 44內(nèi)，也就是需要形成隔離溝道的地方，離子注入過程中的結(jié)構(gòu)示意圖如圖4d所示。進(jìn)一步地，N型離子5為磷原子。更進(jìn)一步地，具體是采用1000電子伏特的能量將1 X IO15個(gè)每平方厘米濃度的磷原子5注入外圍電路區(qū)02中。執(zhí)行步驟S7，在完成上面的N型離子注入以后，晶圓表面的光阻4被去除，然后通過熱處理來活化注入的N型離子5，這時(shí)候注入的離子5將沿深度方向以一定的濃度分布在將要被刻蝕掉的單晶硅襯底0中，完成后的效果圖如圖4e所示。進(jìn)一步地，活化注入離子采用的熱處理方式為快速加熱退火方式。更進(jìn)一步地，快速加熱退火方式為在1000攝氏度的溫度條件下退火20秒鐘。執(zhí)行步驟S8，通過第三開口 33和第四開口 44分別對像素單元區(qū)01和外圍電路區(qū)02進(jìn)行刻蝕，第三開口 33和第四開口 44下方的襯底氧化物層1同時(shí)也被刻蝕掉，由于外圍電路區(qū)02的單晶硅中摻雜了 N型離子，所以費(fèi)米能級上升從而使得干法蝕刻的過程中硅原子更容易與蝕刻氣體中的鹵族原子如氯，溴等結(jié)合而形成易揮發(fā)的物質(zhì)，因此其蝕刻速率比沒有摻雜的像素單元區(qū)01快，這樣便在在外圍電路區(qū)02和像素單元區(qū)01內(nèi)分別形成一條淺隔離溝道021、011，位于像素單元區(qū)01內(nèi)的隔離溝道的深度淺于位于外圍電路區(qū) 02內(nèi)的隔離溝道的深度，完成后的效果圖如圖4f所示。進(jìn)一步地，對像素單元區(qū)01和外圍電路區(qū)02進(jìn)行刻蝕以形成隔離溝道011、021 是采用以鹵族氣體為刻蝕劑的干法刻蝕，干法刻蝕的刻蝕條件為氣壓20毫托，射頻電源頻率為13. 56兆赫茲，上電極射頻電源功率為400瓦，下電極射頻電源功率為80瓦，氯氣氣體流量為每分鐘100標(biāo)準(zhǔn)立方厘米，氧氣氣體流量為每分鐘10標(biāo)準(zhǔn)立方厘米，氦氣氣體流量為每分鐘100標(biāo)準(zhǔn)立方厘米，刻蝕時(shí)間為50秒。按上述干法刻蝕進(jìn)行后的外圍電路區(qū)02 內(nèi)的隔離溝道021深度為3500埃，而進(jìn)行了離子注入的像素單元區(qū)01的隔離溝道011深度為3200埃。在應(yīng)用了本發(fā)明的上述方法后，像素單元區(qū)隔離溝道的深度與原來比較降低了 8%，因此像素單元中有源區(qū)之間的間隔尺寸也可以等比例地縮小8%而不會發(fā)生溝道填充不充分的問題，避免了溝道空洞等缺陷的出現(xiàn)，像素單元間隔的縮小就實(shí)現(xiàn)了感光有源區(qū)面積增加的目的。以上對本發(fā)明的具體實(shí)施例進(jìn)行了詳細(xì)描述，但本發(fā)明并不限制于以上描述的具體實(shí)施例，其只是作為范例。對于本領(lǐng)域技術(shù)人員而言，任何對該利用N型離子注入形成雙深度隔離溝道的方法進(jìn)行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作出的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種利用N型離子注入形成雙深度隔離溝道的方法，其特征在于，包括下列步驟提供包含像素單元區(qū)和外圍電路區(qū)的半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有襯底氧化物層；在所述襯底氧化物層上沉積硬掩膜層；在所述硬掩膜層上形成光刻膠層，進(jìn)行光刻，從而在所述光刻膠層的與所述像素單元區(qū)在垂直方向上的延伸區(qū)域交疊的區(qū)域中形成第一開口，在所述光刻膠層的與所述外圍電路區(qū)在垂直方向上的延伸區(qū)域交疊的區(qū)域中形成第二開口；利用所述第一開口和所述第二開口對所述硬掩膜層進(jìn)行刻蝕并且刻蝕停止于所述襯底氧化物層，以在所述硬掩膜層的與所述像素單元區(qū)在垂直方向上的延伸區(qū)域交疊的區(qū)域中形成第三開口，同時(shí)在所述硬掩膜層的與所述外圍電路區(qū)在垂直方向上的延伸區(qū)域交疊的區(qū)域中形成第四開口，之后去除剩余的光刻膠；通過光阻將所述像素單元區(qū)上方的和所述外圍電路區(qū)上方的所述硬掩膜層覆蓋，并同時(shí)覆蓋所述第三開口和所述第四開口，進(jìn)行光刻，移除所述外圍電路區(qū)上方的所述硬掩膜層上的光阻，并將所述第四開口予以暴露；通過所述第四開口將N型離子注入至所述外圍電路區(qū)；去除光阻，通過熱處理方式活化注入N型離子；通過所述第三開口和所述第四開口分別對所述像素單元區(qū)和所述外圍電路區(qū)進(jìn)行刻蝕，所述第三開口和所述第四開口下方的所述襯底氧化物層同時(shí)也被刻蝕掉，以在所述像素單元區(qū)和所述外圍電路區(qū)內(nèi)分別形成隔離溝道，位于所述像素單元區(qū)內(nèi)的隔離溝道的深度淺于位于所述外圍電路區(qū)內(nèi)的隔離溝道的深度。
2.根據(jù)權(quán)利要求1所述的利用N型離子注入形成雙深度隔離溝道的方法，其特征在于， 所述襯底氧化物層為氧化硅層。
3.根據(jù)權(quán)利要求1所述的利用N型離子注入形成雙深度隔離溝道的方法，其特征在于， 所述硬掩膜層為氮化硅層。
4.根據(jù)權(quán)利要求1所述的利用N型離子注入形成雙深度隔離溝道的方法，其特征在于， 所述活化注入離子采用的熱處理方式為快速加熱退火方式。
5.根據(jù)權(quán)利要求4所述的利用N型離子注入形成雙深度隔離溝道的方法，其特征在于， 所述快速加熱退火方式為在1000攝氏度的溫度條件下退火20秒鐘。
6.根據(jù)權(quán)利要求1所述的利用N型離子注入形成雙深度隔離溝道的方法，其特征在于， 所述的通過光阻將所述像素單元區(qū)上方的和所述外圍電路區(qū)上方的所述硬掩膜層覆蓋后進(jìn)行光刻是采用負(fù)性光刻膠。
7.根據(jù)權(quán)利要求1所述的利用N型離子注入形成雙深度隔離溝道的方法，其特征在于， 對所述像素單元區(qū)和所述外圍電路區(qū)進(jìn)行刻蝕以形成隔離溝道是采用以鹵族氣體為刻蝕劑的干法刻蝕。
8.根據(jù)權(quán)利要求7所述的利用N型離子注入形成雙深度隔離溝道的方法，其特征在于， 所述干法刻蝕的刻蝕條件為氣壓20毫托，射頻電源頻率為13. 56兆赫茲，上電極射頻電源功率為400瓦，下電極射頻電源功率為80瓦，氯氣氣體流量為每分鐘100標(biāo)準(zhǔn)立方厘米，氧氣氣體流量為每分鐘10標(biāo)準(zhǔn)立方厘米，氦氣氣體流量為每分鐘100標(biāo)準(zhǔn)立方厘米，刻蝕時(shí)間為50秒。
9.根據(jù)權(quán)利要求8所述的利用N型離子注入形成雙深度隔離溝道的方法，其特征在于， 位于所述外圍電路區(qū)內(nèi)的隔離溝道深度為3500埃，而進(jìn)行了離子注入的位于所述像素單元區(qū)內(nèi)的隔離溝道深度為3200埃。
10.根據(jù)權(quán)利要求1所述的利用N型離子注入形成雙深度隔離溝道的方法，其特征在于，所述N型離子為磷原子。
11.根據(jù)權(quán)利要求10所述的利用N型離子注入形成雙深度隔離溝道的方法，其特征在于，用1000電子伏特的能量將IX IO15個(gè)每平方厘米濃度的磷原子注入所述外圍電路區(qū)中。
全文摘要
本發(fā)明公開了一種利用N型離子注入形成雙深度隔離溝道的方法，具體是通過對圖像傳感器外圍電路區(qū)進(jìn)行N型離子注入，利用在淺溝道隔離蝕刻過程中摻雜后的襯底硅比不摻雜襯底硅蝕刻速率高的特點(diǎn)，適當(dāng)縮短蝕刻時(shí)間來降低像素單元區(qū)的溝道深度而保證外圍電路區(qū)隔離溝道的深度不受影響，從而在芯片的不同區(qū)域形成不同深度的隔離淺溝道。在保證后續(xù)溝道填充工藝不受影響的條件下，隔離溝道深度降低后的像素單元區(qū)允許像素單元之間的間隔縮小，從而增加像素單元中感光有源區(qū)的面積，進(jìn)而增加了感光有源區(qū)所占芯片總面積的比例(即像素填充率)，從而提高傳感器的成像質(zhì)量。
文檔編號H01L27/146GK102437081SQ20111022215
公開日2012年5月2日 申請日期2011年8月4日 優(yōu)先權(quán)日2011年8月4日
發(fā)明者羅飛 申請人:上海華力微電子有限公司