專利名稱：嵌入式半導體電源模塊及封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體元件，更具體地，涉及嵌入式半導體電源模塊及封裝。
背景技術(shù)：
諸如手機、個人數(shù)據(jù)助理、數(shù)碼相機、筆記本電腦等個人電子產(chǎn)品通常包括幾個封裝半導體1(芯片以及裝配在互連基板(諸如印刷電路板和彈性基板)上的表面安裝組件。存在期望將更多的功能和性能結(jié)合至個人電子產(chǎn)品等中的持續(xù)增長的需求。而這反過來對于互連基板的設(shè)計、大小和組裝提出了更高的要求。隨著組裝元件數(shù)量的增加，基板面積和成本也會增加,然而人們卻要求越來越小的形狀因數(shù)
發(fā)明內(nèi)容
作為構(gòu)成發(fā)明的一部分，發(fā)明人已經(jīng)意識到有必要解決這些問題，并且有利地是找到能夠增加電子產(chǎn)品功能和特性而不會增加基板面積和成本且不會降低產(chǎn)品產(chǎn)量的方法。此外，作為構(gòu)成發(fā)明的一部分，發(fā)明人已經(jīng)意識到很多電子產(chǎn)品具有能夠被歸類并入幾個能夠提供特定功能的組類的幾個組件。例如，電子產(chǎn)品通常有一個或多個電源轉(zhuǎn)換電路，每個電源轉(zhuǎn)換電路典型地包括控制IC芯片、多個MOSFET和/或IGBT芯片、感應器、一個或兩個電容器以及有時還會有一個或兩個電阻器。作為另一個實例，電子產(chǎn)品可以具有模-數(shù)電路和/或數(shù)-模電路，每個模-數(shù)電路和/或數(shù)-模電路典型地包括IC芯片、幾個電阻器和電容器。而且，作為構(gòu)成發(fā)明的一部分，發(fā)明人已經(jīng)發(fā)現(xiàn)通過將電路組的組件結(jié)合至單個封裝中可以顯著減小電路組所需的基板的面積。本發(fā)明可以通過提供具有嵌入的半導體芯片和電子組件的模塊的標準組件結(jié)構(gòu)而使得能夠制造低成本、功能復雜的半導體封裝。在一個示例性實施方式中，半導體芯片封裝包括第一模塊和附接至第一模塊的第二模塊。一個或多個半導體芯片嵌入在第一模塊中，且一個或多個諸如表面安裝組件的電子組件嵌入在第二模塊中。第一模塊可以通過層壓處理形成，第二模塊可以通過層壓處理或成型處理形成。圖案化的金屬層和通孔向封裝提供了電互連并提供了芯片和封裝組件之間的電互連。第二模塊可以通過將單獨制造的模塊的互連連接盤彼此連接而附接在第一模塊上，或可以通過層壓或成型而直接附接。半導體芯片封裝可以包括第一模塊的多個實例和/或第二模塊的多個實例，其中，這些實例可以具有不同類型的芯片、組件和互連。一種示例性半導體芯片封裝包括第一模塊，其具有第一主表面、第二主表面、多個設(shè)置在其第一主表面的第一互連連接盤、多個設(shè)置在其第二主表面的第二互連連接盤、設(shè)置在第一和第二主表面之間的第一半導體芯片、設(shè)置在第一和第二主表面之間以及第一半導體芯片周圍的第一電絕緣材料層和設(shè)置在第一和第二主表面之間以及第一半導體芯片之上的第二電絕緣材料層。第一電絕緣材料層優(yōu)選地包括預浸潰材料。第一模塊還包括貫穿第二電絕緣材料層設(shè)置并電耦接至第一半導體芯片的多個導電區(qū)的多個導電通孔，以及貫穿第一和第二電絕緣材料層并電耦接至至少一些第二互連連接盤的多個導電通孔，其中，至少一個第一導電通孔電耦接至至少一個第二導電通孔,且其中，至少一個第二導電通孔電耦接至至少一個第一互連連接盤。該示例性半導體芯片封裝還包括第二模塊，其具有第一主表面、第二主表面、設(shè)置在第一和第二主表面之間的第一電子組件、以及設(shè)置在第二模塊的第一和第二主表面之間以及第一電子組件周圍的第三電絕緣材料層。第二模塊設(shè)置在第一模塊之上，其第一主表面面對第一模塊的第一主表面，且第一電子組件電通過至少一個第一模塊的第一互連連接盤電耦接至第一半導體芯片。在一個實施方式中，第二模塊還包括設(shè)置在第二模塊第一主表面的多個第三互連連接盤，第一電子組件電耦接至至少一個第三互連連接盤。此外，該實施方式中，半導體芯片封裝還包括設(shè)置在多個第三互連連接盤之間以及第一模塊的多個第一互連連接盤之間的多個導電粘合劑體。在另一個實施方式中,第二模塊層壓在第一模塊上。在該實施方式中，第一電子組件具有至少兩個設(shè)置在第一模塊的各第一互連連接盤上且附接至第一模塊的各第一互連連接盤的電接線端，且第三電絕緣材料層層壓至第二電絕緣材料層。
在另一個實施方式中，第二模塊成型在第一模塊上。在該實施方式中，第一電子組件具有至少兩個設(shè)置在第一模塊的各第一互連連接盤上并附接至第一模塊的各第一互連連接盤的電接線端，第三電絕緣材料層包括在第一電子組件和第二電絕緣材料層上成型的成型材料。將參考附圖對本發(fā)明的上述示例性實施方式和其他實施方式進行詳細描述。在附圖中，相同數(shù)字表示相同元件，并且一些元件的描述將不再重復。


圖I示出了根據(jù)本發(fā)明的第一示例性半導體芯片封裝的側(cè)視圖。圖2示出了根據(jù)本發(fā)明的示例性第一模塊的底面透視圖。圖3-4示出了根據(jù)本發(fā)明的示例性第一模塊的頂面透視圖。圖5示出了根據(jù)本發(fā)明的示例性第二模塊的底面透視圖。圖6-7示出了根據(jù)本發(fā)明的示例性第二模塊的頂面透視圖。圖8-15示出了根據(jù)本發(fā)明的制造示例性第一模塊的示例性方法。圖16-21示出了根據(jù)本發(fā)明的制造示例性第二模塊的示例性方法。圖22-23示出了根據(jù)本發(fā)明的制造第一示例性封裝的示例性方法。圖24示出了根據(jù)本發(fā)明的使用示例性的變形的第二模塊的變形的第一示例性半導體芯片封裝的頂面透視圖。圖25-28示出了根據(jù)本發(fā)明的制造示例性的變形的第二模塊的示例性方法。圖29示出了根據(jù)本發(fā)明的使用示例性的變形的第二模塊的變形的第一示例性半導體芯片封裝的頂面透視圖。圖30示出了根據(jù)本發(fā)明第二示例性半導體芯片封裝的側(cè)視圖。圖31-35示出了根據(jù)本發(fā)明第二示例性半導體芯片封裝的示例性制造方法。圖36-38示出了根據(jù)本發(fā)明的制造示例性的變形的第二示例性半導體芯片封裝的示例性方法。圖39示出了根據(jù)本發(fā)明第三示例性半導體芯片封裝的頂面透視圖。
圖40-43示出了根據(jù)本發(fā)明的制造第三示例性半導體芯片封裝的示例性方法。圖44-45示出了根據(jù)本發(fā)明的制造示例性的變形的第三示例性半導體芯片封裝的示例性方法。
具體實施方式

下文將參考附圖對本發(fā)明進行更加充分的描述，其中示出了本發(fā)明的示例性實施方式。然而，本發(fā)明可以以不同的實施方式來實施，而不應被解釋為限于這里所描述的實施方式。而是，提供這些實施方式是為了使得本公開更徹底、完整，且向本領(lǐng)域的技術(shù)人員充分傳達本發(fā)明的范圍。在附圖中，為清楚起見，可以將層的厚度和區(qū)域放大。在整個說明書中，相同的參考標號用來表示相同的元件。對不同的實施方式，元件可以具有不同的相互關(guān)系和不同的位置。還應當理解的是，當將一個層稱為位于另一層或基板“上(on)”時，其可以直接位于另一層或基板上，或也可以有介入層(intervening layer);還應當理解的是，當將一個元件(如層、區(qū)域或基板)稱作在另一元件“上”、“連接至(connected to)”、“電連接至(electrically connected to)”、“稱接至(coupled to)”或“電稱接至(electricallycoupled to) ”另一個元件時，其可以直接在其他元件上，直接連接或耦接至其他元件，或者也可有一個或多個介入元件。相對地，當將一個元件稱作“直接位于”另一元件或?qū)由稀ⅰ爸苯舆B接至”或“直接耦接至”另一元件或?qū)?，則不存在介入元件或?qū)?。這里所使用的術(shù)語“和/或”包括一個或多個相關(guān)所列項的任何及所有組合。這里使用的術(shù)語僅用于本發(fā)明的示例性目的，不應被解釋為限制本發(fā)明的含義或范圍。如在本說明書中所使用的，除非在上下文中明確表示具體實例，否則單數(shù)形式可以包括復數(shù)形式。而且，本說明書中使用的表述“包括(comprise) ”和/或“包括(comprising) ”既不限定所提及的形狀、數(shù)字、步驟、動作、操作、構(gòu)件、元件和/或它們的組，也不排除出現(xiàn)或加入一個或多個其他不同的形狀、數(shù)字、步驟、操作、構(gòu)件、元件和/或它們的組，或加入這些。為便于描述，這里使用諸如“在…之上(over)”、“在…上方(above)”、“上部(upper) ”、“在…之下(under) ”、“在…之下(beneath) ”、“在…下面(below)，，、“下部(lower) ”等的空間相關(guān)術(shù)語，以描述如圖中所示的一個元件或特征(feature)與另一元件(元件)或一個特征(特征)之間的關(guān)系。應當理解的是，除了圖中說明的定向外，空間相關(guān)術(shù)語旨在包括使用或運行中的裝置(如封裝)的不同的定向。例如，如果圖中的裝置翻轉(zhuǎn)，被描述為在其他元件或特征下面、之下((beneath))或之下((under))的元件被定向在為另一元件或特征之上或上方。因此，示例性術(shù)語“在…之上(over)”可以包括“在…上方(above) ”和“在…下面(below) ”的定向。如這里所使用的，諸如“第一”、“第二”等的術(shù)語用于描述各種構(gòu)件、組件、區(qū)域、層和/或部分。然而，很明顯，構(gòu)件、組件、區(qū)域、層和/或部分不應該由這些術(shù)語限定。這些術(shù)語僅用于將一個構(gòu)件、組件、區(qū)域、層或部分與另外的構(gòu)件、組件、區(qū)域、層或部分進行區(qū)分。因此，將要描述第一構(gòu)件、組件、區(qū)域、層或部分也可以指第二構(gòu)件、組件、區(qū)域、層或部分，而不脫離本發(fā)明的范圍。圖I示出了根據(jù)本發(fā)明的半導體芯片封裝的第一示例性實施方式100的側(cè)視圖。封裝100包括第一模塊20和設(shè)置在第一模塊20之上并附接至第一模塊20的第二模塊40。第一模塊20具有第一主表面21、與其第一主表面相對的第二主表面22以及設(shè)置在其主表面之間的多個側(cè)面。第一模塊20進一步具有設(shè)置在第一主表面21處的多個第一互連連接盤31、設(shè)置在其第二主表面22處的多個第二互連連接盤32、設(shè)置在連接盤32頂側(cè)之上模塊主表面21-22之間的第一電絕緣材料層25、設(shè)置在第一層25和第一主表面21之間的第二電絕緣材料層26以及嵌入主表面21-22之間的模塊20內(nèi)并電耦接至連接盤31和32中的至少一些的至少一個半導體芯片(在下文中示出并詳細描述)。第二模塊40具有第一主表面41、與第一主表面相對的第二主表面42以及設(shè)置在兩個主表面之間的多個側(cè)面。第二模塊40進一步具有設(shè)置在其第一主表面41處的多個互連連接盤51、設(shè)置在第二主表面42處的散熱器結(jié)構(gòu)(heat spreader structure) 52、設(shè)置在連接盤51頂側(cè)之上模塊主表面41-42之間的第一電絕緣材料層45、設(shè)置在第一層45和第一主表面42之間的第二層46以及嵌入在其主表面41-42之間的第二模塊40內(nèi)并電耦接至連接盤51中的至少一些的至少一個電子組件(在下文中示出并詳細描述)。至少一個電子組件通過第一模塊20的一個或多個第一互連連接盤31電耦接至至少一個半導體芯片。第二模塊40中的電子組件可以包括表面安裝電阻器、表面安裝電容器以及表面安裝感應器，它們均為無源電子組件。第二模塊40具有一組面向第一模塊20的各組第一連接盤31的第一互連連接盤51，并通過導電粘合劑的各體60電耦接。導電粘合劑可以包括焊料、銀膏等。 圖2示出了具有設(shè)置在第二主表面22處的連接盤32的第一模塊20的底面透視圖，圖3示出了具有設(shè)置在第一主表面21處的互連連接盤31和互連跡線37、38、38A和38B的第一模塊20的頂面透視圖。如上所指出的，電絕緣層25和26設(shè)置在模塊的第一和第二主表面21-22之間。圖4示出了具有以透視狀態(tài)示出的層25和26的第一模塊20的頂面透視圖。在圖4中可明顯看出，第一模塊20還包括第一半導體芯片34、第二半導體芯片35和第三半導體芯片36，每個芯片均設(shè)置在模塊的主表面21-22之間。芯片34-36的背面可以附接至模塊的用作芯片附接焊盤的大連接盤32。第一電絕緣材料層25設(shè)置在模塊的主表面21-22之間以及半導體芯片34-36的周圍，第二電絕緣材料層26設(shè)置在第一層25和第一主表面21之間以及每個半導體芯片34-36的頂面之上。第一電絕緣材料層25可以包括預浸潰材料，其切割有用于在芯片34-36周圍設(shè)置層25的開口。如本領(lǐng)域中已知的，預浸潰材料為一種包括浸潰有液體樹脂(例如，粘合材料)的固態(tài)編織纖維板的復合材料?？梢詫⒁后w樹脂固化成中間固化狀態(tài)或最終固化狀態(tài)，以將纖維粘合在一起，從而纖維的排列或編織基本上保持其形狀。第二電絕緣材料層26可以包括將連接盤31粘合至第一層25和/或芯片34-36的粘接材料。模塊20還包括各種將半導體芯片34-36彼此電互連以及電互連至連接盤31_32的結(jié)構(gòu)以及將選定的連接盤31和32相互互連的結(jié)構(gòu)。具體地，模塊20具有多個第一導電通孔28，這些導電通孔貫穿第二電絕緣材料層26設(shè)置并將至少一些第一互連連接盤31電連接至多個半導體芯片34-36的頂面處的導電區(qū)。這些通孔對半導體芯片提供了連接。模塊20還具有多個第二導電通孔29，這些導電通孔貫通第一和第二電絕緣材料層25-26并將將至少一些第一互連連接盤31電連接至第二主表面22處的至少一些第二互連連接盤32。通孔29使得通過一些連接盤31形成從連接盤32至第二模塊40的電連接。而且，與多個設(shè)置在第一主表面21的電信號跡線38協(xié)作，通孔29使得能夠從連接盤32至半導體芯片34-36形成電連接，如圖3中的跡線38A所示。也就是說，信號跡線38可以被耦接至一個或多個連接盤31和一個或多個通孔28，如圖3中的跡線38B所示。連接盤31和跡線38使得能夠從第二模塊40至半導體芯片34-36形成電連接，如圖3中的跡線38C所示。模塊20還具有電信號跡線37，這些電信號跡線37與一些通孔28導通，使得能夠在半導體芯片34-36之間形成電連接。可以從很多方面將跡線37-38與連接盤31進行區(qū)分。首先，跡線37或38可以具有長度尺寸，其為平行于電信號的電流的尺寸，比跡線的寬度尺寸(其為垂直于由跡線傳輸?shù)碾娦盘柕碾娏鞯某叽?大5倍或更多。其次，跡線37-38可以具有基本上小于連接盤31支承基板之間的焊接互連或?qū)щ娬澈线B接所需的寬度尺寸，諸如為小于250微米的寬度尺寸、小于100微米的寬度尺寸，甚至小于50微米的寬度尺寸。第三，跡線37-38在沿著其長度尺寸的多個點處可以具有一個或多個90度彎曲。第四，跡線37可以將兩個或多個嵌入式芯片的導電區(qū)電耦接在一起。如下文所詳細描述的，第一模塊20可以由以下三個薄層構(gòu)成(1)薄導電箔的基層，半導體芯片附接至該基層且由該基層形成連接盤32 ; (2)用粘合劑(例如，“預浸料坯”)預浸潰的電絕緣材料的薄層(層25)，其設(shè)置在基導電箔之上且具有位于半導體芯片周圍的切口(cut-out);以及(3)涂覆粘合劑的頂導電箔，設(shè)置在電絕緣層和半導體芯片之上，頂箔的粘合劑側(cè)(層26)面對半導體芯片。導電通孔28形成在頂箔和半導體芯片34-36之 間，導電通孔29形成在頂箔和基箔之間。頂箔和基箔可以被圖案化蝕刻而在主表面21-22處的箔中形成互連連接盤31-32和電跡線37-38。連接盤31-32和跡線37-38可以具有40微米或更小的厚度，甚至可以具有20微米或更小的厚度(相對地，典型的引線幀具有為100微米或更大的厚度)。第一電絕緣層25的厚度可以等于最厚的半導體芯片的厚度加上芯片之下的粘合劑的厚度，其總的范圍典型地為125微米至700微米，更典型地為225微米至550微米。第二電絕緣層26可以具有在25微米至125微米范圍內(nèi)的厚度。因此，通過該結(jié)構(gòu)，可以將第一模塊20形成為非常薄，比引線幀基封裝更薄，并在半導體芯片和模塊的連接盤之間有優(yōu)良的電互連。第一模塊20的厚度可以為O. 45mm或更小，其具有足夠的彈性以符合母板或彈性電路板的非平坦表面，而且可以通過帶狀基制造處理被制造成模塊卷。第一模塊20的結(jié)構(gòu)還無需昂貴的成型處理，從而降低了制造成本。用來形成模塊20的三層能夠很容易地經(jīng)受焊接處理的高溫(優(yōu)于很多成型封裝)，且在必要時，使得封裝100能通過將模塊20重新焊接到第二模塊的不同實例而被重新加工。作為優(yōu)于引線幀基封裝的一個優(yōu)點，對于第一模塊20，可以在基箔和頂箔兩者中形成互連跡線，對于第二模塊40 (以下所描述)，在基箔中形成互連跡線，這使得具有更高的互連跡線密度以及更高的功能性。此夕卜，可以在每個芯片34-36之下限定大的連接盤32，由此可以將大的連接盤32附接至相對的母板的散熱器上，從而增強了芯片的熱冷卻。圖5示出了具有設(shè)置在第一主表面41處的互連連接盤51和互連跡線57的第二模塊40的底面透視圖，而圖6示出了具有設(shè)置在第二主表面42上的散熱器52的第二模塊的頂面透視圖。如上所示，電絕緣層45和46設(shè)置在模塊的第一和第一主表面41-42之間。圖7以透視狀態(tài)示出了具有第一層45的第二模塊40的頂面透視圖，其中，省略了第二層46和散熱層52。在圖7可以明顯看出，第二模塊40還包括第一電子組件54、第二電子組件55和第三電子組件56，每個電子組件均設(shè)置在模塊的主表面41-42之間。每個電子組件可以包括表面安裝電阻器、表面安裝電容器、表面安裝感應器或其他類型的具有兩個或多個端子的電子組件。例如，較小的組件54-55可以包括電容器，而較大的組件56可以包括感應器。這些均為離散的無源電子組件的實例。組件54-56的端子的下側(cè)可以附接至模塊的選定的連接盤51的頂側(cè)。第一電絕緣材料層45設(shè)置在連接盤51的頂側(cè)之上、模塊的主表面41-42之間以及組件54-56的周圍，第二電絕緣材料層46設(shè)置在第一層45和第二主表面42之間以及每個組件54-56的頂面之上。第二層46用于在散熱器52包括金屬時將組件54-56的端子的頂側(cè)與散熱器電絕緣。可以通過樹脂涂覆銅箔來實現(xiàn)第二層46和散熱器52，其中，銅箔提供散熱器52，而銅箔上的樹脂層提供第二層46。樹脂層為將散熱器52粘結(jié)至第一層45和一個或多個組件54-56 (當組件足夠高而達到樹脂層時)的電絕緣材料粘合劑(electrically insulating material and an adhesive)。第一電絕緣材料層 45可以包括預浸潰材料，其被切割為具有用來將第一層45安裝在組件54-56之上和周圍的開口。這樣的預浸潰材料如上所述。參考圖5和7，連接盤51的底面在第一模塊20的選定連接盤31處提供了組件54-56至第一模塊的電連接。第二模塊40還可以包括用來連接至第一模塊20上的對應連接盤31的虛擬連接盤51-d。虛擬連接盤51-d沒有電耦接至第二模塊40中的任何組件，從而包括一個電隔離島。以類似的方式，虛擬連接盤31-d沒有電耦接至第一模塊20中的任何芯片。由于模塊20和40很薄，所以它們可以非常柔軟，如果在模塊的所有角落和邊緣初沒有附接在一起，則可以很容易地彼此分離。如圖7所示，組件54-56集中在第二模塊40對角線左邊的一半，用于組件的連接盤51將模塊的這一半很好地附接至第一模塊20。另一方面，在第二模塊40的該實例的對角線右邊的一半沒有組件，但這一半中的虛擬連接盤51-d將模塊的這一半很好地附接至第一模塊20。除了連接盤51之外，第二模塊40還可以包括一個或多個信號跡線57,將一個或多個組件54-56彼此電連接。在這種情況下，信號跡線57在其各端子處將組件54和56電耦接在一起。如下文所詳細描述的，第二模塊40可以由以下三個薄層構(gòu)成(1)薄導電箔的基層，其上附接有電子組件，并由該基層形成連接盤51，電子組件的端子電耦接至連接盤51 ；
(2)用粘合劑(例如，“預浸料坯”)預浸潰的電絕緣材料薄層(層45)，其設(shè)置在基導電箔之上并具有位于電子組件周圍的切口 ；以及(3)涂覆粘合劑的頂導電箔，其設(shè)置在電絕緣層和組件54-56之上，頂箔的粘合劑側(cè)(層46)朝向組件54-56?；梢员粓D案化蝕刻以在主表面41處的箔中形成互連連接盤51和電跡線57。通過該結(jié)構(gòu)，可以將第二模塊40形成為非常薄，并在模塊的電子組件和連接盤中具有優(yōu)良的電互連。連接盤51和跡線37可以具有40微米或更小的厚度，甚至可以具有20微米或更小的厚度，散熱器52可以具有在20至80微米范圍內(nèi)的厚度。第一電絕緣層45的厚度可等于最厚的電子組件的厚度加上在所述組件之下的粘合劑的厚度，其總的范圍典型地在200微米至1500微米之間，更典型地在400微米和750微米之間。第二電絕緣層46可以具有在25微米至125微米的厚度范圍內(nèi)的厚度。因此，第二模塊40可以具有O. 9mm或更小的厚度，并且其具有足夠的彈性以符合母板或彈性電路板的非平坦表面，而且可以通過帶狀基制造處理被制造成模塊卷。因此，封裝100的總厚度可以為I. 4mm或更小。第二模塊40的結(jié)構(gòu)還無需昂貴的成型處理，從而降低了制造成本。用來形成模塊40的三層能夠很容易經(jīng)受焊接處理的高溫(優(yōu)于很多成型封裝)，且在必要時，使得封裝100能通過將模塊40重新焊接到第一模塊的不同實例而被重新加工。作為上述的優(yōu)點，對于第二模塊40，互連跡線57可以形成在基箔和頂箔中，以補充在第一模塊20的箔中制作的跡線，從而使得具有更高的互連跡線密度以及更高的功能性。此外，散熱器52非?？拷娮咏M件54-56以提高這些組件的熱冷卻。作為模塊20和40的結(jié)構(gòu)的另一優(yōu)點，每個模塊可分別進行電測試，如果它們正常地發(fā)揮功能，則其后將它們組裝在一起，從而提高封裝100的整體產(chǎn)量。此外，在封裝100中可以包括像模塊20的附加模塊，以增強功能性，這些附加模塊可以包括半導體芯片和電子組件的混合。圖8-15示出了制造第一模塊20的示例性方法。參考圖8，將粘合劑體23設(shè)置在導電箔30的選定位置，S卩，芯片34-36附接的位置。這里可以使用絲網(wǎng)印刷。導電箔30可以包括裸銅箔，粘合劑可以包括非導電性環(huán)氧樹脂、導電性金屬填充環(huán)氧樹脂(例如，銀膏)或焊膏。箔30可以具有40微米或更小的厚度，甚至可以具有20微米或更小的厚度(相對地，典型的引線幀具有100微米或更大的厚度)。參考圖9，在各粘合劑體23上設(shè)置半導體芯片34-36，并諸如通過粘合劑固化或焊料回流(這兩種方式均可以通過將體23暴露至170°C以上的高溫下進行)將粘合劑固化。當將焊料用于體23時，其熔融溫度比用于體60的導電粘合劑(如焊料)的熔融溫度高，從而便于封裝100的再加工。固化的粘合劑體23的厚度可以是50微米或更小。參考圖10，將具有形成在其中的多個開口 24的電絕緣材料層25設(shè)置在導電箔的暴露的區(qū)域上，開口 24設(shè)置在芯片34-36的周圍。開口 24的尺寸稍 微大于其所包圍的各芯片34-36的尺寸，層25的厚度等于或大于最厚的芯片的厚度或為最厚芯片和其下的粘合劑材料體23的厚度的組合厚度。層25可以包括用部分固化的粘合樹脂(例如，B-階樹脂)預浸潰的材料或所謂的“預浸料坯”材料。該層的后續(xù)加熱，諸如通過隨后的層壓處理，允許層25表面處的部分固化的樹脂粘合至箔30和第二層26，并在粘合至箔30和第二層26的狀態(tài)下完全固化。參考圖11，在第一層25和芯片34-36之上設(shè)置具有下部樹脂層26的導電箔層27的復合層，且對其進行真空層壓。層26是電絕緣的，并且可以包括部分固化樹脂。層壓處理以高溫提供了充足的熱量，從而使第二層26粘合至第一層25、芯片34-36以及層27，且使第一層25粘合至導電箔30和第二層26。箔27可以具有40微米或更小的厚度，甚至可以具有20微米或更小的厚度。第二電絕緣層26可以具有25微米至125微米范圍內(nèi)的厚度。參考圖12，通過激光打孔(例如，CO2激光打孔)貫穿層25-27直到開口到達芯片34-36的上表面或箔30的上表面來形成多個開口 39。參考圖13，諸如通過濺射、電鍍或濺射一個薄層隨后電鍍一個厚層的組合用導電材料來填充開口 39。電鍍可以包括化學鍍處理，電解電鍍處理(使用電流源)或二者的組合(例如，在化學鍍形成一個薄層之后通過電解電鍍形成一個較厚的層)。在電鍍之前，層25和26的暴露面可以采用傳統(tǒng)的用于非導電材料的預鍍?nèi)芤哼M行處理。執(zhí)行濺射和/或電鍍處理以用導電材料填充開口 39，該導電材料將芯片34-36的導電區(qū)與頂箔27電連接，并將底箔30和頂箔27電連接。參考圖14，對箔27和30的暴露面進行圖案化蝕刻以限定連接盤31-32和跡線37-38。圖案化蝕刻處理可以包括，在箔27和30的暴露的表面上絲網(wǎng)印刷圖案化抗蝕刻掩模，將箔的暴露的表面暴露至化學蝕刻劑，隨后用溶劑去除抗蝕刻掩模。如圖15所示，與通過引線幀沖壓生成的直的表面相比，蝕刻處理生成了具有曲線表面CS的連接盤31-32和跡線37-38，通常，曲面CS在靠近層25或?qū)?6處向外伸展。上述每種處理，單獨而言，是本領(lǐng)域所熟知的并且可以由本領(lǐng)域的普通技術(shù)人員實施而不需要過度實驗?？紤]這里的發(fā)明，本領(lǐng)域的普通技術(shù)人員可以實施上述組合和處理順序而不需要過度實驗。此外，可以將箔和層設(shè)置為以一個或多個機械鏈進行處理的材料帶，從而組合的材料帶提供第一模塊20的多個實例，該材料帶可以在處理末端或工序中某個點處的組合帶中分開(如“分離”)。該帶處理使得生產(chǎn)成本降低。圖16-21示出了制造第二模塊40的示例性方法。參考圖16，可以將導電粘合劑體43設(shè)置在導電箔50的選定位置，S卩，電子組件54-56的端子附接的地方。這里可以使用絲網(wǎng)印刷。導電箔50可以包括裸銅箔，導電粘合劑可以包括導電性金屬填充環(huán)氧樹脂(如銀膏)或焊膏。箔50可以具有40微米或更小的厚度，甚至可以具有20微米或更小的厚度。參考圖17，將組件54-56設(shè)置在箔50上，使得它們的端子接觸各導電粘合劑體43，并諸如通過粘合劑固化或焊料回流(這兩種方式均可以通過將體43暴露至170° C以上的高溫下進行)來固化導電粘合劑。固化的粘合劑體43可以具有50微米或更小的厚度。作為另一種方法，組件54-56可以包括端子預涂覆有粘合劑材料體43的表面安裝組件。在這種情況下，組件54-56可以設(shè)置在箔50上，而不必首先將體43設(shè)置在箔50上，然后如前面一樣將導電粘合劑固化。在任一種情況下，當將焊料用于體43，其熔融溫度(如260°C的回流溫度)高于用于體60的導電粘合劑(如焊料)的熔融溫度，從而便于封裝100的再加工(例如，將第二模塊40從第一模塊20去除，隨后將另一個第一模塊20附接在第二模塊40上，或?qū)⒘硪粋€第二模塊40附接在第一模塊20上)。參考圖18，在導電箔50的暴露區(qū)域上設(shè)置具有多個形成在其中的開口的電絕緣材料層45，開口 44設(shè)置在組件54-56的周圍。開口 44的尺寸可以稍微大于它們所包圍的組件54-56的尺寸，層45的厚度可以等于或大于最厚組件(例如，組件56)的厚度或為最厚芯片和其下的導電粘合劑材料體43的厚度的組合厚度。層45可以包括用部分固化的粘合劑樹脂(如B-階樹脂)預浸潰的材料或所謂的“預浸料坯”材料。該層的后續(xù)加熱，諸如通過隨后的層壓處理，允許層45表面處的部分固化的樹脂粘合至箔50和第二層46，且完全固化為粘接至箔50和第二層46的狀態(tài)。參考圖19，在第一層45和組件54-56之上設(shè)置具有下部樹脂層46的散熱器層52，并對其進行真空層壓。樹脂層46是電絕緣的并可以包括部分固化的樹脂。層52可以包括金屬箔，諸如銅箔。層壓處理以高溫提供了充足的熱量，以使得第二層46粘合至第一層45、組件54-56以及層52，且使第一層45粘接至導電箔50和第二層46。層52可以具有在40微米至80微米范圍內(nèi)的厚度，層46可以具有在25微米至125微米范圍內(nèi)的厚度，從而在固化過程中，可以填充組件54和具有樹脂層46層的52之間的間隙。在組件54和具有樹脂層46的金屬層52之間的間隙較大的情況下，可以增加一個處理步驟，即，在放置涂覆有銅層52的樹脂銅(RCC)和樹脂層46之前用環(huán)氧樹脂絲網(wǎng)印刷以填充該間隙。參考圖20，對箔50的暴露的表面進行圖案化蝕刻以限定連接盤51和跡線57。圖案化蝕刻處理可以包括，在箔50的暴露的表面上絲網(wǎng)印刷圖案化抗蝕掩模，將箔的暴露的表面暴露至化學蝕刻齊U，隨后用溶劑去除抗蝕掩模。如圖21所示，與引線幀沖壓生成的直的表面相比，蝕刻處理生成了邊緣具有曲線表面CS的連接盤51，通常，曲面CS在靠近層45處向外伸展。上述每種處理，單獨而言，是本領(lǐng)域所熟知的并且可以由本領(lǐng)域的普通技術(shù)人員實施而不需要過度實驗。考慮這里的發(fā)明，本領(lǐng)域的普通技術(shù)人員可以實施上述組合和處理順序而不需要過度實驗。此外，可以將箔和層設(shè)置為以一個或多個機械鏈進行處理的材料帶，從而組合的材料帶提供第二模塊40的多個實例，該材料帶可以在處理末端或工序中某個點處的組合帶中分開(如“分離”)。該帶處理使得生產(chǎn)成本降低。
圖22-23示出了從第一模塊20和第二模塊40制造封裝100的示例性方法。參考圖22，在第一模塊20的導電連接盤31上設(shè)置導電粘合劑體60。這里可以使用絲網(wǎng)印刷。導電粘合劑60可以包括導電性金屬填充環(huán)氧樹脂(例如，銀膏)或焊膏。作為另一種方法，可以將體60設(shè)置在第二模塊40的連接盤51上。參考圖23，將模塊20和40 (體60位于它們各自的連接盤之間)組裝在一起，并以高溫施加熱量以使得體60固化，并將相對的連接盤保持在一起且將它們彼此電耦接。該處理可以包括粘合劑固化或焊料回流，它們均可以通過將體60暴露在超過170°C (固化溫度)的高溫下來進行，也可通過用于焊膏的回流處理(例如，260°C )來進行。固化的粘合劑體60的厚度可以是50微米或更小。在封裝100的一個變形實施方式中，散熱器52可以從第二模塊40省略，使得變形的第二模塊40’的頂面如圖24所示。較大組件56的頂面被暴露。較小組件54-55的頂面可以由設(shè)置在開口 44(權(quán)利要求中稱為剩余開口)頂部的電絕緣材料體48覆蓋。第二模塊40’可以采用圖16-18所示的用于模塊40的處理來構(gòu)造。在層45設(shè)置在箔50上之后，使用層壓工具以及設(shè)置在層45和該層壓工具之間的釋放層(release layer)將其層壓在箔50上，如圖25所示。層壓處理之后，去除釋放層。上述用于第二模塊40的層壓處理也可用于此。如圖26所示，可以將層45的高度降低至最高組件46的高度。接下來，如圖26 所示，將絕緣材料48設(shè)置在開口 44的剩余部(其設(shè)置在較小組件54-55之上)，以填充開口，如圖27所示。為此，可以在層45的頂面上絲網(wǎng)印刷樹脂，并其后將其固化。這里，可以如上述圖20中用于模塊40那樣將箔層50圖案化蝕刻，從而提供連接盤51和跡線57，由此完成模塊4(V，如圖28所示。如圖29所示，可以以如上所述將第二模塊40與第一模塊20組裝相同的方式，將第二模塊40’與第一模塊20組裝。盡管在上述封裝實施方式中分別制造了第一模塊20和第二模塊40，但是在根據(jù)本發(fā)明的另一個封裝實施方式中，第二模塊以去除粘合劑體60和第二模塊的連接盤51的方式形成在第一模塊20之上。該實施方式作為圖30中的封裝200示出，其中，第二模塊240形成在第一模塊20的頂部。除了連接盤51之外，模塊240包括與模塊40相同的組件。盡管封裝200不允許通過用新的實例選擇性地替換一個模塊來重加工封裝(這為封裝100的一個優(yōu)點)，封裝200的優(yōu)點在于為減少了處理步驟，并仍然具有制造處理的靈活性。封裝100和200都降低了成型成本。圖31-35示出了制造第二模塊240和封裝200的示例性方法。參考圖31，可以將導電粘合劑體43設(shè)置在第一模塊20的連接盤31的選定位置上，即，電子組件54-56的端子附接的地方。這里可以使用絲網(wǎng)印刷。導電粘合劑可以包括導電性金屬填充環(huán)氧樹脂(如銀膏)或焊膏。參考圖32，將組件54-56設(shè)置在選定的連接盤31上，使得它們的端子接觸各導電粘合劑體43，并諸如通過粘合劑固化或焊料回流(這兩種方式均可以通過將體43暴露至超過170°C的高溫下來進行)來固化導電粘合劑。作為另一方法，組件54-56可以包括端子預涂覆有粘合劑材料體43的表面安裝組件。在這種情況下，可以將組件54-56設(shè)置在第一模塊20的選定連接盤31上，而無需首先將體43設(shè)置在這些連接盤上，然后可以像前面一樣將導電粘合劑固化。固化的體43可以具有如前所述的厚度。參考圖33，將具有多個形成在其中的開口的電絕緣層45設(shè)置在第一模塊20的第一主表面21的暴露的部分上,開口 44設(shè)置在組件54-56的周圍。開口 44的尺寸可以稍微大于其所包圍的組件54-56的尺寸，層45的厚度可以等于或大于最厚組件(例如，組件56)的厚度或為最厚組件和其下的粘合劑材料體43的厚度的組合厚度。層45可以包括用部分固化的粘合樹脂(如B-階樹脂)預浸潰的材料或所謂的“預浸料坯”材料。該層的后續(xù)加熱，諸如通過隨后的層壓處理，允許層45表面處的部分固化的樹脂粘合至第一模塊20的主表面21和第二層46,且在粘合至第一模塊20的第一表面21和第二層46的狀態(tài)下完全固化。參考圖34，在第一層45和組件54-56上設(shè)置具有下部樹脂層46的散熱器層52，并對其進行真空層壓。所得的封裝200如圖35所示。樹脂層45是電絕緣的，且可以包括部分固化樹脂。層52可以包括金屬箔，諸如銅箔。層壓處理以高溫提供充足的熱量，以使得第二層46粘合至第一層45、組件54-56以及層52，且使第一層45粘合至第一模塊20的暴露的第一主表面21和第二層46。層46和52可以具有如前所述的厚度，在固化處理中可以填充組件54和具有樹脂層46的層52之間的間隙。在組件54和具有樹脂層46的金屬層52之間間隙較大的情況下，可以增加一個處理步驟，即，在放置涂覆有銅層52的樹脂銅(RCC)和樹脂層46之前用環(huán)氧樹脂絲網(wǎng)印刷以填充該間隙。上述每種處理，單獨而言，是本領(lǐng)域所熟知的并且可以由本領(lǐng)域的普通技術(shù)人員 實施而不需要過度實驗?？紤]這里的發(fā)明，本領(lǐng)域的普通技術(shù)人員可以實施上述組合和處理順序而不需要過度實驗。此外，可以將上述第一模塊、材料層和箔設(shè)置為以一個或多個機械鏈進行處理的材料帶，從而組合的材料帶提供封裝200的多個實例，該材料帶可以在處理末端或工序中某個點處的組合帶中分開(如“分離”)。該帶處理使得生產(chǎn)成本降低。在封裝200的一個變形實施方式中，散熱器52可從第二模塊240省略，變形的第二模塊240’(圖38所示)的頂面與圖24中所示的變形的模塊40’相同。較大組件56的頂面暴露。較小組件54-55的頂面可以由設(shè)置在開口 44頂部的電絕緣材料體48覆蓋。第二模塊240’可以采用圖31-33所示的用于模塊240的處理來形成，進一步的處理如圖36-38所示。在層45設(shè)置在第一模塊20的第一主表面21上之后，使用層壓工具和設(shè)置在層45和該層壓工具之間的釋放層將其層壓在箔50上，如圖36所示。在層壓處理之后，去除釋放層。上述用于第二模塊40的層壓處理可用于此。可以將層45的高度降低至最高組件46的高度，如圖37所示。接下來，如圖37所示，將絕緣材料48設(shè)置在開口 44的剩余部(其設(shè)置在較小組件54-55之上)中，從而填充開口，如圖38所示。為此，在層45的頂面上樹脂上絲網(wǎng)印刷樹脂，其后將其固化。這就完成了模塊240’和封裝200’，如圖38所示。在根據(jù)本發(fā)明的另外的封裝實施方式中，第二模塊以去除粘合體60和第二模塊(如模塊240)的連接盤51的方式形成在第一模塊20之上，使用成型材料代替層45，且選擇性地省略散熱器52。作為圖39中的封裝300示出了該實施方式，其中，第二模塊340形成在第一模塊20的頂部。包括表面安裝感應器的大組件56的頂面通過模塊340的第二主表面42處的成型材料而暴露。這使得能夠?qū)⒕哂蟹菍щ姳砻娴臒岢粮浇又两M件的頂面，以提高冷卻效率。封裝300使用用于特定芯片和組件的嵌入式處理和成型處理的優(yōu)勢，以降低整個成本。在這種情況下，成型處理用于表面安裝組件而不是絲焊組件(wirebondcomponent)，并且由于無需考慮絲焊破裂，所以可以以高穩(wěn)定性較快地執(zhí)行成型處理。另一方面，通過用于第一模塊的嵌入式處理為半導體芯片提供了更可靠的互連。圖40-43示出了制造第二模塊340和封裝300的示例性方法。參考圖40，可以將粘合劑體43設(shè)置在第一模塊20的連接盤31的選定位置上，即，電子組件54-56的端子附接的地方。這里可以使用絲網(wǎng)印刷。導電粘合劑可以包括導電性金屬填充環(huán)氧樹脂(例如，銀膏)或焊膏。參考圖41，在選定連接盤31上設(shè)置組件54-56，使得它們的端子接觸各導電粘合劑體43，并且諸如通過粘合劑固化或焊料回流(兩種方式都可以通過將體43暴露至超過170°C的高溫下進行)來將導電粘合劑固化。作為另一種方法，組件54-56可以包括端子預涂覆有粘合劑材料體43的表面安裝組件。在這種情況下，可以將組件54-56設(shè)置在第一模塊20的選定連接盤31上，而不必首先將體43設(shè)置在這些連接盤上，然后向前面一樣將導電粘合劑固化。參考圖42，在使用成型板(molding plate)來限定電絕緣成型材料體345的頂面的傳統(tǒng)成型處理中，在第一模塊20的主表面21之上以及組件54-56之上和周圍設(shè)置體345。體345的側(cè)面可以由成型板中的突出部限定，或可以以封裝和模塊帶一起制造多個封裝300和模塊340，并且可以通過切割出來(如分離)來限定體345和模塊340和20的側(cè)面。圖43中示出了完成的封裝300的側(cè)視圖。
在封裝300的變形實例中，第二模塊340的高度增大，以覆蓋組件56的頂面，如圖45中的變形封裝300’所示。要實現(xiàn)這一點，在成型處理中對模型板進行上向調(diào)整，如圖44所示。除上述優(yōu)點之外，由于箔和通孔結(jié)構(gòu)，以及因為箔的厚度更小(與引線幀相比)和通孔的尺寸更小而導致的結(jié)構(gòu)的更緊湊的尺寸，封裝100、200和300均具有提供高密度和高可靠信號互連的優(yōu)點。由于信號線中的寄生電感和電容的降低，更小的尺寸還提高了封裝的電速度特性。此外，因為散熱器52 (或電子組件的暴露)以及半導體芯片附接至大的連接盤31，從而實現(xiàn)了優(yōu)良的熱性能。任何“一(a)”、“一(an)”和“該(the) ”的敘述旨在表示一個或多個，除非特別指
出相反意思。這里所采用的術(shù)語和表述均用作描述性的術(shù)語，不表示限制，且無意用此類術(shù)語和表述排除所述和所示特征的等同替換，應當意識到的是，在本發(fā)明所要求的范圍內(nèi)，可進行各種變形。此外，本發(fā)明一個或多個實施方式的一個或多個特征可與本發(fā)明其他實施方式的一個或多個特征進行組合，而不脫離本發(fā)明的范圍。盡管已經(jīng)通過示出的實施方式對本發(fā)明進行了具體地說明，但是應該理解的是，各種修改、變形、改進和等同設(shè)置可以基于本公開而進行，并且意在在本發(fā)明和所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種半導體芯片封裝，包括第一模塊，具有第一主表面、第二主表面、設(shè)置在其第一主表面處的多個第一互連連接盤、設(shè)置在其第二主表面處的多個第二互連連接盤、設(shè)置在所述第一主表面和所述第二主表面之間的第一半導體芯片、設(shè)置在所述第一主表面和所述第二主表面之間以及所述第一半導體芯片周圍的第一電絕緣材料層、設(shè)置在所述第一層和所述第一主表面之間以及所述第一半導體芯片之上的第二電絕緣材料層、貫穿所述第二電絕緣材料層設(shè)置并電耦接至所述第一半導體芯片的多個導電區(qū)的多個第一導電通孔，以及貫穿所述第一電絕緣材料層和所述第二電絕緣材料層設(shè)置并電耦接至至少一些所述第二互連連接盤的多個第二導電通孔，其中，至少一個第一導電通孔電耦接至至少一個第二導電通孔，且其中至少一個第二導電通孔電耦接至至少一個第一互連連接盤；以及第二模塊，具有第一主表面、第二主表面、設(shè)置在所述第二模塊的第一主表面和第二主表面之間的第一電子組件、設(shè)置在所述第二模塊的第一主表面和第二主表面之間以及所述第一電子組件周圍的第三電絕緣材料層，其中，所述第二模塊設(shè)置在所述第一模塊之上，其第一主表面面對所述第一模塊的第一主表面，且其中，所述第一電子組件通過所述第一模塊的至少一個第一互連連接盤電耦接至所述第一半導體芯片。
2.根據(jù)權(quán)利要求I所述的半導體芯片封裝，其中，所述至少一個第一導電通孔通過設(shè)置在所述第一模塊的第一主表面上的電信號跡線電耦接至所述至少一個第二導電通孔。
3.根據(jù)權(quán)利要求I所述的半導體芯片封裝，其中，所述第一模塊還包括第二半導體芯片，設(shè)置在其第一主表面和第二主表面之間，所述第一電絕緣材料層還設(shè)置在所述第二半導體芯片的周圍，且所述第二電絕緣材料層還設(shè)置在所述第二半導體芯片之上；多個第三導電通孔，貫穿所述第二電絕緣材料層設(shè)置并電耦接至所述第二半導體芯片的多個導電區(qū)；以及電信號跡線，設(shè)置在所述第一模塊的第一主表面上，并電耦接至第一導電通孔和第三導電通孔。
4.根據(jù)權(quán)利要求I所述的半導體芯片封裝，其中，所述第一互連連接盤和所述第二互連連接盤具有40微米或更小的厚度。
5.根據(jù)權(quán)利要求I所述的半導體芯片封裝，其中，所述第一電絕緣材料層包括用液體樹脂浸潰的纖維板。
6.根據(jù)權(quán)利要求I所述的半導體芯片封裝，還包括設(shè)置在所述第二模塊的第二主表面處以及所述第一電子組件之上的金屬層。
7.根據(jù)權(quán)利要求I所述的半導體芯片封裝，還包括多個第三互連連接盤，設(shè)置在所述第二模塊的第一主表面處，所述第一電子組件電耦接到至少一個所述第三互連連接盤；以及多個導電粘合劑體，設(shè)置在多個所述第三互連連接盤和多個所述第一互連連接盤之間。
8.根據(jù)權(quán)利要求7所述的半導體芯片封裝，其中，所述導電粘合劑包括具有第一熔融溫度的焊料，且其中所述第一電子組件通過具有第二熔融溫度的焊接材料附接至至少一個所述第三互連連接盤，所述第二熔融溫度高于所述第一熔融溫度。
9.根據(jù)權(quán)利要求7所述的半導體芯片封裝，其中，至少一個所述第三互連連接盤為虛擬連接盤，其不電耦接至所述第二模塊中的任一組件。
10.根據(jù)權(quán)利要求7所述的半導體芯片封裝，其中，所述第二模塊還包括第二電子組件，設(shè)置在其第一主表面和第二主表面之間，所述第三電絕緣材料層設(shè)置在所述第二電子組件的周圍；以及電信號跡線，設(shè)置在所述第二模塊的第一主表面處并電耦接至所述第一電子組件和所述第二電子組件。
11.根據(jù)權(quán)利要求7所述的半導體芯片封裝，其中，第二模塊還包括第四電絕緣材料層，設(shè)置在所述第三電絕緣材料層和所述第二模塊的第二主表面之間以及所述第一電子組件之上；以及金屬層，設(shè)置在所述第二模塊的第二主表面處和所述第一電子組件之上。
12.根據(jù)權(quán)利要求7所述的半導體芯片封裝，其中，所述第二模塊還包括所述第三電絕緣材料層中的開口，所述開口位于所述第一電子組件之上；以及電絕緣材料體，設(shè)置在所述開口中，所述電絕緣材料體和所述第三層具有不同的材料成分。
13.根據(jù)權(quán)利要求I所述的半導體芯片封裝，其中，所述第一電子組件具有至少兩個設(shè)置在所述第一模塊的各第一互連連接盤上并附接至所述第一模塊各第一互連連接盤的電接線端，且其中，所述第三電絕緣材料層層壓至所述第二電絕緣材料層。
14.根據(jù)權(quán)利要求13所述的半導體芯片封裝，其中，所述第三電絕緣材料層包括用液體樹脂浸潰的纖維板。
15.根據(jù)權(quán)利要求13所述的半導體芯片封裝，還包括，第四電絕緣材料層，設(shè)置在所述第三電絕緣材料層上，且一金屬層設(shè)置在所述第四電絕緣材料層上。
16.根據(jù)權(quán)利要求13所述的半導體芯片封裝，其中，所述第二模塊還包括所述第三電絕緣材料層中的剩余開口，所述開口位于所述第一電子組件上；以及電絕緣材料體，設(shè)置在所述剩余開口中，所述電絕緣材料體和所述第三層具有不同的材料成分。
17.根據(jù)權(quán)利要求I所述的半導體芯片封裝，其中所述第一電子組件具有至少兩個設(shè)置在所述第一模塊的各第一互連連接盤上并附接至所述第一模塊的各第一互連連接盤的電接線端，且其中，所述第三電絕緣材料層包括在所述第一電子組件和所述第二電絕緣材料層之上成型的成型材料。
18.—種制造半導體芯片封裝的方法，所述方法包括(a)通過粘合劑材料體將半導體芯片附接至第一導電箔；(b)將第一電絕緣材料層設(shè)置在所述第一導電箔之上，所述第一層具有位于所述半導體芯片周圍的開口；(C)將第二導電箔和粘合劑層的復合層設(shè)置在所述第一層之上，所述粘合劑層面對所述第一層，所述粘合劑層提供了第二電絕緣材料層；(d)層壓所述第一和第二導電箔以及所述第一電絕緣材料層和所述第二電絕緣材料層，以形成第一模塊，并使得所述第一層粘合至所述第一導電箔，所述第二層粘合至所述第一層，且所述第二導電箔粘合至所述第二層；(e)形成從所述第二導電箔至所述半導體芯片的多個導電區(qū)的多個第一通孔，以及從所述第二導電箔至所述第一導電箔的多個第二通孔；以及(f)圖案化蝕刻所述第一和第二導電箔，從而由所述第二導電箔形成多個第一互連連接盤，由所述第一導電箔形成多個第二互連連接盤，以及至少一個將第一通孔電互連至第二通孔的由所述第二導電箔形成的電信號跡線。
19.根據(jù)權(quán)利要求18所述的方法，還包括，將第二模塊附接至所述第一模塊，使得設(shè)置在所述第二模塊的第一主表面上的多個互連連接盤附接并電耦接至所述第一模塊的對應的第一互連連接盤，其中，所述第二模塊包括電子組件。
20.根據(jù)權(quán)利要求18所述的方法，還包括(g)通過粘合劑材料體將電子組件附接至第三導電箔；(h)將第三電絕緣材料層設(shè)置在所述第三導電箔之上，所述第三層具有位于所述電子組件周圍的開口 ；(i)將第四導電箔和粘合劑層的復合層設(shè)置在所述第三層之上，所述粘合劑層面對所述第三層，所述粘合劑層提供第四電絕緣材料層；U)層壓所述第三和第四導電箔以及所述第三電絕緣材料層和所述第四電絕緣材料層，以形成第二模塊，并使得所述第三層粘合至所述第三導電箔，所述第四層粘合至所述第三層，且所述第四導電箔粘合至所述第四層；(k)圖案化蝕刻所述第三導電箔，以由所述第三導電箔形成多個第三互連連接盤；以及(I)將所述第二模塊附接至所述第一模塊，使得多個第三互連連接盤附接并電耦接至所述第一模塊的對應的第一互連連接盤.
21.根據(jù)權(quán)利要求18所述的方法，還包括(g)通過粘合劑材料體將電子組件附接至第三導電箔；(h)將第三電絕緣材料層設(shè)置在所述第三導電箔上，所述第三層具有位于所述電子組件周圍的開口；(i)將所述第三導電箔和所述第三電絕緣材料層層壓在一起，以形成第二模塊，并使得所述第三層粘合至所述第三導電箔；U)圖案化蝕刻所述第三導電箔，以由所述第三導電箔形成多個第三互連連接盤；以及(k)將所述第二模塊附接至所述第一模塊，使得多個第三互連連接盤附接并電耦接至所述第一模塊的對應的第一互連連接盤.
22.根據(jù)權(quán)利要求21所述的方法，其中，在所述第三導電箔和所述第三層被層壓在一起之后，所述第三電絕緣材料層具有位于所述第一電子組件之上的剩余開口 ；以及其中，所述方法還包括，將電絕緣材料體設(shè)置在所述剩余開口中，所述電絕緣材料體和所述第三層具有不同的材料組分。
23.根據(jù)權(quán)利要求18所述的方法，還包括通過導電粘合劑將電子組件的多個端子附接至所述第一模塊的各第一互連連接盤，使得所述端子電耦接至所述第一互連連接盤；將第三電絕緣材料層設(shè)置在所述第二電絕緣材料層上，所述第三層具有位于所述電子組件周圍的開口 ；將第三導電箔和粘合劑層的復合層設(shè)置在所述第三層之上，所述粘合劑層面對所述第三層，所述粘合劑層提供第四電絕緣材料層；以及將所述第三導電箔和所述第三電絕緣材料層及第四電絕緣材料層與第二電絕緣材料層進行層壓，以形成層疊至所述第一模塊的第二模塊，并使得所述第四層粘合至所述第三導電箔，以及所述第三層粘合至所述第二和第四層。
24.根據(jù)權(quán)利要求18所述的方法，還包括通過導電粘合劑將電子組件的多個端子附接至所述第一模塊的各第一互連連接盤，使得所述端子電耦接至所述第一互連連接盤；將第三電絕緣材料層設(shè)置在所述第二電絕緣材料層上，所述第三層具有位于所述電子組件周圍的開口 ；將所述第三電絕緣材料層與所述第二電絕緣材料層進行層壓，以形成層壓至所述第一模塊的第二模塊，并使得所述第三層粘合至所述第二層。
25.根據(jù)權(quán)利要求24所述的方法，其中，在將所述第三電絕緣材料層與所述第二電絕緣材料層進行層壓之后，所述第三電絕緣材料層具有位于所述第一電子組件之上的剩余開口 ；以及其中，所述方法還包括，將電絕緣材料體設(shè)置在所述剩余開口中，所述電絕緣材料體和所述第三層具有不同的材料成分。
26.根據(jù)權(quán)利要求18所述的方法，還包括通過導電粘合劑將電子組件的多個端子附接至所述第一模塊的各第一互連連接盤，使得所述端子電耦接至所述第一互連連接盤；以及將電絕緣成型材料體設(shè)置在所述第二電絕緣材料層之上以及至少在所述電子組件的側(cè)面周圍。
全文摘要
本發(fā)明公開了一種嵌入式半導體電源模塊及封裝。半導體芯片封裝由嵌入式半導體芯片和電子組件的模塊構(gòu)成。在一個實施方式中，半導體芯片封裝包括第一模塊和附接至第一模塊的第二模塊，一個或多個半導體芯片嵌入在第一模塊中，且一個或多個諸如表面安裝組件的電子組件嵌入在第二模塊中。第一模塊可以通過層壓處理形成，第二模塊可以通過層壓處理或成型處理形成。圖案化的金屬層和通孔向封裝提供了互聯(lián)并提供了芯片和封裝組件之間的電互連。第二模塊可以通過將單獨制造的模塊的互連連接盤彼此連接而附接在第一模塊上，或可以通過層壓或成型而直接附接。
文檔編號H01L25/16GK102931169SQ201110232189
公開日2013年2月13日 申請日期2011年8月10日 優(yōu)先權(quán)日2011年8月10日
發(fā)明者劉勇, 錢秋曉, 劉玉敏 申請人:快捷半導體(蘇州)有限公司