專利名稱：低米勒電容的超級(jí)接面功率晶體管制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及功率半導(dǎo)體裝置技術(shù)領(lǐng)域，特別是涉及ー種具有低米勒電容的超級(jí)接面(super-junction)功率金氧半場(chǎng)效晶體管(power M0SFET)裝置的制作方法。
背景技術(shù)：
功率半導(dǎo)體裝置常應(yīng)用在電源管理的部分，例如，切換式電源供應(yīng)器、計(jì)算機(jī)中心或周邊電源管理1C、背光板電源供應(yīng)器或馬達(dá)控制等等用途，其種類包含有絕緣柵雙極性晶體管(insulated gate bipolar transistor, IGBT)、金氧半場(chǎng)效晶體管(metal-oxi de-semi conductor field-effect transistor, M0SFET)與雙載子接面晶體管(bipolar junction transistor,BJT)等裝置。其中，由在MOSFET可節(jié)省電能且可提供較快的裝置切換速度，因此被廣泛地應(yīng)用各領(lǐng)域中。
在現(xiàn)今的功率裝置中，有ー種類型是在基底中設(shè)置成交替的P型外延層與N型外延層，如此在基底中形成多個(gè)垂直在基底表面的PN接面，并且這些PN接面互相平行，這樣的功率裝置又叫做超級(jí)接面功率MOSFET裝置。通常，在超級(jí)接面功率MOSFET裝置上會(huì)設(shè)置柵極結(jié)構(gòu)，用以控制裝置的電流開關(guān)。但是，上述現(xiàn)今技術(shù)仍有缺點(diǎn)需要進(jìn)ー步改進(jìn)，例如，晶體管的信道長(zhǎng)度不易控制，造成較低的臨界電壓(threshold voltage, Vt)。除此之外，過去的超級(jí)接面功率MOSFET裝置具有較高的米勒電容，導(dǎo)致較高的切換損失(switchingloss),影響裝置效能。所以，目前業(yè)界仍需ー種改良的超級(jí)接面的功率半導(dǎo)體裝置的制作方法，以克服先前技藝的缺點(diǎn)與不足。

發(fā)明內(nèi)容
本發(fā)明的主要目的即在提供一種功率半導(dǎo)體裝置的制作方法，能夠簡(jiǎn)化低米勒電容的超級(jí)接面功率晶體管的制造步驟。本發(fā)明提供一種低米勒電容的超級(jí)接面功率晶體管制造方法。首先提供一 N型漏極基底，并在N型漏極基底形成一 P型外延層。接著，在一晶胞區(qū)域內(nèi)的P型外延層中形成至少ー溝槽，并在溝槽的表面形成ー緩沖層。填入一 N型摻質(zhì)來源層在溝槽內(nèi)，并回蝕刻N(yùn)型摻質(zhì)來源層，以在溝槽的上端形成ー凹陷結(jié)構(gòu)。在凹陷結(jié)構(gòu)的表面形成一柵極氧化層，同時(shí)，使N型摻質(zhì)來源層內(nèi)的N型摻質(zhì)經(jīng)由緩沖層擴(kuò)散至P型外延層，以形成一 N型基體摻雜區(qū)。接著，在凹陷結(jié)構(gòu)內(nèi)填入一柵極導(dǎo)體，并在柵極導(dǎo)體周圍的P型外延層內(nèi)形成一 N型源極摻雜區(qū)。本發(fā)明還提供一種低米勒電容的超級(jí)接面功率晶體管制造方法，首先提供一 N型漏極基底，并在N型漏極基底內(nèi)形成一 P型外延層。接著，在一外圍耐壓區(qū)域內(nèi)的P型外延層中形成至少ー溝槽，并在溝槽的表面形成ー緩沖層。填入一 N型摻質(zhì)來源層在溝槽內(nèi)，并回蝕刻N(yùn)型摻質(zhì)來源層，以在溝槽的上端形成ー凹陷結(jié)構(gòu)。在凹陷結(jié)構(gòu)的表面形成ー柵極氧化層，同時(shí)，使N型摻質(zhì)來源層內(nèi)的N型摻質(zhì)經(jīng)由緩沖層擴(kuò)散到P型外延層，形成一 N型基體摻雜區(qū)。接著，去除外圍耐壓區(qū)域內(nèi)的柵極氧化層并且在凹陷結(jié)構(gòu)內(nèi)填入一柵極導(dǎo)體。為了讓本發(fā)明的上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施方式，并配合附圖，作詳細(xì)說明。但是下述的優(yōu)選實(shí)施方式與附圖僅用來參考與說明，不是用來對(duì)本發(fā)明加以限制。


圖I到圖8是低米勒電容的超級(jí)接面功率晶體管制造方法意圖。圖9到圖11是低米勒電容的超級(jí)接面功率晶體管制造方法意圖。其中，附圖標(biāo)記說明如下120N型漏極基底140晶胞區(qū)域 160外圍耐壓區(qū)域180P型外延層180aP 型井180bP 型井240硬掩模層250緩沖層260溝槽260a溝槽260b溝槽270N型摻質(zhì)來源層280凹陷結(jié)構(gòu)280a凹陷結(jié)構(gòu)280b凹陷結(jié)構(gòu)290N型基體摻雜區(qū)360柵極氧化層370柵極導(dǎo)體370a柵極導(dǎo)體370b柵極導(dǎo)體380有源區(qū)域390光致抗蝕劑圖案400N+型源極摻雜區(qū)410垂直晶體管420信道430介電層440接觸洞540P型重?fù)诫s區(qū)550金屬層550a源極圖案560源極導(dǎo)體570阻擋層580保護(hù)層
具體實(shí)施例方式圖I至圖11是低米勒電容的超級(jí)接面功率晶體管的制造方法示意圖，其中附圖中相同的裝置或部位會(huì)用相同的符號(hào)來表示。需注意的是，附圖是以說明作為目的，并未依照原尺寸作圖。首先，在圖1，提供一 N型漏極基底120。N型漏極基底120上定義有一晶胞區(qū)域(cell region) 140和一外圍耐壓區(qū)域(termination region) 160,其中晶胞區(qū)域140是用來設(shè)置具有開關(guān)功能的晶體管裝置，而外圍耐壓區(qū)域160是用來延緩晶胞區(qū)域140的高強(qiáng)度電場(chǎng)向外擴(kuò)散的耐壓結(jié)構(gòu)。接著，根據(jù)本發(fā)明的優(yōu)選具體實(shí)施例中，在晶胞區(qū)域140和一外圍耐壓區(qū)域160內(nèi)，可以利用一外延エ藝在第一導(dǎo)電型基材120上形成一 P型外延層180。其中，在完成P型外延層180后，可選擇繼續(xù)進(jìn)行ー離子注入エ藝，使P型外延層180上方的特定區(qū)域形成一 P型井180a。且較佳者，P型井180a的摻雜濃度大于所述的P型外延層180的摻雜濃度。上述外延エ藝可以利用一化學(xué)氣相沉積エ藝或其它合適方法形成。接著，在P型外延層180上形成一硬掩模層240，此硬掩模層240的組成可以包含氮化硅(Si3N4)或ニ氧化硅(SiO2)。參考圖2，接著，分別在晶胞區(qū)域140和外圍耐壓區(qū)160進(jìn)行一光刻蝕刻エ藝，在硬掩模層240和P型外延層180中形成至少ー溝槽260，包括溝槽260a及溝槽260b，其中溝槽260a設(shè)置在晶胞區(qū)域140內(nèi)，而溝槽260b設(shè)置在外圍耐壓區(qū)域160內(nèi)，而且這些溝槽260會(huì)深入到N型漏極基底120。接著，在溝槽260的表面形成一緩沖層250，其中緩沖層250是藉由熱氧化法形成，且其組成包含有氧化硅。如圖3,接著沉積ー N型摻質(zhì)來源層270,例如砷摻雜娃玻璃(arsenicsilicateglass, ASG)，使N型摻質(zhì)來源層270填滿溝渠260，然后再進(jìn)行回蝕刻，以去除硬掩模層240 (圖未示)表面上的N型摻質(zhì)來源層270，并在溝槽260的上端形成一凹陷結(jié)構(gòu)280，包括位在晶胞區(qū)域140內(nèi)的凹陷結(jié)構(gòu)280a，和位在外圍耐壓區(qū)域160內(nèi)的凹陷結(jié)構(gòu)280b。其中，所述的凹陷結(jié)構(gòu)280的深度約略等在P型井180a的接面深度。接著，進(jìn)行一光刻蝕刻 エ藝，并可在晶胞區(qū)域140進(jìn)行ー斜向離子注入エ藝，以在凹陷結(jié)構(gòu)280a的表面形成ー離子摻雜區(qū)，可藉由離子摻雜區(qū)調(diào)整位在P型井180a內(nèi)的垂直通道(圖未示)的臨界電壓(threshold voltage, Vt)。繼續(xù),去除硬掩模層240 (圖未示)，以暴露出P型外延層180的上表面。如圖4所示，接著，在凹陷結(jié)構(gòu)280的表面形成ー柵極氧化層360，同時(shí)，使N型摻質(zhì)來源層270的N型摻質(zhì)經(jīng)由緩沖層250擴(kuò)散至P型外延層180，以形成一 N型基體摻雜區(qū)290。其中N型基體摻雜區(qū)290包圍各溝渠260。接著，進(jìn)行ー蝕刻エ藝，以去除凹陷結(jié)構(gòu)280b內(nèi)的柵極氧化層360。接著，在晶胞區(qū)域140和外圍耐壓區(qū)域160全面沉積ー柵極導(dǎo)體370，使柵極導(dǎo)體370填入凹陷結(jié)構(gòu)280中，其中，柵極導(dǎo)體370可包含多晶硅。接著，如圖5所示,進(jìn)行一化學(xué)機(jī)械拋光エ藝(chemical mechanical polishing,CMP)，將位在P型外延層180上方的柵極導(dǎo)體370去除，并且可以繼續(xù)進(jìn)行回蝕刻エ藝，以完全去除P型外延層180上的柵極導(dǎo)體370，所以會(huì)形成柵極導(dǎo)體370a及柵極導(dǎo)體370b。值得注意的是，這個(gè)時(shí)候填入凹陷結(jié)構(gòu)280a內(nèi)的柵極導(dǎo)體370a會(huì)直接接觸N型摻質(zhì)來源層270，而且被柵極氧化層360包圍，并與P型外延層180或P型井180a隔離，而凹陷結(jié)構(gòu)280b內(nèi)的柵極導(dǎo)體370b是直接接觸P型外延層180或P型井180a。柵極導(dǎo)體370b可作是ー稱合導(dǎo)體(coupling conductor),使外圍耐壓區(qū)域160的電壓維持平緩下降的趨勢(shì)，并且使電壓截止在特定區(qū)域。隨后，如圖6，進(jìn)行一光刻エ藝，形成光致抗蝕劑圖案390，在晶胞區(qū)域140內(nèi)暴露出一有源區(qū)域380。接著，在此有源區(qū)域380進(jìn)行ー離子注入エ藝，以在柵極導(dǎo)體370a周圍的所述P型外延層180或P型井180a內(nèi)形成一 N+型源極摻雜區(qū)400，其中所述的源極導(dǎo)體370a直接接觸N型摻質(zhì)來源層270。到目前為止，已經(jīng)完成垂直晶體管410結(jié)構(gòu)，所述的結(jié)構(gòu)包含柵極導(dǎo)體370a、柵極氧化層360、N+型源極摻雜區(qū)400和N型基體摻雜區(qū)290。而且所述的垂直晶體管410具有一信道(channel) 420，信道420位在N+型源極摻雜區(qū)400和N型基體摻雜區(qū)290間。接著，如圖7所示，去除光致抗蝕劑圖案390，暴露出P型外延層180的上表面。接著在晶胞區(qū)域140和外圍耐壓區(qū)域160覆蓋一介電層430，介電層430覆蓋住外圍耐壓區(qū)域160內(nèi)的P型外延層180和柵極導(dǎo)體370b，并進(jìn)行一光刻，蝕刻エ藝，在晶胞區(qū)域140定義出至少ー接觸洞440，并且使部分的P型外延層180或P型井180a暴露出于接觸洞440的底部。再進(jìn)行ー離子注入エ藝，在接觸洞440的底部形成一 P型重?fù)诫s區(qū)540。接著進(jìn)行退火(anneal)處理，以活化P型重?fù)诫s區(qū)540的摻質(zhì)。其中，上述P型重?fù)诫s區(qū)540可提升金屬與半導(dǎo)體層接面的導(dǎo)電性，以利電流在接面的傳輸。接著，如圖8，在晶胞區(qū)域140和外圍耐壓區(qū)域160沉積ー金屬層550，此沉積エ藝可以是等離子體濺鍍或電子束沉積等等。同時(shí)，金屬層550會(huì)填入接觸洞440內(nèi)，而形成一源極導(dǎo)體560，其中，金屬層550可包含鈦(Ti)、氮化鈦(TiN)、鋁、鎢等金屬或金屬化合物。此外，在金屬層550沉積前，可先行形成一阻擋層570，其組成可包含鈦、氮化鈦、鉭、氮化鉭等金屬或金屬化合物。阻擋層570乃用以避免接觸洞440內(nèi)的金屬層550電遷移(electromigration)或擴(kuò)散至P型外延層180。接著，進(jìn)行一光刻蝕刻エ藝，以定義出一源極圖案550a，并繼續(xù)在外圍耐壓區(qū)域160內(nèi)形成一保護(hù)層580。到目前為止，已經(jīng)完成低米勒電容的超級(jí)接面功率晶體管的制造方法。 圖9到圖11是另ー優(yōu)選實(shí)施例的低米勒電容的超級(jí)接面功率晶體管的制造方法示意圖。第二優(yōu)選實(shí)施例與第一優(yōu)選實(shí)施例的差別在在第二優(yōu)選實(shí)施例中，P型井180b并非形成在P型外延層180內(nèi)，而是通過另一外延エ藝，使P型井180b形成在P型外延層180上方。而其它裝置位置和特性，大致與圖I至圖3中所描述的功率裝置相同，所以，下文指針對(duì)不同的裝置符號(hào)作說明，其它裝置的描述，請(qǐng)參閱圖I至圖3的實(shí)施例。如圖9，首先，提供一 N型漏極基底120。N型漏極基底120上定義有一晶胞區(qū)域140和一外圍耐壓區(qū)域160，其中晶胞區(qū)域140是用來設(shè)置具有開關(guān)功能的晶體管裝置，而外圍耐壓區(qū)域160是具有阻擋晶胞區(qū)域140的高強(qiáng)度電場(chǎng)向外擴(kuò)散的耐壓結(jié)構(gòu)。接著，在晶胞區(qū)域140和外圍耐壓區(qū)域160內(nèi)，利用一外延エ藝在N型漏極基底120上形成一 P型外延層180，其中，所述的外延エ藝可以利用一化學(xué)氣相沉積エ藝或其它合適方法形成。接著全面沉積ー硬掩模層240在P型外延層180表面。如圖10所示，接著，分別在晶胞區(qū)域140和外圍耐壓區(qū)160進(jìn)行一光刻蝕刻エ藝，在硬掩模層240和P型外延層180中形成至少ー溝槽260，包括溝槽260a及溝槽260b，其中，溝槽260a設(shè)置在晶胞區(qū)域140內(nèi)，而溝槽260b設(shè)置在外圍耐壓區(qū)域160內(nèi)，且所述的這些溝槽260深入至N型漏極基底120。接著，同樣在溝槽260的表面形成一緩沖層250，其中緩沖層250是以熱氧化法形成，且其組成包含有氧化硅。接著沉積ー N型摻質(zhì)來源層270，例如，神摻雜硅玻璃，使N型摻質(zhì)來源層270填入溝渠260。再進(jìn)行一回蝕刻エ藝，以去除硬掩模層240上方的N型摻質(zhì)來源層270 (圖未示)，并使N型摻質(zhì)來源層270的上表面略高在P型外延層180但略低在硬掩模層240的表面。如圖11所示，去除硬掩模層240，以暴露出P型外延層180的表面，然后再進(jìn)行回蝕刻或化學(xué)機(jī)械拋光エ藝，用以去除凸出P型外延層180表面的N型摻質(zhì)來源層270，以使N型摻質(zhì)來源層270的表面大概與P型外延層180的表面位在同一高度。接著，進(jìn)行ー外延エ藝，以在P型外延層180上方形成一 P型井180b。接著，可以再利用光刻及蝕刻エ藝在P型井180b形成一凹陷結(jié)構(gòu)280，暴露出N型摻質(zhì)來源層270，其中，凹陷結(jié)構(gòu)280的底部大概與P型外延層180的表面位在同一高度。根據(jù)本優(yōu)選實(shí)施例，N型摻質(zhì)來源層270的表面可幾乎與P型外延層180的表面切齊，因此可以提供較佳的臨界電壓特性。圖11后的步驟會(huì)和圖4到圖8相同，所以不再重復(fù)。
以上所述僅為本發(fā)明的優(yōu)選實(shí) 施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于包含有 提供一 N型漏極基底； 在所述的N型漏極基底形成一 P型外延層； 在一晶胞區(qū)域內(nèi)的所述的P型外延層中形成至少ー溝槽； 在所述溝槽的表面形成一緩沖層； 在所述溝槽內(nèi)填入一 N型摻質(zhì)來源層； 回蝕刻所述的N型摻質(zhì)來源層，以在所述溝槽的上部形成一凹陷結(jié)構(gòu)； 在所述凹陷結(jié)構(gòu)的表面形成ー柵極氧化層，同吋，使所述的N型摻質(zhì)來源層內(nèi)的N型摻 質(zhì)經(jīng)由所述的緩沖層擴(kuò)散至所述的P型外延層，以形成一 N型基體摻雜區(qū)； 在所述的凹陷結(jié)構(gòu)內(nèi)填入一柵極導(dǎo)體；以及 在所述的柵極導(dǎo)體周圍的所述的P型外延層內(nèi)形成一 N+型源極摻雜區(qū)。
2.根據(jù)權(quán)利要求I所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于所述的柵極導(dǎo)體、所述的柵極氧化層、所述的N+型源極摻雜區(qū)和所述的N型基體摻雜區(qū)構(gòu)成一垂直晶體管。
3.根據(jù)權(quán)利要求2所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于所述的垂直晶體管具有一信道，其位在所述N+型源極摻雜區(qū)和所述N型基體摻雜區(qū)間。
4.根據(jù)權(quán)利要求I所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于所述溝槽深入至所述N型漏極基底。
5.根據(jù)權(quán)利要求I所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于所述的緩沖層是以熱氧化法形成。
6.根據(jù)權(quán)利要求I所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于所述的緩沖層包含有氧化硅。
7.根據(jù)權(quán)利要求I所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其中所述的N型慘質(zhì)層包含神慘雜娃玻璃。
8.根據(jù)權(quán)利要求I所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于還包含在所述的P型外延層內(nèi)形成一 P型井。
9.根據(jù)權(quán)利要求8所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于所述P型井的摻雜濃度大于所述P型外延層的摻雜濃度。
10.根據(jù)權(quán)利要求8所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于所述的凹陷結(jié)構(gòu)的深度約略等于所述的P型井的一接面深度。
11.根據(jù)權(quán)利要求I所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于所述的柵極導(dǎo)體包含有多晶硅。
12.根據(jù)權(quán)利要求I所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于所述的柵極導(dǎo)體直接接觸所述的N型摻質(zhì)來源層。
13.一種低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于包含有 提供一 N型漏極基底； 在所述的N型漏極基底形成一 P型外延層； 在一外圍耐壓區(qū)域內(nèi)的所述的P型外延層中形成至少ー溝槽； 在所述溝槽的表面形成一緩沖層；在所述的溝槽內(nèi)填入一N型摻質(zhì)來源層； 回蝕刻所述的N型摻質(zhì)來源層，以在所述的溝槽的上端形成一凹陷結(jié)構(gòu)； 在所述的凹陷結(jié)構(gòu)的表面形成ー柵極氧化層，同時(shí)，使所述的N型摻質(zhì)來源層內(nèi)的N型摻質(zhì)經(jīng)由所述的緩沖層擴(kuò)散至所述的P型外延層，形成一 N型基體摻雜區(qū)； 去除所述的邊耐壓區(qū)域內(nèi)的所述柵極氧化層；以及 在所述的凹陷結(jié)構(gòu)內(nèi)填入一柵極導(dǎo)體。
14.根據(jù)權(quán)利要求13所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于所述的柵極導(dǎo)體直接接觸所述的P型外延層。
15.根據(jù)權(quán)利要求13所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于 另包含在所述的P型外延層內(nèi)形成一 P型井。
16.根據(jù)權(quán)利要求15所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于所述的柵極導(dǎo)體直接接觸所述的P型井。
17.根據(jù)權(quán)利要求13所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于所述的柵極導(dǎo)體包含有多晶硅。
18.根據(jù)權(quán)利要求13所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于所述的柵極導(dǎo)體直接接觸所述的N型摻質(zhì)來源層。
19.根據(jù)權(quán)利要求13所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于所述的緩沖層是以熱氧化法形成者。
20.根據(jù)權(quán)利要求13所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于所述的緩沖層包含有氧化硅。
21.根據(jù)權(quán)利要求13所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其中所述的N型摻質(zhì)層包含神摻雜硅玻璃。
22.根據(jù)權(quán)利要求13所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于所述的溝槽深入至所述的N型漏極基底。
23.根據(jù)權(quán)利要求13所述的低米勒電容的超級(jí)接面功率晶體管制造方法，其特征在于還包含在所述的外圍耐壓區(qū)域形成一介電層，覆蓋住所述的P型外延層和所述的柵極導(dǎo)體。
全文摘要
本發(fā)明公開了一種低米勒電容的超級(jí)接面功率晶體管制造方法。首先提供一N型漏極基底，并在N型漏極基底形成一P型外延層。接著，在一晶胞區(qū)域內(nèi)的P型外延層中形成至少一溝槽，并且在溝槽的表面形成一緩沖層。填入一N型摻質(zhì)來源層到溝槽內(nèi)，并且回蝕刻N(yùn)型摻質(zhì)來源層，以在溝槽的上部形成一凹陷結(jié)構(gòu)。在凹陷結(jié)構(gòu)的表面形成一柵極氧化層，同時(shí)，使N型摻質(zhì)來源層內(nèi)的N型摻質(zhì)經(jīng)由緩沖層擴(kuò)散到P型外延層，而形成一N型基體摻雜區(qū)。接著，在凹陷結(jié)構(gòu)內(nèi)填入一柵極導(dǎo)體，并且在柵極導(dǎo)體周圍的P型外延層內(nèi)形成一N+型源極摻雜區(qū)。
文檔編號(hào)H01L21/336GK102789987SQ201110238139
公開日2012年11月21日 申請(qǐng)日期2011年8月18日 優(yōu)先權(quán)日2011年5月19日
發(fā)明者吳孟韋, 徐守一, 林永發(fā), 石逸群, 陳面國(guó) 申請(qǐng)人:茂達(dá)電子股份有限公司