專利名稱：相變存儲器的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體技術(shù)領(lǐng)域，更具體地，本發(fā)明涉及一種相變存儲器的制造方法。
背景技術(shù)：
相變存儲器(PhaseChange Random Access Memory, PCRAM)作為一種新興的非易失性存儲技術(shù)，在讀寫速度、讀寫次數(shù)、數(shù)據(jù)保持時間、單元面積、多值實現(xiàn)等諸多方面對快閃存儲器都具有較大的 優(yōu)越性。美國專利US6531373公開了一種相變存儲器結(jié)構(gòu)。如圖I所示為相變存儲器的結(jié)構(gòu)示意圖，所述相變存儲器位于由X軸、Y軸、Z軸兩兩正交形成的空間內(nèi)。具體地，所述相變存儲器包括襯底001，所述襯底001表面形成有若干數(shù)目的字線105，所述若干數(shù)目的字線105沿X軸方向進行排布，字線和與其相鄰的字線之間通過絕緣材料進行電隔離。每條字線105均沿Y軸方向進行延伸。其中沿Z軸方向上，所述每條字線105表面均形成有若干數(shù)目的存儲單元101，且所述若干數(shù)目的存儲單元101按陣列排布，每個所述存儲單元101包含有串聯(lián)連接的相變電阻102與選通二極管103。繼續(xù)參考圖1，位于所述存儲單元101表面形成有位線104，所述位線104沿Y軸方向進行排布。且每條位線104沿X軸延伸，將位于不同字線105的存儲單元101進行連接，每條位線104分別將位于每條字線上的一個存儲單元101進行連接。繼續(xù)參考圖I，在X軸和Z軸構(gòu)成的平面內(nèi)，所述字線和與其相鄰字線，所述存儲單元和與其相鄰的存儲單元之間形成有深溝槽隔離區(qū)201，所述深溝槽隔離區(qū)201內(nèi)填充有隔離材料(未圖示)。所述深溝槽隔離區(qū)201將字線與字線，存儲器件和與其不共字線的存儲器件進行隔離。所述深溝槽隔離區(qū)201嵌入部分的所述襯底001內(nèi)。繼續(xù)參考圖I，在Y軸和Z軸構(gòu)成的平面內(nèi)，所述位線和與其相鄰位線，所述存儲單元和與其相鄰的存儲單元之間形成有淺溝槽隔離區(qū)203，所述淺溝槽隔離區(qū)203內(nèi)填充有隔離材料(未圖示)。所述淺溝槽隔離區(qū)203將位線與位線，存儲器件和與其共字線的存儲器件進行隔離。繼續(xù)參考圖1，所述aa'方向和bb'方向沿位線延伸方向，所述cc'方向為沿字線延伸方向。其中，沿所述aa'方向所得剖視圖為沿所述淺溝槽隔離區(qū)203所得剖視圖；沿所述bb'方向所得剖視圖為沿位線104所得剖視圖。如圖2所示為圖I的等效結(jié)構(gòu)圖，所述相變存儲器的每一存儲單元101中均包含有串聯(lián)連接的相變電阻102與選通二極管103。結(jié)合圖I和圖2，在對所述相變存儲器進行寫入操作時，對應于某一待選存儲單元101的位線104與字線105上形成了較大的電勢差，所述電勢差使得選通二極管103正向?qū)ǎM而在相變電阻102上形成較大的寫入電流，所述寫入電流使得相變電阻102狀態(tài)發(fā)生變化，數(shù)據(jù)也得以記錄。圖3是圖I所示相變存儲器的俯視示意圖，如圖3所示，所述相變存儲器包含有多個嵌入襯底內(nèi)的深溝槽隔離區(qū)201，且所述多個深溝槽隔離區(qū)201相互平行；而所述淺溝槽隔離區(qū)203的延展方向與深溝槽隔離區(qū)201相垂直。所述相互垂直的深溝槽隔離區(qū)201與淺溝槽隔離區(qū)203將襯底劃分為相互絕緣的網(wǎng)格狀區(qū)域，而每一網(wǎng)格即對應了一個存儲單
J Li ο現(xiàn)有技術(shù)相變存儲器的制造方法包括深溝槽(De印Trench, DT)形成階段、淺溝槽隔離區(qū)形成階段。其中，所述深溝槽形成階段通常采用HARP工藝完成(此處HARP工藝特指一種CVD工藝，用于對大的深寬比的溝槽進行填充的工藝)，具體地，大致包括以下步驟采用刻蝕工藝在襯底中形成深溝槽；形成覆蓋所述深溝槽內(nèi)表面的襯墊層，所述襯墊層為絕緣材料；向所述深溝槽中依次填充多晶硅、二氧化硅介電材料以形成深溝槽隔離區(qū)。而淺溝槽隔離區(qū)形成階段大致包括以下步驟在與深溝槽隔離區(qū)垂直方向上，對襯底進行各向異性的干法刻蝕，形成淺溝槽開口 ；最后，在所述淺溝槽開口中填充材料以形成淺溝槽隔離區(qū)。 理想情況下，深溝槽的側(cè)壁垂直于襯底表面。如圖4所示，實際工藝中通過刻蝕形成的深溝槽呈倒梯形，使得填充于深溝槽中的多晶硅和二氧化硅也形成倒梯形的輪廓。其中圖4示出的剖面所沿截線方向與圖I示出的aa'方向相同。所述填充物一般包括第一填充物208及位于所述第一填充物208表面的第二填充物209。在后續(xù)對襯底進行干法刻蝕，以形成淺溝槽隔離區(qū)時，所述深溝槽隔離區(qū)兩側(cè)與淺溝槽隔離區(qū)深度相同的襯底材料不能完全移除，從而會在深溝槽隔離區(qū)兩側(cè)形成楔形殘留物。如圖5示出的標記205位置即為所述楔形殘留物，所述楔形殘留物容易使得位于同一字線上的不同的存儲單元間形成導電通路，從而使得器件漏電，良率也相應降低。為了解決上述問題，現(xiàn)有技術(shù)首先形成深溝槽隔離區(qū)；接著在與所述深溝槽隔離區(qū)垂直方向上，先第一刻蝕掉部分的深溝槽內(nèi)的填充物，如圖6所示形成凹陷207 ;然后圖7所示，接著第二刻蝕去除所述凹陷207兩側(cè)的襯底材料，即減薄襯底的厚度，以形成淺溝槽，后續(xù)對所述淺溝槽進行填充形成淺溝槽隔離區(qū)。參考圖4和圖6，所述深溝槽內(nèi)填充物一般包括第一填充物208及位于所述第一填充物208表面的第二填充物209，所述第一填充物208主要用于填充深溝槽底部。因為所述凹陷兩側(cè)的襯底材料的刻蝕工藝會同時刻蝕掉所述第一填充物208。所以如圖6所示，第一刻蝕掉部分的深溝槽內(nèi)的填充物后，所述第一填充物208表面還形成有殘留的第二填充物209'，以避免后續(xù)所述凹陷兩側(cè)的襯底材料的刻蝕工藝會同時刻蝕所述第一填充物208。如圖7所示，形成的淺溝槽深度將不大于刻蝕掉的凹陷兩側(cè)的襯底材料厚度，而刻蝕掉的凹陷兩側(cè)的襯底材料的高度受限于第一刻蝕殘留的第二填充物20V的高度。進一步地，殘留的第二填充物209'又受到第一填充物208厚度的影響。上述對應關(guān)系對第一刻蝕提出了較高的要求，并且隨著特征尺寸的下降，會減小第一刻蝕的工藝處理空間，進一步增加了工藝難度。所以通過形成殘留的第二填充物209'以避免第一填充物208暴露在后續(xù)刻蝕環(huán)境中，會減小第一刻蝕和第二刻蝕的工藝處理空間，且厚度尺寸比較難以控制。進一步地，為了保持固定的最佳極限尺寸高寬比，在改變第一刻蝕形成的深溝槽高度尺寸后，還需要對應改變深溝槽的刻蝕寬度，即通過第一刻蝕和第二刻蝕之間的對應關(guān)系的調(diào)整，需要改變深溝槽的刻蝕寬度，導致無法實現(xiàn)深溝槽寬度和淺溝槽寬度的相等。而若要達到最佳密度的字線和位線的密度排布，則需要深溝槽寬度和淺溝槽寬度的相等。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是提供一種相變存儲器的制造方法，提高深溝槽刻蝕和淺溝槽刻蝕的工藝處理空間，并且易于形成最佳密度的字線和位線的密度排布。為了解決上述問題，本發(fā)明提供一種相變存儲器的制造方法，包括提供半導體基底，所述半導體基底至少包含有襯底，依次位于襯底上的阱區(qū)、外延層；在所述外延層形成第一硬掩膜層圖形，所述第一硬掩膜層圖形與后續(xù)形成的淺溝槽的圖形對應；形成覆蓋所述第一硬掩膜層圖形的介質(zhì)層，且所述介質(zhì)層具有平坦的表面；在所述介質(zhì)層表面形成第二硬掩膜圖形，所述第二硬掩膜圖形與后續(xù)形成的深溝槽的圖形對應；
以所述第二硬掩膜圖形為掩膜，刻蝕所述外延層、阱區(qū)及襯底，形成深溝槽；接著去除所述介質(zhì)層，暴露出所述第一硬掩膜層圖形；以所述第一硬掩膜層圖形為掩膜，刻蝕所述外延層，形成淺溝槽；對所述淺溝槽和深溝槽進行填充，形成淺溝槽隔離區(qū)和深溝槽隔離區(qū)?？蛇x的，所述形成第一硬掩膜層圖形包括在所述外延層上形成第一硬掩膜層及位于所述第一硬掩膜層表面的第一光刻膠層，所述第一光刻膠層的圖形與后續(xù)形成的淺溝槽的圖形對應；接著以所述第一光刻膠層為掩膜刻蝕第一硬掩膜層，形成第一硬掩膜層圖形?？蛇x的，所述形成第二硬掩膜層圖形包括在所述介質(zhì)層表面形成第二硬掩膜層及位于所述第二硬掩膜層表面的第二光刻膠層，所述第二光刻膠層的圖形與后續(xù)形成的深溝槽的圖形對應；接著以所述第二光刻膠層為掩膜刻蝕第二硬掩膜層，形成第二硬掩膜層圖形?？蛇x的，所述對所述淺溝槽和深溝槽進行填充包括首先采用第一填充材料同時對所述深溝槽和淺溝槽進行填充；接著采用回刻蝕，形成第一填充層，其中位于所述深溝槽內(nèi)的第一填充層的高度位于外延層的上表面和下表面之間，位于所述淺溝槽的第一填充層形成淺溝槽隔離區(qū)；采用第二填充材料對所述深溝槽繼續(xù)進行填充，形成深溝槽隔離區(qū)?？蛇x的，所述第一填充材料為多晶硅。可選的，所述第二填充材料為無定形碳?？蛇x的，所述對所述淺溝槽和深溝槽進行填充前，還包括在所述深溝槽表面和淺溝槽表面形成襯墊層?？蛇x的，所述深溝槽隔離區(qū)和所述淺溝槽隔離區(qū)互相垂直?？蛇x的，所述以所述第一硬掩膜層圖形為掩膜，刻蝕所述外延層，形成淺溝槽時，還同時刻蝕所述深溝槽，以加深所述深溝槽的深度。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點不同于現(xiàn)有技術(shù)中先形成深溝槽及填充再刻蝕形成淺溝槽，本發(fā)明在形成深溝槽前，先保留與淺溝槽對應的第一硬掩膜層圖形，可以避免深溝槽內(nèi)填充物的高度與淺溝槽深度之間的對應關(guān)系，提高了深溝槽刻蝕和淺溝槽刻蝕的工藝處理空間。進一步地，深溝槽刻蝕和淺溝槽刻蝕分別與第二掩膜層圖形和第一硬掩膜層圖形對應，深度范圍不互相影響，則可以形成相等的深溝槽寬度和淺溝槽寬度，易于形成最佳密度的字線和位線的密度排布。


圖I和圖2是現(xiàn)有技術(shù)相變存儲器結(jié)構(gòu)的示意圖。圖3為圖I相變存儲器結(jié)構(gòu)的俯視結(jié)構(gòu)示意圖。圖4 圖7為現(xiàn)有技術(shù)相變存儲器結(jié)構(gòu)的剖面示意圖。圖8為本發(fā)明一個實施例的對應相變存儲器的制造方法的流程示意圖。圖9 圖28為本發(fā)明一個實施例的對應相變存儲器的制造方法的結(jié)構(gòu)示意圖。
具體實施例方式現(xiàn)有技術(shù)中，先形成深溝槽及填充再刻蝕形成淺溝槽，使得淺溝槽深度受限于深溝槽內(nèi)填充物的高度，減小了深溝槽刻蝕和淺溝槽刻蝕的工藝處理空間。為解決上述問題，本發(fā)明提供一種相變存儲器的制造方法，包括提供半導體基底，所述半導體基底至少包含有襯底，依次位于襯底上的阱區(qū)、外延層；在所述外延層形成第一硬掩膜層圖形，所述第一硬掩膜層圖形與后續(xù)形成的淺溝槽的圖形對應；形成覆蓋所述第一硬掩膜層圖形的介質(zhì)層，且所述介質(zhì)層具有平坦的表面；在所述介質(zhì)層表面形成第二硬掩膜層圖形，所述第二硬掩膜層圖形與后續(xù)形成的深溝槽的圖形對應；以所述第二硬掩膜層圖形為掩膜，刻蝕所述外延層、阱區(qū)及襯底，形成深溝槽；接著去除所述介質(zhì)層，暴露出所述第一硬掩膜層圖形；以所述第一硬掩膜層圖形為掩膜，刻蝕所述外延層，形成淺溝槽；對所述淺溝槽和深溝槽進行填充，形成淺溝槽隔離區(qū)和深溝槽隔離區(qū)。本發(fā)明在形成深溝槽前，先保留與淺溝槽對應的第一硬掩膜層圖形，可以避免深溝槽內(nèi)填充物的高度與淺溝槽深度之間的對應關(guān)系，提高了深溝槽刻蝕和淺溝槽刻蝕的工藝處理空間。為了使本領(lǐng)域技術(shù)人員更好的理解本發(fā)明，下面結(jié)合附圖以及具體實施例詳細說明本發(fā)明一個實施例的相變存儲器制造方法的形成方法。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施的限制。其次，本發(fā)明利用示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，所述示意圖只是示例，其在此不應限制本發(fā)明保護的范圍。如圖8所示，為本發(fā)明一個實施例的對應相變存儲器的制造方法的流程示意圖，包括執(zhí)行步驟SI，提供半導體基底，所述半導體基底包含有襯底，依次位于襯底上的阱區(qū)、外延層；執(zhí)行步驟S2，形成第一硬掩膜層圖形，所述第一硬掩膜層圖形與后續(xù)形成的淺溝槽圖形對應；
執(zhí)行步驟S3，在所述第一硬掩膜層圖形上形成介質(zhì)層，所述介質(zhì)層具有平坦表面；執(zhí)行步驟S4，形成第二硬掩膜層圖形，所述第二硬掩膜層圖形與后續(xù)形成的深溝槽圖形對應；執(zhí)行步驟S5，以所述第二硬掩膜層圖形為掩膜進行刻蝕，直至暴露出襯底表面，且去除部分高度的襯底，以形成深溝槽；執(zhí)行步驟S6，去除介質(zhì)層圖形，并以所述第一硬掩膜層圖形為掩膜，刻蝕所述外延層，形成淺溝槽；執(zhí)行步驟S7，對所述淺溝槽和深溝槽進行填充，形成淺溝槽隔離區(qū)和深溝槽隔離區(qū)。
圖9 圖28為本發(fā)明一個實施例的對應相變存儲器的制造方法的結(jié)構(gòu)示意圖。參考圖9，提供半導體基底，所述半導體基底包含有襯底110，依次位于襯底110上的阱區(qū)120、外延層130。在本實施例中，所述阱區(qū)120是通過對襯底110進行離子摻雜所形成的。參考圖10，形成圖形化的第一硬掩膜層圖形140，后續(xù)地將使得所述第一硬掩膜層圖形140的圖形轉(zhuǎn)移至所述外延層130內(nèi)。所述第一硬掩膜層圖形140的材料為氮化硅。所述形成第一硬掩膜層圖形140包括在所述外延層130上形成第一硬掩膜層(未圖不)及位于所述第一硬掩膜層表面的第一光刻膠層(未圖不)，所述第一光刻膠層的圖形與后續(xù)形成的淺溝槽的圖形對應；接著以所述第一光刻膠層為掩膜刻蝕第一硬掩膜層，形成第一硬掩膜層圖形。圖11為圖10示出結(jié)構(gòu)的俯視圖，圖10為圖11沿XXi方向的剖面示意圖。所述第一硬掩膜層圖形140沿XX'方向互相平行排布。如圖12所示，在所述第一硬掩膜層圖形140上形成介質(zhì)層150，所述介質(zhì)層150用于填充相鄰第一硬掩膜層圖形140之間的空隙部分，并通過平坦化在所述第一硬掩膜層圖形140上形成平坦的表面。如圖13所示，在所述介質(zhì)層150表面依次第二硬掩膜層160，及位于第二硬掩膜層160表面的圖形化的第二光刻膠層170。本實施例中，所述第二硬掩膜層160為氧化硅。所述第二光刻膠層170與后續(xù)形成的深溝槽圖形相對應。如圖14所示為圖13的俯視示意圖，同時結(jié)合圖11，所述第二光刻膠層170沿YY^方向互相平行排布。所述YY'方向定義為第二方向，所述XX'方向定義為第一方向。所述第一方向和第二方向互相垂直。所述第二光刻膠層170的圖形與后續(xù)形成的深溝槽的圖形相對應。相鄰的第二光刻膠層170之間暴露出部分所述第二硬掩膜層160。如圖15所示為圖13中沿DDi方向的剖面示意圖。所述沿DDi方向為未覆蓋有第二光刻膠層170的方向?！⒖紙D14和圖16，以所述第二光刻膠層170為掩膜進行刻蝕，形成第二硬掩膜層圖形，所述第二硬掩膜層圖形與后續(xù)形成的深溝槽圖形對應；并以所述第二硬掩膜層圖形為掩膜進行刻蝕，直至暴露出襯底表面，且去除部分高度的襯底，以形成深溝槽111 ;接著依次去除第二光刻膠層170、第二硬掩膜層160及部分的介質(zhì)層150，形成介質(zhì)層圖形150'。
如圖17所示為圖16沿CC'方向的剖面示意圖,所述介質(zhì)層圖形150'覆蓋所述第一硬掩膜層圖形140。如圖18所示為圖16沿DD'方向的剖面示意圖，位于相鄰介質(zhì)層圖形150'之間僅僅剩余襯底110。如圖19所示，去除介質(zhì)層圖形150'，并與所述第一硬掩膜層圖形140為掩膜，刻蝕所述外延層130。在所述外延層130內(nèi)形成淺溝槽141。形成淺溝槽時，還同時刻蝕所述深溝槽，以加深所述深溝槽的深度。如圖20所示為圖19示出結(jié)構(gòu)的俯視圖。沿所述CCT方向，形成有間隔排布的淺溝槽141，所述淺溝槽141暴露出外延層 表面。相鄰淺溝槽141之間通過第一硬掩膜層圖形140隔離。如圖20所示，沿CC'方向或DD'方向形成深溝槽111，所述深溝槽111暴露出襯底表面，且經(jīng)過淺溝槽的刻蝕，所述深溝槽111比圖16示出深度更深。如圖21所示沿YY^方向的剖面示意圖。相鄰的第一硬掩膜層圖形140之間形成有深溝槽111，且暴露出襯底110表面。一并參考圖22和圖23，向所述深溝槽111和淺溝槽141中沉積襯墊層材料，形成覆蓋所述深溝槽111表面和淺溝槽141表面的襯墊層210。其中，所述襯墊層210用于相鄰的阱區(qū)120的隔離、相鄰的外延層130的隔離。其中，所述阱區(qū)120對應于相變存儲器的字線，所述外延層130對應于相變存儲器的二極管。本實施例中，所述襯墊層210的材料為二氧化硅，但是本發(fā)明并不限制于此。參考圖24和圖25，向形成有襯墊層210的深溝槽111和淺溝槽141內(nèi)填充第一填充材料，并在填充完第一填充材料之后，通過回刻(etch back)去除部分第一填充材料，形第一填充層220。剩余的溝槽空間將通過后續(xù)沉積的第二填充層填充。其中，與第二填充層比較，所述第一填充層220更適于填充深溝槽，且第一填充層220更加致密。進一步地，如圖24所示，在所述深溝槽111內(nèi)，所述第一填充層220位于所述外延層130的上表面和下表面之間。本實施例中，所述第一填充材料為多晶硅(poly)，但是本發(fā)明并不限制于此。其中，因多晶硅填充性能及致密度較好，較佳地選擇多晶硅。參考圖26，在所述第一填充層220上沉積第二填充材料230，直至填滿深溝槽，所述第二填充材料可以使不同存儲單元之間絕緣。本實施例中，所述介質(zhì)材料為無定形碳。參考圖27，通過平坦化工藝去除多余的第二填充材料230，直至露出所述第一硬掩膜層圖案140，形成位于第一填充層220上的第二填充層231，所述第二填充層231與第一硬掩膜層圖案140的上表面齊平。本實施例中，所述平坦化工藝為化學機械研磨(Chemical Mechanical Polishing, CMP)。上述深溝槽的側(cè)壁為垂直于所述襯底，實際工藝中通過刻蝕形成的深溝槽呈倒梯形，使得填充于深溝槽中的填充層也形成倒梯形的輪廓。如圖28所示，所述深溝槽呈倒梯形，使得填充于深溝槽中的第一填充層220及第二填充層231也形成倒梯形的輪廓。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點不同于現(xiàn)有技術(shù)中先形成深溝槽及填充再刻蝕形成淺溝槽，本發(fā)明在形成深溝槽前，先保留與淺溝槽對應的第一硬掩膜層圖形，可以避免深溝槽內(nèi)填充物的高度與淺溝槽深度之間的對應關(guān)系，提高了深溝槽刻蝕和淺溝槽刻蝕的工藝處理空間。進一步地，深溝槽刻蝕和淺溝槽刻蝕分別與第二掩膜層圖形和第一硬掩膜層圖形對應，深度范圍不互相影響，則可以形成相等的深溝槽寬度和淺溝槽寬度，易于形成最佳密度的字線和位線的密度排布。
本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。
權(quán)利要求
1.一種相變存儲器的制造方法，其特征在于，包括提供半導體基底，所述半導體基底至少包含有襯底，依次位于襯底上的阱區(qū)、外延層； 在所述外延層表面形成第一硬掩膜層圖形，所述第一硬掩膜層圖形與后續(xù)形成的淺溝槽的圖形對應； 形成覆蓋所述第一硬掩膜層圖形的介質(zhì)層，且所述介質(zhì)層具有平坦的表面； 在所述介質(zhì)層表面形成第二硬掩膜層圖形，所述第二硬掩膜層圖形與后續(xù)形成的深溝槽的圖形對應； 以所述第二硬掩膜層圖形為掩膜，刻蝕所述外延層、阱區(qū)及襯底，形成深溝槽； 接著去除所述介質(zhì)層，暴露出所述第一硬掩膜層圖形； 以所述第一硬掩膜層圖形為掩膜，刻蝕所述外延層，形成淺溝槽； 對所述淺溝槽和深溝槽進行填充，形成淺溝槽隔離區(qū)和深溝槽隔離區(qū)。
2.如權(quán)利要求I所述的相變存儲器的制造方法，其特征在于，所述形成第一硬掩膜層圖形包括在所述外延層上形成第一硬掩膜層及位于所述第一硬掩膜層表面的第一光刻膠層，所述第一光刻膠層的圖形與后續(xù)形成的淺溝槽的圖形對應；接著以所述第一光刻膠層為掩膜刻蝕第一硬掩膜層，形成第一硬掩膜層圖形。
3.如權(quán)利要求I所述的相變存儲器的制造方法，其特征在于，所述形成第二硬掩膜層圖形包括在所述介質(zhì)層表面形成第二硬掩膜層及位于所述第二硬掩膜層表面的第二光刻膠層，所述第二光刻膠層的圖形與后續(xù)形成的深溝槽的圖形對應；接著以所述第二光刻膠層為掩膜刻蝕第二硬掩膜層，形成第二硬掩膜層圖形。
4.如權(quán)利要求I所述的相變存儲器的制造方法，其特征在于，所述對所述淺溝槽和深溝槽進行填充包括首先采用第一填充材料同時對所述深溝槽和淺溝槽進行填充；接著采用回刻蝕，形成第一填充層，其中位于所述深溝槽內(nèi)的第一填充層的高度位于外延層的上表面和下表面之間，位于所述淺溝槽的第一填充層形成淺溝槽隔離區(qū)；采用第二填充材料對所述深溝槽繼續(xù)進行填充，形成深溝槽隔離區(qū)。
5.如權(quán)利要求4所述的相變存儲器的制造方法，其特征在于，所述第一填充材料為多晶娃。
6.如權(quán)利要求4所述的相變存儲器的制造方法，其特征在于，所述第二填充材料為無定 形碳。
7.如權(quán)利要求4所述的相變存儲器的制造方法，其特征在于，所述對所述淺溝槽和深溝槽進行填充前，還包括在所述深溝槽表面和淺溝槽表面形成襯墊層。
8.如權(quán)利要求I所述的相變存儲器的制造方法，其特征在于，所述深溝槽隔離區(qū)和所述淺溝槽隔離區(qū)互相垂直。
9.如權(quán)利要求I所述的相變存儲器的制造方法，其特征在于，所述以所述第一硬掩膜層圖形為掩膜，刻蝕所述外延層，形成淺溝槽時，還同時刻蝕所述深溝槽，以加深所述深溝槽的深度。
全文摘要
一種相變存儲器的制造方法，包括提供半導體基底，包含有襯底，依次位于襯底上的阱區(qū)、外延層；在所述外延層形成第一硬掩膜層圖形；形成覆蓋所述第一硬掩膜層圖形的介質(zhì)層；在所述介質(zhì)層表面形成第二硬掩膜圖形；以所述第二硬掩膜層圖形為掩膜，刻蝕所述外延層、阱區(qū)及襯底，形成深溝槽；接著去除所述介質(zhì)層，暴露出所述第一硬掩膜層圖形；所述第一硬掩膜層圖形為掩膜，刻蝕所述外延層，形成淺溝槽；對所述淺溝槽和深溝槽進行填充，形成淺溝槽隔離區(qū)和深溝槽隔離區(qū)。本發(fā)明提高深溝槽刻蝕和淺溝槽刻蝕的工藝處理空間，并且易于形成最佳密度的字線和位線的密度排布。
文檔編號H01L45/00GK102956817SQ20111024034
公開日2013年3月6日 申請日期2011年8月19日 優(yōu)先權(quán)日2011年8月19日
發(fā)明者何其旸, 張翼英 申請人:中芯國際集成電路制造(上海)有限公司