專利名稱：單一厚度柵氧層實(shí)現(xiàn)多級(jí)工作電壓半導(dǎo)體器件及制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及多級(jí)工作電壓的后柵極工藝半導(dǎo)體器件及其制備方法，具體而言，涉及一種單一厚度柵氧層實(shí)現(xiàn)多級(jí)工作電壓的后柵極工藝半導(dǎo)體器件及其制備方法。
背景技術(shù)：
在邏輯電路或者存儲(chǔ)器電路中，因電路設(shè)計(jì)要求，CMOS采用多級(jí)工作電壓是很常見的。如對(duì)于核心電路，工作電壓一般采用低電壓，如1. 0V, 1. 2V，1. 5V等，而對(duì)于外圍電路，工作電壓一般采用高電壓，如1. 8V，2. 5V，3. 3V等。對(duì)于核心電路中的CMOS，一般稱為Core NMOS, Core PM0S，而對(duì)于外圍電路中的 CMOS，一般稱為 10 NM0S, 10 PMOS0多級(jí)工作電壓是通過不同厚度的柵氧層來實(shí)現(xiàn)的，傳統(tǒng)的邏輯電路或者存儲(chǔ)器電路制備工藝，通常會(huì)有雙柵氧層(Dual Gate Oxide)工藝，甚至三柵氧層(Triple Gate Oxide)工藝，參考圖1和圖2所示的雙柵氧層和三柵氧層的CMOS示意圖。針對(duì)Core和10 MOS器件，傳統(tǒng)的器件制備方法是采用不同的柵極介質(zhì)層厚度。Core MOS器件采用較薄的柵極介質(zhì)層厚度，其閾值電壓較低。10 MOS器件采用較厚的柵極介質(zhì)層厚度，其閾值電壓較高。如圖1所示的第一薄柵氧層101和第一厚柵氧層102 ；又如圖2所示，除了第二薄柵氧層201和第二厚柵氧層203外，還有中等厚度柵氧層202。但是，如圖1和圖2的這種現(xiàn)有技術(shù)使得CMOS工藝復(fù)雜，成本升高，不利于廣泛使用。因此，有必要提供一種新工藝方法來制造一種單一厚度柵氧層以實(shí)現(xiàn)多級(jí)工作電壓的CMOS結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種工藝簡單，成本相對(duì)較低的能夠?qū)崿F(xiàn)多級(jí)工作電壓的 CMOS結(jié)構(gòu)及其制備方法。針對(duì)現(xiàn)有技術(shù)的缺陷，本發(fā)明公開一種單一厚度柵氧層實(shí)現(xiàn)多級(jí)工作電壓的后柵極工藝半導(dǎo)體器件，其中，包括
采用后柵極制備工藝的該半導(dǎo)體器件至少包括形成襯底上的若干第一類晶體管，以及每一個(gè)第一類晶體管分別對(duì)應(yīng)一個(gè)與其平帶電壓絕對(duì)值相近的第二類晶體管； 所述若干第一、第二類晶體管各自所包含的柵極溝槽；
形成在所述若干第一、第二類晶體管各自的柵極溝槽底部的柵氧層，每個(gè)柵氧層的厚度均相同；
所述若干第一類晶體管中的柵氧層中分別各自注射有不等量的第一離子，使得至少有兩個(gè)第一類晶體管的平帶電壓不同；
所述若干第二類晶體管中的柵氧層中分別各自注射有不等量的第二離子，使得至少有兩個(gè)第二類晶體管的平帶電壓不同。上述的器件，其中，所述襯底為體硅或絕緣體上硅。上述的器件，其中，所述第一類晶體管為PMOS晶體管，第二類晶體管為NMOS晶體， 且該半導(dǎo)體器件為CMOS器件。上述的器件，其中，
至少一對(duì)第一 CMOS器件，其PMOS管的柵氧層通過注射第一定量第一離子具有第一平帶電壓，其NMOS管的柵氧層通過注射第二定量第二離子具有第一平帶電壓。至少一對(duì)第二 CMOS器件，其PMOS管的柵氧層通過注射不同于第一定量的第一離子以具有第二平帶電壓，其NMOS管的柵氧層通過注射不同于第二定量的第二離子以具有第二平帶電壓。上述的器件，其中，所述第一離子為功函數(shù)較小的離子，所述第二離子為功函數(shù)較大的離子。上述的器件，其中，所述第一離子為以Li、Mg、Ca、Sc、Mn、Ga、Rb, Sr、Y、Zr、Nb、In、 Cs、Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac 或 Th 元素為基
的離子中的任意一種。上述的器件，其中，所述第二離子為以B、C、Al、Ti、Cr、Ni、Ge、As、Se、Rh、Pd、Te、
Re、Pt、Au、Hg或Po元素為基的離子中的任意一種。根據(jù)本發(fā)明的另一個(gè)方面，還公開一種單一厚度柵氧層實(shí)現(xiàn)多級(jí)工作電壓的后柵極工藝半導(dǎo)體器件的制備方法，用于后柵極制備工藝，先在襯底上形成多個(gè)第一類晶體管和第二類晶體管，形成所述若干第一、第二類晶體管各自所包含的柵極溝槽，其中，接著執(zhí)行如下步驟
在每一個(gè)第一類晶體管和第二類晶體管的柵極溝槽中淀積形成一層?xùn)叛鯇?，每一個(gè)柵氧層的厚度均相同；
多次注射第一離子在第一類晶體管的柵氧層中，每一次注射至少打開一個(gè)第一類晶體管的柵極溝槽以使第一離子接觸打開的柵極溝槽中的柵氧層，得到至少有兩個(gè)平帶電壓不同的第一類晶體管；
多次注射第二離子在第二類晶體管的柵氧層中，每一次注射至少打開一個(gè)第二類晶體管的柵極溝槽以使第二離子接觸打開的柵極溝槽中的柵氧層，得到至少有兩個(gè)平帶電壓不同的第二類晶體管，并使每一個(gè)第二類晶體管的平帶電壓絕對(duì)值與其分別對(duì)應(yīng)的一個(gè)第一類晶體管的平帶電壓絕對(duì)值相近。上述的方法，其中，所述多次注射第一離子在第一類晶體管的柵氧層中的步驟包括
在所述第一類晶體管和第二類晶體管上覆蓋一層作為注射阻擋層的光阻； 進(jìn)行光刻，去除掉位于多個(gè)第一類晶體管上方的注射阻擋層部分； 向所述多個(gè)第一類晶體管的柵極溝槽中的柵氧層注射第一離子； 重新在所述第一類晶體管和第二類晶體管上覆蓋一層作為注射阻擋層的光阻； 進(jìn)行光刻，去除掉位于至少一個(gè)第一類晶體管上方的注射阻擋層部分以打開所述至少一個(gè)第一類晶體管的柵極溝槽，使所述打開的第一類晶體管的柵極溝槽中的柵氧層暴露， 保留其余第一類晶體管和第二類晶體管上方覆蓋著的注射阻擋層部分；向所述暴露的柵氧層注射第一離子；
重復(fù)上述第一離子的注射過程直至形成得到至少有兩個(gè)第一類晶體管的柵氧層的平帶電壓不同；
去除所述注射阻擋層使得所述第一類晶體管和第二類晶體管暴露。上述的方法，其中，所述多次注射第二離子在第二類晶體管的柵氧層中的步驟包括
在所述第一類晶體管和第二類晶體管上覆蓋一層作為注射阻擋層的光阻； 進(jìn)行光刻，去除掉位于多個(gè)第二類晶體管上方的注射阻擋層部分； 向所述多個(gè)第二類晶體管的柵極溝槽中的柵氧層注射第二離子； 重新在所述第一類晶體管和第二類晶體管上覆蓋一層作為注射阻擋層的光阻； 進(jìn)行光刻，去除掉位于至少一個(gè)第二類晶體管上方的注射阻擋層部分以打開所述至少一個(gè)第二類晶體管的柵極溝槽，使所述打開的第二類晶體管的柵極溝槽中的柵氧層暴露， 保留其余第一類晶體管和第二類晶體管上方覆蓋著的注射阻擋層部分； 向所述暴露的柵氧層注射第二離子；
重復(fù)上述第二離子的注射過程直至形成得到至少有兩個(gè)第二類晶體管的柵氧層的平帶電壓不同；
去除所述注射阻擋層使得所述第一類晶體管和第二類晶體管暴露。上述的方法，其中，所述第一類晶體管為PMOS晶體管，第二類晶體管為NMOS晶體， 且該半導(dǎo)體器件為CMOS器件。上述的方法，其中，所述第一離子為功函數(shù)較小的離子，所述第二離子為功函數(shù)較大的離子。上述的方法，其中，所述襯底為體硅或絕緣體上硅。上述的方法，其中，所述第一離子為以Li、Mg、Ca、Sc、Mn、Ga、Rb, Sr、Y、Zr、Nb、In、 Cs、Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac 或 Th 元素為基
的離子中的任意一種。上述的方法，其中，所述第二離子為以B、C、Al、Ti、Cr、Ni、Ge、As、Se、Rh、Pd、Te、
Re、Pt、Au、Hg或Po元素為基的離子中的任意一種。本發(fā)明在單一厚度柵極介質(zhì)層上，通過離子注入進(jìn)行功函數(shù)調(diào)節(jié)，實(shí)現(xiàn)單一介質(zhì)層厚度條件下形成不同的平帶電壓，從而實(shí)現(xiàn)單一介質(zhì)層厚度下多級(jí)工作電壓的CMOS結(jié)構(gòu)?？朔藗鹘y(tǒng)多級(jí)工作電壓CMOS需要多種柵極介質(zhì)層厚度的工藝復(fù)雜性，使CMOS工藝簡化，成本降低，本發(fā)明適用于feite Last HK/MG CMOS工藝。


通過閱讀參照以下附圖對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明及其特征、外形和優(yōu)點(diǎn)將會(huì)變得更明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未刻意按照比例繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。在附圖中，為清楚明了，放大了部分部件。圖1示出了根據(jù)現(xiàn)有技術(shù)的，一種雙柵氧層(Dual Gate Oxide)的具有多級(jí)工作電壓的CMOS結(jié)構(gòu)示意圖2示出了根據(jù)現(xiàn)有技術(shù)的，一種三柵氧層(Triple Gate Oxide)的具有多級(jí)工作電壓的CMOS結(jié)構(gòu)示意圖3a和圖北示出了平帶電壓形成的原理圖3d和圖3f分別為對(duì)照?qǐng)D3c和圖!Be的不同的平帶電壓形成的示意圖； 圖4示出了一種單一厚度柵氧層實(shí)現(xiàn)多級(jí)工作電壓的后柵極CMOS結(jié)構(gòu)的示意圖；以及圖5至圖8示出了根據(jù)本發(fā)明的，一種單一厚度柵氧層實(shí)現(xiàn)多級(jí)工作電壓的后柵極 CMOS結(jié)構(gòu)的制備方法的流程圖。附圖中未完全標(biāo)示所有的反應(yīng)物，具體可以結(jié)合下述的實(shí)施例來理解。
具體實(shí)施例方式以下結(jié)合附圖及具體實(shí)施方式
對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。此處所描述的具體實(shí)施方式
僅用于解釋本發(fā)明，并不用于限定本發(fā)明的保護(hù)范圍。本發(fā)明所涉及的第一類晶體管和第二類晶體管是一般指成對(duì)的PMOS管和NMOS 管，但本發(fā)明的第一類晶體管并不特指PMOS管，本領(lǐng)域技術(shù)人員可以根據(jù)具體情況確定第一類晶體管和第二類晶體管，在此不予贅述。參考圖3a和圖北，以增強(qiáng)型NMOS為例，由于多晶硅或金屬層與P型半導(dǎo)體層的功函數(shù)不一樣，當(dāng)MIS (金屬-絕緣體-半導(dǎo)體)系統(tǒng)平衡狀態(tài)時(shí)，半導(dǎo)體層靠近介質(zhì)層邊緣的導(dǎo)帶Ec和價(jià)帶Ev會(huì)發(fā)生彎曲。當(dāng)器件工作時(shí)，柵極所加電壓的一部分用來平抑導(dǎo)帶Ec 和價(jià)帶Ev的彎曲，這部分電壓稱為平帶電壓。 總?cè)绻嗑Ч杌蚪饘賹拥墓瘮?shù)可以改變，那就可以做到單一介質(zhì)層厚度條件下形成不同的平帶電壓，這樣這種不同平帶電壓的MOS器件所需的工作電壓也不同，從而實(shí)現(xiàn)單一介質(zhì)層厚度下多級(jí)工作電壓的CMOS結(jié)構(gòu)。根據(jù)上述原理，圖3d和圖3f作為圖3c和圖!Be的對(duì)照，通過改變多晶硅或金屬層的功函數(shù)，來實(shí)現(xiàn)不同平帶電壓的MIS能帶原理圖，進(jìn)而可以實(shí)現(xiàn)單一介質(zhì)層厚度下CMOS 多級(jí)工作電壓。本發(fā)明就是利用這個(gè)原理，用單一厚度柵氧層實(shí)現(xiàn)多工作電壓的CMOS結(jié)構(gòu)，參考圖4所示的一種單一厚度柵氧層實(shí)現(xiàn)多級(jí)工作電壓的后柵極工藝半導(dǎo)體結(jié)構(gòu)的示意圖。采用后柵極制備工藝的該半導(dǎo)體器件至少包括形成襯底100上的若干第一類晶體管410，以及每一個(gè)第一類晶體管410分別對(duì)應(yīng)一個(gè)與其平帶電壓絕對(duì)值相近的若干第二類晶體管 420。如圖4所示的實(shí)施例中，第一晶體管411和第二晶體管412均為第一類晶體管410，第三晶體管421和第四晶體管422均為第二類晶體管420。其中，第一晶體管411和第四晶體管422對(duì)應(yīng)，即第一晶體管411的平帶電壓絕對(duì)值與第四晶體管422的平帶電壓絕對(duì)值相近；第二晶體管412和第三晶體管421對(duì)應(yīng)，即第二晶體管412的平帶電壓絕對(duì)值與第三晶體管421的平帶電壓絕對(duì)值相近。所述若干第一、第二類晶體管各自所包含的柵極溝槽(圖4中未標(biāo)號(hào));形成在所述若干第一、第二類晶體管各自的柵極溝槽底部的柵氧層，每個(gè)柵氧層的厚度均相同，如圖所示的第一柵氧層401、第二柵氧層402、第三柵氧層403和第四柵氧層404的厚度均相同；所述若干第一類晶體管中的柵氧層中分別各自注射有不等量的第一離子(圖4中未示出)，使得至少有兩個(gè)第一類晶體管的平帶電壓不同；所述若干第二類晶體管中的柵氧層中分別各自注射有不等量的第二離子(圖4中未示出)，使得至少有兩個(gè)第二類晶體管的平帶電壓不同。如圖4所示，4個(gè)晶體管，兩兩平帶電壓絕對(duì)值相近，形成兩極工作電壓，本領(lǐng)域技術(shù)人員理解，半導(dǎo)體器件還可以根據(jù)需要設(shè)置更多級(jí)的工作電壓，可以結(jié)合現(xiàn)有技術(shù)實(shí)現(xiàn)這樣的變化。本發(fā)明的半導(dǎo)體器件，其襯底100可以是體硅，也可以采用絕緣體上硅來代替。其中，如圖4所示的實(shí)施例中，所述第一類晶體管410為PMOS晶體管，第二類晶體管420為NMOS晶體，且該半導(dǎo)體器件為CMOS器件。結(jié)合圖4說明根據(jù)本發(fā)明的通過單一厚度柵氧層實(shí)現(xiàn)兩級(jí)工作電壓的半導(dǎo)體器件，其中，圖4示出了 2對(duì)CMOS。其中，至少一對(duì)第一 CMOS器件，其PMOS管(第一晶體管411) 的柵氧層通過注射第一定量第一離子具有第一平帶電壓，其NMOS管(第四晶體管422)的柵氧層通過注射第二定量第二離子具有第一平帶電壓，第一晶體管411和第四晶體管422的平帶電壓絕對(duì)值相近。至少一對(duì)第二 CMOS器件，其PMOS管(第二晶體管412)的柵氧層通過注射不同于第一定量的第一離子以具有第二平帶電壓，其NMOS管(第三晶體管421)的柵氧層通過注射不同于第二定量的第二離子以具有第二平帶電壓，第二晶體管412和第三晶體管421的平帶電壓絕對(duì)值相近。在一個(gè)優(yōu)選例中，所述第一離子為功函數(shù)較小的離子，這樣進(jìn)行離子注入以減少柵極功函數(shù)，所述第二離子為功函數(shù)較大的離子，這樣進(jìn)行離子注入以增大柵極功函數(shù)，從而使得第一晶體管411和第四晶體管422具有高工作電壓；使得第二晶體管412和第三晶體管421具有低工作電壓。更為具體地，本發(fā)明公開具體可以選用如下第一離子以Li、Mg、Ca、Sc、Mn、Ga、 Rb、Sr、Y、Zr、Nb、In、Cs、Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、 Ra、Ac或Th元素為基的離子；具體可以選用如下第二離子以B、C、Al、Ti、Cr、Ni、Ge、As、 k、I h、Pd、Te、Re、Pt、Au、Hg或Po元素為基的離子。本領(lǐng)域技術(shù)人員還可以結(jié)合現(xiàn)有技術(shù)使用其他離子來代替上述公開的離子以實(shí)現(xiàn)相同的目的。參考圖4，以下結(jié)合圖5至圖8，說明實(shí)現(xiàn)發(fā)明的一種單一厚度柵氧層實(shí)現(xiàn)多級(jí)工作電壓的后柵極工藝半導(dǎo)體器件的制備方法。本發(fā)明的制備方法適用于后柵極制備工藝， 如圖5所示，先在襯底100上形成多個(gè)第一類晶體管410和第二類晶體管420，形成所述若干第一、第二類晶體管各自所包含的柵極溝槽(圖5中未標(biāo)號(hào))，其特征在于，接著執(zhí)行如下步驟
在每一個(gè)第一類晶體管410和第二類晶體管420的柵極溝槽中淀積形成一層?xùn)叛鯇樱?每一個(gè)柵氧層的厚度均相同，參考圖5的第一柵氧層401、第二柵氧層402、第三柵氧層403 和第四柵氧層404這四個(gè)柵氧層的厚度是相同的。然后，多次注射第一離子在第一類晶體管410的柵氧層中，每一次注射至少打開一個(gè)第一類晶體管的柵極溝槽以使第一離子接觸打開的柵極溝槽中的柵氧層(參考圖6)， 得到至少有兩個(gè)平帶電壓不同的第一類晶體管410。再進(jìn)行下一個(gè)步驟多次注射第二離子在第二類晶體管420的柵氧層中，每一次注射至少打開一個(gè)第二類晶體管420的柵極溝槽以使第二離子接觸打開的柵極溝槽中的柵氧層，得到至少有兩個(gè)平帶電壓不同的第二類晶體管420，并使每一個(gè)第二類晶體管420 的平帶電壓絕對(duì)值與其分別對(duì)應(yīng)的一個(gè)第一類晶體管410的平帶電壓絕對(duì)值相近。為了進(jìn)一步地理解本發(fā)明方法的詳細(xì)過程，以下以第一類晶體管410加工過程作為示例，如圖5所示，先覆蓋一層注射阻擋層500覆蓋在所述第一類晶體管410和第二類晶體管420上，如圖所示，注射阻擋層500填充在第一類晶體管410和第二類晶體管420的柵極溝槽中，注射阻擋層500的作用是為后續(xù)離子注入時(shí)提供一層保護(hù)膜以防止不需要注射離子的區(qū)域接觸所述注射的離子。接著，參考圖6，去除掉位于多個(gè)第一類晶體管410上方的注射阻擋層部分(圖中未標(biāo)號(hào))，剩余部分注射阻擋層510覆蓋在多個(gè)第二類晶體管420和其余第一類晶體管(圖中未標(biāo)號(hào))上方，此時(shí)，多個(gè)第一類晶體管410暴露，分別位于兩個(gè)第一類晶體管410的柵極溝槽中的第三柵氧層403和第四柵氧層404露出。再向所述多個(gè)第一類晶體管410的柵極溝槽中的柵氧層注射第一離子，圖6中，所述注射的第一離子接觸第三柵氧層403和第四柵氧層404用以調(diào)節(jié)功函數(shù)，而由于剩余部分注射阻擋層510的存在，第一離子無法接觸第一柵氧層401和第二柵氧層402。在這個(gè)步驟中，第三柵氧層403和第四柵氧層404均注入了第二定量(注射一次)的第一離子。為了實(shí)現(xiàn)本發(fā)明多級(jí)工作電壓的目的，還需要在個(gè)別第一類晶體管410的柵極溝槽中的柵氧層注射第一離子，以獲得不同的平帶電壓。因此，繼續(xù)參考圖7。重新淀積注射阻擋層500 (參考圖5)覆蓋所述多個(gè)第一類晶體管410和第二類晶體管420上。接著，刻蝕掉位于至少一個(gè)第一類晶體管410上方的注射阻擋層部分以打開所述至少一個(gè)第一類晶體管410的柵極溝槽，使所述打開的第一類晶體管410的柵極溝槽中的柵氧層暴露，保留第二類晶體管和其余第一類晶體管上方覆蓋著的注射阻擋層部分，如圖8 所示的第四柵氧層404上方的注射阻擋層部分被刻蝕除去。向所述暴露的柵氧層注射第一離子，如圖8所示就是向第四柵氧層注射第一離子，圖8中其他的三個(gè)柵氧層由于被注射阻擋層所覆蓋，因此不能接觸第一離子，此時(shí)，第四柵氧層404注入了第一定量(注射兩次)的第一離子。本說明書附圖并未示出三級(jí)工作電壓或更多級(jí)工作電壓的半導(dǎo)體器件的制作過程，但應(yīng)當(dāng)理解的是，參考上述對(duì)圖5至圖8所作的描述，在制作三級(jí)工作電壓或更多級(jí)工作電壓的半導(dǎo)體器件時(shí)，需要接著執(zhí)行如下步驟
重復(fù)上述第一離子的注射過程直至形成得到至少有兩個(gè)第一類晶體管410的平帶電壓不同。每一次注射就使得接觸第一離子的柵氧層累積的接觸第一離子的含量提高，其功函數(shù)也就得到進(jìn)一步調(diào)整。最后，在完成了需要的級(jí)數(shù)的工作電壓的半導(dǎo)體器件的關(guān)于第一類晶體管410 — 側(cè)的過程后，去除所述注射阻擋層500使得所述第一類晶體管410和第二類晶體管420暴
Mo相應(yīng)地，多次注射第二離子在第二類晶體管420的柵氧層中的步驟可以參考上述對(duì)圖5至圖8所作的描述，本領(lǐng)域技術(shù)人員理解，每一個(gè)第一類晶體管410均具有一個(gè)與其平帶電壓絕對(duì)值相近的第二類晶體管420。具體地，由于第二類晶體管420的柵氧層的加工過程與第一類晶體管的柵氧層的加工過程類似，因此，所述第二類晶體管420的柵氧層中注射第二離子的過程如下進(jìn)行簡述，本領(lǐng)域技術(shù)人員可以結(jié)合上述對(duì)第一類晶體管410的柵氧層的加工過程的描述實(shí)現(xiàn)第二類晶體管420的柵氧層的加工過程
如圖5所示，覆蓋一層注射阻擋層覆蓋所述第一類晶體管410和第二類晶體管420 ； 去除掉位于多個(gè)第二類晶體管420上方的注射阻擋層部分；向所述多個(gè)第二類晶體管420的柵極溝槽中的柵氧層注射第二離子； 重新覆蓋注射阻擋層覆蓋所述多個(gè)第二類晶體管420 ；
去除掉位于至少一個(gè)第二類晶體管420上方的注射阻擋層部分以打開所述至少一個(gè)第二類晶體管420的柵極溝槽，使所述打開的第二類晶體管420的柵極溝槽中的柵氧層暴露，保留其余第二類晶體管420上方覆蓋著的注射阻擋層部分； 向所述暴露的柵氧層注射第二離子；
重復(fù)上述第二離子的注射過程直至形成得到至少有兩個(gè)第二類晶體管420的柵氧層的平帶電壓不同；
去除所述注射阻擋層使得所述第一類晶體管410和第二類晶體管420暴露。在一個(gè)優(yōu)選例中，本發(fā)明方法中，所述第一類晶體管為PMOS晶體管，第二類晶體管為NMOS晶體，且該半導(dǎo)體器件為CMOS器件。進(jìn)一步地，本發(fā)明方法所采用的第一離子為功函數(shù)較小的離子，這樣進(jìn)行離子注入以減少柵極功函數(shù)，所述第二離子為功函數(shù)較大的離子，這樣進(jìn)行離子注入以增大柵極功函數(shù)。使得第一晶體管411和第四晶體管422具有高工作電壓；使得第二晶體管412和第三晶體管421具有低工作電壓。在具體實(shí)施例中，所述襯底100為體硅或絕緣體上硅。更為具體地，本發(fā)明公開具體可以選用如下第一離子以Li、Mg、Ca、Sc、Mn、Ga、 Rb、Sr、Y、Zr、Nb、In、Cs、Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、 Ra、Ac或Th元素為基的離子；具體可以選用如下第二離子以B、C、Al、Ti、Cr、Ni、Ge、As、 k、I h、Pd、Te、Re、Pt、Au、Hg或Po元素為基的離子。本領(lǐng)域技術(shù)人員還可以結(jié)合現(xiàn)有技術(shù)使用其他離子來代替上述公開的離子以實(shí)現(xiàn)相同的目的。本領(lǐng)域技術(shù)人員應(yīng)該理解，本領(lǐng)域技術(shù)人員結(jié)合現(xiàn)有技術(shù)以及上述實(shí)施例可以實(shí)現(xiàn)所述變化例，這樣的變化例并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容，在此不予贅述。以上對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實(shí)施方式，其中未盡詳細(xì)描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實(shí)施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例，這并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種單一厚度柵氧層實(shí)現(xiàn)多級(jí)工作電壓的后柵極工藝半導(dǎo)體器件，其特征在于，包括采用后柵極制備工藝的該半導(dǎo)體器件至少包括形成襯底上的若干第一類晶體管，以及每一個(gè)第一類晶體管分別對(duì)應(yīng)一個(gè)與其平帶電壓絕對(duì)值相近的第二類晶體管；所述若干第一、第二類晶體管各自所包含的柵極溝槽；形成在所述若干第一、第二類晶體管各自的柵極溝槽底部的柵氧層，每個(gè)柵氧層的厚度均相同；所述若干第一類晶體管中的柵氧層中分別各自注射有不等量的第一離子，使得至少有兩個(gè)第一類晶體管的平帶電壓不同；所述若干第二類晶體管中的柵氧層中分別各自注射有不等量的第二離子，使得至少有兩個(gè)第二類晶體管的平帶電壓不同。
2.如權(quán)利要求1所述的器件，其特征在于，所述襯底為體硅或絕緣體上硅。
3.如權(quán)利要求1或2所述的器件，其特征在于，所述第一類晶體管為PMOS晶體管，第二類晶體管為NMOS晶體，且該半導(dǎo)體器件為CMOS器件。
4.如權(quán)利要求3所述的器件，其特征在于，至少一對(duì)第一 CMOS器件，其PMOS管的柵氧層通過注射第一定量第一離子具有第一平帶電壓，其NMOS管的柵氧層通過注射第二定量第二離子具有第一平帶電壓；至少一對(duì)第二 CMOS器件，其PMOS管的柵氧層通過注射不同于第一定量的第一離子以具有第二平帶電壓，其NMOS管的柵氧層通過注射不同于第二定量的第二離子以具有第二平帶電壓。
5.如權(quán)利要求3或4所述的器件，其特征在于，所述第一離子為功函數(shù)較小的離子，所述第二離子為功函數(shù)較大的離子。
6.如權(quán)利要求5所述的器件，其特征在于，所述第一離子為以Li、Mg、Ca、Sc、Mn、Ga、 Rb、Sr、Y、Zr、Nb、In、Cs、Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、 Ra、Ac或Th元素為基的離子中的任意一種。
7.如權(quán)利要求5所述的器件，其特征在于，所述第二離子為以B、C、Al、Ti、Cr、Ni、Ge、 As、Se、Rh、Pd、Te、Re、Pt、Au、Hg或Po元素為基的離子中 的任意一種。
8.一種單一厚度柵氧層實(shí)現(xiàn)多級(jí)工作電壓的后柵極工藝半導(dǎo)體器件的制備方法，用于后柵極制備工藝，先在襯底上形成多個(gè)第一類晶體管和第二類晶體管，形成所述若干第一、 第二類晶體管各自所包含的柵極溝槽，其特征在于，接著執(zhí)行如下步驟在每一個(gè)第一類晶體管和第二類晶體管的柵極溝槽中淀積形成一層?xùn)叛鯇?，每一個(gè)柵氧層的厚度均相同；多次注射第一離子在第一類晶體管的柵氧層中，每一次注射至少打開一個(gè)第一類晶體管的柵極溝槽以使第一離子接觸打開的柵極溝槽中的柵氧層，得到至少有兩個(gè)平帶電壓不同的第一類晶體管；多次注射第二離子在第二類晶體管的柵氧層中，每一次注射至少打開一個(gè)第二類晶體管的柵極溝槽以使第二離子接觸打開的柵極溝槽中的柵氧層，得到至少有兩個(gè)平帶電壓不同的第二類晶體管，并使每一個(gè)第二類晶體管的平帶電壓絕對(duì)值與其分別對(duì)應(yīng)的一個(gè)第一類晶體管的平帶電壓絕對(duì)值相近。
9.如權(quán)利要求8所述的方法，其特征在于，所述多次注射第一離子在第一類晶體管的柵氧層中的步驟包括覆蓋一層注射阻擋層在所述第一類晶體管和第二類晶體管上； 去除掉位于多個(gè)第一類晶體管上方的注射阻擋層部分； 向所述多個(gè)第一類晶體管的柵極溝槽中的柵氧層注射第一離子； 去除注射阻擋層后重新覆蓋注射阻擋層在所述第一類晶體管和第二類晶體管上； 去除掉位于至少一個(gè)第一類晶體管上方的注射阻擋層部分以打開所述至少一個(gè)第一類晶體管的柵極溝槽，使所述打開的第一類晶體管的柵極溝槽中的柵氧層暴露，保留第二類晶體管和其余第一類晶體管上方覆蓋著的注射阻擋層部分； 向所述暴露的柵氧層注射第一離子；重復(fù)上述第一離子的注射過程直至形成得到至少有兩個(gè)第一類晶體管的柵氧層的平帶電壓不同；去除所述注射阻擋層使得所述第一類晶體管和第二類晶體管暴露。
10.如權(quán)利要求8所述的方法，其特征在于，所述多次注射第二離子在第二類晶體管的柵氧層中的步驟包括覆蓋一層注射阻擋層在所述第一類晶體管和第二類晶體管上；去除掉位于多個(gè)第二類晶體管上方的注射阻擋層部分；向所述多個(gè)第二類晶體管的柵極溝槽中的柵氧層注射第二離子；去除注射阻擋層后重新覆蓋注射阻擋層覆蓋在所述第一類晶體管和第二類晶體管上；去除掉位于至少一個(gè)第二類晶體管上方的注射阻擋層部分以打開所述至少一個(gè)第二類晶體管的柵極溝槽，使所述打開的第二類晶體管的柵極溝槽中的柵氧層暴露，保留第一類晶體管和其余第二類晶體管上方覆蓋著的注射阻擋層部分； 向所述暴露的柵氧層注射第二離子；重復(fù)上述第二離子的注射過程直至形成得到至少有兩個(gè)第二類晶體管的柵氧層的平帶電壓不同；去除所述注射阻擋層使得所述第一類晶體管和第二類晶體管暴露。
11.如權(quán)利要求8至10中任一項(xiàng)所述的方法，其特征在于，所述第一類晶體管為PMOS 晶體管，第二類晶體管為NMOS晶體，且該半導(dǎo)體器件為CMOS器件。
12.如權(quán)利要求11所述的方法，其特征在于，所述第一離子為功函數(shù)較小的離子，所述第二離子為功函數(shù)較大的離子。
13.如權(quán)利要求8所述的方法，其特征在于，所述襯底為體硅或絕緣體上硅。
14.如權(quán)利要求11所述的方法，其特征在于，所述第一離子為以Li、Mg、Ca、SC、Mn、Ga、 Rb、Sr、Y、Zr、Nb、In、Cs、Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、 Ra、Ac或Th元素為基的離子中的任意一種。
15.如權(quán)利要求12所述的方法，其特征在于，以B、C、Al、Ti、Cr、Ni、(;e、As、k、Rh、Pd、 Te、Re、Pt、Au、Hg或Po元素為基的離子中的任意一種。
全文摘要
本發(fā)明公開一種在單一厚度柵極介質(zhì)層上，通過離子注入進(jìn)行功函數(shù)調(diào)節(jié)，實(shí)現(xiàn)單一介質(zhì)層厚度條件下形成不同的平帶電壓，從而實(shí)現(xiàn)單一介質(zhì)層厚度下多級(jí)工作電壓的CMOS結(jié)構(gòu)?？朔藗鹘y(tǒng)多級(jí)工作電壓CMOS需要多種柵極介質(zhì)層厚度的工藝復(fù)雜性，使CMOS工藝簡化，成本降低，本發(fā)明適用于GateLastHK/MGCMOS工藝。
文檔編號(hào)H01L21/265GK102437175SQ20111025026
公開日2012年5月2日 申請(qǐng)日期2011年8月29日 優(yōu)先權(quán)日2011年8月29日
發(fā)明者謝欣云, 陳玉文, 黃曉櫓 申請(qǐng)人:上海華力微電子有限公司