專(zhuān)利名稱：晶圓級(jí)封裝結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片封裝領(lǐng)域，特別涉及晶圓級(jí)封裝結(jié)構(gòu)及其形成方法。
背景技術(shù)：
隨著芯片的尺寸越來(lái)越小，功能越來(lái)越強(qiáng)，焊墊數(shù)目不斷增多，焊墊間距不斷變窄，相應(yīng)地，對(duì)芯片封裝提出了更高的要求。傳統(tǒng)的芯片封裝方法通常是采用引線鍵合(Wire Bonding)進(jìn)行封裝，但隨著芯片的飛速發(fā)展，晶圓級(jí)封裝(Wafer Level lockage，WLP)逐漸取代引線鍵合，在公開(kāi)號(hào)為 US7459729B2的美國(guó)專(zhuān)利文件中，可以發(fā)現(xiàn)更多有關(guān)晶圓級(jí)封裝的資料，請(qǐng)參考圖1，現(xiàn)有的晶圓級(jí)封裝結(jié)構(gòu)，包括襯底2，所述襯底2具有位于所述襯底2第一表面的第一焊墊3， 位于所述襯底2第二表面的第二焊墊18，且所述焊墊3與第二焊墊18通過(guò)貫穿所述襯底2 的插塞22電連接，所述襯底2還具有芯片容納部4，所述芯片容納部4與待封裝的芯片匹配，用于容納待封裝的芯片；位于芯片容納部4內(nèi)的待封裝的芯片6 ；位于芯片容納部4內(nèi)、 待封裝的芯片6兩側(cè)的導(dǎo)電層M ；位于芯片容納部4內(nèi)、待封裝的芯片6表面且與所述襯底2第二表面齊平的粘附層21 ；位于襯底2第一表面的劃痕線觀，所述劃痕線觀用于定義每個(gè)封裝單元的界限；位于待封裝的芯片6表面的接觸電極10，所述接觸電極10通過(guò)重分布線(redistribution layer, RDL) 14與第一焊墊3電連接；覆蓋所述重分布線14的保護(hù)層沈；位于待封裝的芯片6表面微透鏡60。但是，現(xiàn)有技術(shù)的晶圓級(jí)封裝需要將與待封裝的芯片6嵌入封裝襯底2(容納部 4)，待封裝的芯片6要嚴(yán)格匹配的封裝結(jié)構(gòu)，使得所述封裝結(jié)構(gòu)的尺寸受待封裝的芯片6限制大，且現(xiàn)有的晶圓級(jí)封裝流程復(fù)雜，對(duì)晶圓級(jí)封裝工藝要求高。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種流程簡(jiǎn)單的晶圓級(jí)封裝結(jié)構(gòu)形成方法及封裝質(zhì)量高的晶圓級(jí)封裝結(jié)構(gòu)。為解決上述問(wèn)題，本發(fā)明提供一種晶圓級(jí)封裝結(jié)構(gòu)形成方法，包括提供基板；在所述基板內(nèi)形成空腔；在所述基板內(nèi)和空腔的部分表面形成再分布線路；提供待封裝芯片，所述待封裝芯片具有器件表面和與器件表面相對(duì)的底表面；在所述器件表面的焊墊層表面形成凸塊下金屬層和形成在凸塊下金屬層表面的凸塊；將形成有凸塊的待封裝芯片與所述基板連接，使得所述待封裝芯片與空腔正對(duì)且所述凸塊與再分布線路電連接?？蛇x的，所述基板為多層堆疊結(jié)構(gòu)。可選的，當(dāng)所述基板包括第一基板和第二基板時(shí)；所述第一基板具有開(kāi)口，所述第一基板背離所述開(kāi)口的表面具有紅外過(guò)濾膜；所述第二基板具有第一表面和與第一表面相對(duì)的第二表面的具體形成工藝為將第一基板具有開(kāi)口的表面與第二基板的第一表面粘合；在所述第二基板的第二表面形成再分布線路，所述再分布線路暴露出部分第二表面，所述暴露出的第二表面與所述開(kāi)口位置對(duì)應(yīng)；在所述再分布線路表面形成保護(hù)層，所述保護(hù)層暴露出部分再分布線路表面；以所述再分布線路為掩膜去除部分所述第二基板，直至暴露出所述開(kāi)口，形成空腔；提供待封裝晶圓，所述待封裝晶圓具有器件表面和與器件表面相對(duì)的底表面；沿所述底表面對(duì)所述待封裝晶圓進(jìn)行減?。辉谒銎骷砻娴暮笁|層表面形成凸塊下金屬層和形成在凸塊下金屬層表面的凸塊；切割所述待封裝晶圓形成多個(gè)待封裝芯片；將形成有凸塊的待封裝芯片與所述第二基板連接，使得所述待封裝芯片與空腔正對(duì)且所述凸塊與再分布線路電連接?？蛇x的，當(dāng)所述基板包括第一基板和第二基板時(shí)；所述第一基板具有第一開(kāi)口，所述第一基板背離所述第一開(kāi)口的表面具有紅外過(guò)濾膜；所述第二基板具有第一表面和與第一表面相對(duì)的第二表面的具體形成工藝為將第一基板具有第一開(kāi)口的表面與第二基板的第一表面粘合； 沿第二表面去除部分第二基板，直至暴露出第一基板，形成第二開(kāi)口，所述第二開(kāi)口完全暴露出第一開(kāi)口，且第二開(kāi)口的寬度大于第一開(kāi)口的寬度；在第二基板暴露出的第一基板的表面形成通孔，在所述第二基板的第二表面和第二基板暴露出的第一基板的表面形成再分布線路，所述再分布線路覆蓋所述通孔表面；在所述再分布線路表面形成保護(hù)層，所述保護(hù)層暴露出部分再分布線路表面；提供待封裝芯片，所述待封裝芯片具有器件表面和與器件表面相對(duì)的底表面；在所述器件表面的焊墊層表面形成凸塊下金屬層和形成在凸塊下金屬層表面的凸塊；將形成有凸塊的待封裝芯片與第一基板和第二基板連接，使得所述待封裝芯片與第一開(kāi)口正對(duì)且所述凸塊填充滿所述通孔?？蛇x的，當(dāng)所述基板包括第一基板和第二基板時(shí)；在第二基板內(nèi)形成第一開(kāi)口和第二開(kāi)口，且所述第二開(kāi)口完全暴露出第一開(kāi)口，且第二開(kāi)口的寬度大于第一開(kāi)口的寬度。可選的，當(dāng)所述基板包括第一基板和第二基板時(shí)，第一基板材料為玻璃，第二基板材料為玻璃或硅?？蛇x的，還包括在所述基板表面形成凸點(diǎn)，在以所述底表面為基準(zhǔn)面，背離所述器件表面的方向上，所述凸點(diǎn)高于所述待封裝芯片。本發(fā)明還提供一種晶圓級(jí)封裝結(jié)構(gòu)，包括基板；位于基底內(nèi)的空腔；位于所述基板內(nèi)和空腔的部分表面的再分布線路；位于再分布線路表面的待封裝芯片，所述待封裝芯片具有器件表面和與器件表面相對(duì)的底表面，在所述器件表面的焊墊層表面具有凸塊下金屬層和位于在凸塊下金屬層表面的凸塊，且所述待封裝芯片與空腔正對(duì)且所述凸塊與再分布線路電連接?？蛇x的，當(dāng)基板包括第一基板和第二基板時(shí)，所述晶圓級(jí)封裝結(jié)構(gòu)包括第一基板，所述第一基板具有開(kāi)口，所述第一基板背離所述開(kāi)口的表面具有紅外過(guò)濾膜；位于所述第一基板與紅外過(guò)濾膜相對(duì)表面的第二基板；貫穿所述第二基板并與開(kāi)口連通的空腔；位于所述第二基板與第一基板相對(duì)表面的通孔；位于所述第二基板與第一基板相對(duì)表面且位于通孔表面的再分布線路；位于所述再分布線路表面且暴露出所述再分布線路第一部分表面和所述再分布線路第二部分表面的保護(hù)層；位于所述保護(hù)層表面的待封裝芯片，且所述待封裝芯片具有位于焊墊層表面的凸塊下金屬層和位于所述凸塊下金屬層表面的凸塊，且所述凸塊填充滿所述通孔；位于所述第二部分表面的凸點(diǎn)。可選的，當(dāng)基板包括第一基板和第二基板時(shí)，所述晶圓級(jí)封裝結(jié)構(gòu)包括第一基板，所述第一基板具有開(kāi)口，所述基板背離所述開(kāi)口的表面具有紅外過(guò)濾膜；位于所述第一基板與紅外過(guò)濾膜相對(duì)表面的第二基板；貫穿所述第二基板的第二開(kāi)口，所述第二開(kāi)口完全暴露第一開(kāi)口，且第二開(kāi)口的寬度大于第一開(kāi)口的寬度；位于第二基板暴露出的第一基板的表面的通孔；位于所述第二基板的第二表面和第二基板暴露出的第一基板表面的再分布線路，所述再分布線路覆蓋所述通孔表面；覆蓋所述再分布線路的保護(hù)層，所述保護(hù)層暴露出所述通孔位置的再分布線路和部分第二基板表面的再分布線路；位于所述保護(hù)層表面的待封裝芯片，且所述待封裝芯片具有位于焊墊層表面的凸塊下金屬層和位于所述凸塊下金屬層表面的凸塊，且所述凸塊填充滿所述通孔；位于被保護(hù)層暴露出的部分第二基板表面的凸點(diǎn)。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明的晶圓級(jí)封裝結(jié)構(gòu)形成方法在不改變待封裝芯片設(shè)計(jì)的基礎(chǔ)上，實(shí)現(xiàn)晶圓級(jí)封裝，在封裝工藝中，采用先形成空腔，后續(xù)將待封裝芯片與具有空腔的第一基底和第二基底連接，本發(fā)明實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)形成方法結(jié)構(gòu)簡(jiǎn)單，且空腔的形成對(duì)刻蝕要求不高，不需要嚴(yán)格與待封裝芯片尺寸匹配，工藝制程簡(jiǎn)單，生產(chǎn)成本低。進(jìn)一步地，本實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)形成方法先采用第一基板和第二基板粘合，并對(duì)第二基板刻蝕形成空腔，刻蝕工藝簡(jiǎn)單且不需要高精度的刻蝕，成本低廉，后續(xù)在第二基板表面形成通孔和再分布線路，將待封裝芯片的凸塊通過(guò)回流焊填充于所述通孔， 工藝簡(jiǎn)單，另外地，本實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)形成方法不受所述待封裝芯片尺寸限制，可封裝的封裝芯片尺寸回旋余地大。進(jìn)一步地，本實(shí)施例先形成第一開(kāi)口，然后形成第二開(kāi)口，所述第二開(kāi)口完全暴露出第一開(kāi)口，且第二開(kāi)口的寬度大于第一開(kāi)口的寬度，使得第一開(kāi)口和第二開(kāi)口形成的空腔具有肩部，并且在肩部形成通孔，后續(xù)待封裝芯片的凸塊填充所述通孔，使得待封裝芯片與第一基板和第二基板結(jié)合，本實(shí)施例除了具有工藝簡(jiǎn)單，受待封裝芯片尺寸限制小的優(yōu)點(diǎn)，還具有凸點(diǎn)形成在第二基底的表面，不需要額外的工藝就能夠使得高度高于所述待封裝芯片，便于后續(xù)與PCB匹配的優(yōu)點(diǎn)。本發(fā)明提供的結(jié)構(gòu)簡(jiǎn)單，封裝質(zhì)量高，與后續(xù)PCB板制程時(shí)，匹配度高。


圖1是現(xiàn)有的晶圓級(jí)封裝結(jié)構(gòu)示意圖；圖2是本發(fā)明一實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)形成方法流程示意圖；圖3是本發(fā)明第一實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)形成方法流程示意圖；圖4至圖15是本發(fā)明第一實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)形成方法過(guò)程示意圖；圖16是本發(fā)明第二實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)形成方法流程示意圖17至圖22是本發(fā)明第二實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)形成方法過(guò)程示意圖；圖23是本發(fā)明第三實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)示意圖。
具體實(shí)施例方式由背景技術(shù)可知，請(qǐng)參考圖1，現(xiàn)有的晶圓級(jí)封裝需要形成一個(gè)與待封裝的芯片6 匹配的封裝結(jié)構(gòu)，需要將待封裝的芯片6放置于襯底2內(nèi)，然后按照待封裝的芯片6的尺寸對(duì)所述襯底2進(jìn)行加工，所述封裝結(jié)構(gòu)的尺寸受待封裝的芯片6限制大，且現(xiàn)有的晶圓級(jí)封裝流程復(fù)雜，對(duì)晶圓級(jí)封裝工藝要求高。為此，本發(fā)明的發(fā)明人提供一種晶圓級(jí)封裝結(jié)構(gòu)形成方法，請(qǐng)參考圖2，包括步驟SlOl，提供基板；步驟S102，在所述基板內(nèi)形成空腔；步驟S103，在所述基板內(nèi)和空腔的部分表面形成再分布線路；步驟S104，提供待封裝芯片，所述待封裝芯片具有器件表面和與器件表面相對(duì)的底表面；步驟S105，在所述器件表面的焊墊層表面形成凸塊下金屬層(Under Bump Metal, UBM)和形成在凸塊下金屬層表面的凸塊；步驟S106，將形成有凸塊的待封裝芯片與所述基板連接，使得所述待封裝芯片與空腔正對(duì)且所述凸塊與再分布線路電連接。具體地，所述基板與所述空腔相對(duì)的表面形成有紅外過(guò)濾薄膜，所述紅外過(guò)濾薄膜用于代替數(shù)碼相機(jī)中的濾光模組，在本實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)形成方法用于封裝影像傳感芯片時(shí)，能夠提高拍照質(zhì)量。所述基板為多層堆疊結(jié)構(gòu)，例如為包括第一基板和位于第一基板表面的第二基板。進(jìn)一步的，將形成有凸塊的待封裝芯片與所述基板連接時(shí)，所述待封裝芯片不完全覆蓋所述再分布線路，后續(xù)工藝中可以暴露出的所述再分布線路表面形成凸點(diǎn)，所述凸點(diǎn)位置高于連接后的所述待封裝芯片的底表面，使得后續(xù)易于與PCB板匹配。進(jìn)一步的，所述再分布線路表面形成有保護(hù)層，所述保護(hù)層暴露出所述再分布線路與所述待封裝芯片和所述凸點(diǎn)對(duì)應(yīng)的位置。本發(fā)明還提供一種晶圓級(jí)封裝結(jié)構(gòu)，包括基板；位于基底內(nèi)的空腔；位于所述基板內(nèi)和空腔的部分表面的再分布線路；位于再分布線路表面的待封裝芯片，所述待封裝芯片具有器件表面和與器件表面相對(duì)的底表面，在所述器件表面的焊墊層表面具有凸塊下金屬層和位于在凸塊下金屬層表面的凸塊，且所述待封裝芯片與空腔正對(duì)且所述凸塊與再分布線路電連接。本發(fā)明的實(shí)施例在不改變待封裝芯片設(shè)計(jì)的基礎(chǔ)上，實(shí)現(xiàn)晶圓級(jí)封裝，在封裝工藝中，采用先形成空腔，后續(xù)將待封裝芯片與具有空腔的第一基底和第二基底連接，本發(fā)明實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)形成方法結(jié)構(gòu)簡(jiǎn)單，且空腔的形成對(duì)刻蝕要求不高，不需要嚴(yán)格與待封裝芯片尺寸匹配，工藝制程簡(jiǎn)單，生產(chǎn)成本低。
第一實(shí)施例下面結(jié)合第一實(shí)施例對(duì)本發(fā)明的晶圓級(jí)封裝結(jié)構(gòu)形成方法做詳細(xì)說(shuō)明，請(qǐng)參考圖 3，包括如下步驟步驟S201，提供第一基板，所述第一基板具有開(kāi)口，所述基板背離所述開(kāi)口的表面具有紅外過(guò)濾膜；步驟S202，提供第二基板，所述第二基板具有第一表面和與第一表面相對(duì)的第二表面；步驟S203，將第一基板具有開(kāi)口的表面與第二基板的第一表面粘合；步驟S204，在所述第二基板的第二表面形成再分布線路，所述再分布線路暴露出部分第二表面，所述暴露出的第二表面與所述開(kāi)口位置對(duì)應(yīng)；步驟S205，在所述再分布線路表面形成保護(hù)層，所述保護(hù)層暴露出部分再分布線路表面；步驟S206，以所述再分布線路為掩膜去除部分所述第二基板，直至暴露出所述開(kāi)口，形成空腔；步驟S207，提供待封裝晶圓，所述待封裝晶圓具有器件表面和與器件表面相對(duì)的底表面；步驟S208，沿所述底表面對(duì)所述待封裝晶圓進(jìn)行減??；步驟S209，在所述器件表面的焊墊層表面形成凸塊下金屬層和形成在凸塊下金屬層表面的凸塊；步驟S210，切割所述待封裝晶圓形成多個(gè)待封裝芯片；步驟S211，將形成有凸塊的待封裝芯片與所述第二基板連接，使得所述待封裝芯片與空腔正對(duì)且所述凸塊與再分布線路電連接。圖4至圖15為本發(fā)明提供的晶圓級(jí)封裝結(jié)構(gòu)形成方法的第一實(shí)施例過(guò)程示意圖。請(qǐng)參考圖4，提供第一基板100，所述第一基板100具有開(kāi)口 101，所述第一基板 100背離所述開(kāi)口 101的表面具有紅外過(guò)濾膜102。所述第一基板100為透明材料，比如玻璃、石英等，所述第一基板100用于為晶圓級(jí)封裝結(jié)構(gòu)形成方法提供平臺(tái)。所述第一基板100具有開(kāi)口 101，所述開(kāi)口 101與后續(xù)形成的開(kāi)口組成空腔，用于容納待封裝芯片。需要說(shuō)明的是，所述開(kāi)口 101可以采用光刻工藝對(duì)所述第一基板100進(jìn)行刻蝕形成，也可以在所述第一基板100表面旋涂光刻膠103，對(duì)所述光刻膠曝光顯影之后，形成開(kāi) Π 101。所述第一基板100背離所述開(kāi)口 101的表面具有紅外過(guò)濾膜102，所述紅外過(guò)濾薄膜102用于代替數(shù)碼相機(jī)中的濾光模組，在本實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)形成方法用于封裝影像傳感芯片時(shí)，提高拍照質(zhì)量。請(qǐng)參考圖5，提供第二基板110，所述第二基板110具有第一表面I和與第一表面 I相對(duì)的第二表面II。所述第二基板110材料為硅或玻璃，所述第二基板110為后續(xù)形成再分布線路提供平臺(tái)，所述第二基板110具有第一表面I和與第一表面I相對(duì)的第二表面II。
請(qǐng)參考圖6，將第一基板100具有開(kāi)口 101的表面與第二基板110的第一表面I粘合。
所述粘合工藝可以為壓合或鍵合，以壓合為例，將第一基板100具有開(kāi)口 101的表面與第二基板110的第一表面I對(duì)準(zhǔn)，并施加壓力，使得第一基板100和第二基板110粘合。請(qǐng)參考圖7，在所述第二基板110的第二表面II形成若干通孔121 ；在所述第二基板110的第二表面II覆蓋再分布線路120，且所述再分布線路120暴露出部分第二表面 II，所述暴露出的第二表面II與所述開(kāi)口 101位置對(duì)應(yīng)。所述再分布線路120用于電連接待封裝芯片和后續(xù)的PCB板，所述第二基板110 的第二表面II還具有若干通孔121，所述再分布線路120覆蓋所述通孔121表面，位于所述通孔121表面的再分布線路120與待封裝芯片的凸點(diǎn)位置對(duì)應(yīng)。還需要說(shuō)明的是，當(dāng)所述第二基板110為硅時(shí)，需要在所述第二基板110和再分布線路120之間形成隔離層122，所述隔離層122用于電學(xué)隔離所述再分布線路120和所述第二基板110，所述隔離層122材料為絕緣介質(zhì)，比如為氧化硅、氮化硅；需要說(shuō)明的是，當(dāng)所述第二基板110為玻璃或水晶等絕緣介質(zhì)時(shí)，可以不需要形成所述隔離層122。以所述第二基板110為硅為例，示范性說(shuō)明再分布線路120的具體形成工藝在所述第二表面II形成光刻膠圖形(未示出)，所述光刻膠圖形與待形成的通孔121位置對(duì)應(yīng)； 以所述光刻膠圖形為掩膜，刻蝕所述第二基板110形成通孔121 ；采用灰化工藝去除所述光刻膠圖形；采用化學(xué)氣相沉積工藝在所述第二表面II形成隔離層122，且所述隔離層122 覆蓋位于所述通孔121的表面；采用物理氣相沉積工藝沉積金屬層(未標(biāo)識(shí))覆蓋所述述隔離層122 ；然后采用光刻工藝去除部分所述金屬層和隔離層122，直至暴露出所述第二基板110，形成再分布線路120。請(qǐng)參考圖8，在所述再分布線路120表面形成保護(hù)層130，所述保護(hù)層130暴露出部分再分布線路120表面。所述保護(hù)層130用于避免所述再分布線路120在后續(xù)的工藝中受到損傷，所述保護(hù)層130材料為光刻膠材料、氧化硅或氮化硅。所述保護(hù)層130暴露的再分布線路120第一部分表面III與待封裝芯片的凸點(diǎn)對(duì)應(yīng)位置，在本實(shí)施例中，所述再分布線路120第一部分表面III位于所述通孔121表面的位置，從而使得后續(xù)工藝中與待封裝芯片電連接。需要說(shuō)明的是，所述保護(hù)層130還暴露后續(xù)與再分布線路120第二部分表面IV，所述再分布線路120第二部分表面IV用于后續(xù)工藝形成凸點(diǎn)，與后續(xù)的PCB版電連接，從而不必額外的通孔工藝或者硅通孔(TSV)工藝暴露出再分布線路120，以所述保護(hù)層130的材料為光刻膠為例可以對(duì)光刻膠進(jìn)行采用曝光顯影，直接形成所需的所述保護(hù)層130，而不需要額外的刻蝕工藝，節(jié)約工藝步驟和生產(chǎn)成本。所述保護(hù)層130的形成工藝為在所述再分布線路120表面采用沉積工藝形成保護(hù)薄膜；采用光刻工藝去除多余的保護(hù)薄膜，暴露出再分布線路120第一部分表面III和再分布線路120第二部分表面IV，形成保護(hù)層130，且由于再分布線路120第二部分表面IV 比較大，所述光刻工藝不需要采用高精度的光刻設(shè)備，工藝難度低。請(qǐng)參考圖9，以所述再分布線路120為掩膜去除部分所述第二基板110，直至暴露出所述開(kāi)口 101，形成空腔131。
所述空腔131后續(xù)用于容納待封裝芯片，所述空腔131的形成工藝為在所述再分布線路120表面形成光刻膠圖形，所述光刻膠圖形與所述開(kāi)口 101位置對(duì)應(yīng)；以所述光刻膠圖形為掩膜，去除部分所述第二基板110，直至暴露出所述開(kāi)口 101，形成空腔131。請(qǐng)參考圖10，提供待封裝晶圓140，所述待封裝晶圓140具有器件表面V和與器件表面V相對(duì)的底表面VI。所述待封裝晶圓140為8英寸或12英寸晶圓，所述待封裝晶圓140具有多個(gè)待封裝芯片。請(qǐng)參考圖11，沿所述底表面VI對(duì)所述待封裝晶圓140進(jìn)行減薄。所述減薄工藝為研磨或化學(xué)機(jī)械拋光工藝。需要說(shuō)明的是，在減薄工藝之前，還可以在所述待封裝晶圓140的器件表面V形成光阻保護(hù)膜，然后沿所述底表面VI對(duì)所述待封裝晶圓140進(jìn)行減薄。請(qǐng)參考圖12，在所述器件表面V的焊墊層表面形成凸塊下金屬層141和形成在凸塊下金屬層141表面的凸塊142。所述凸塊下金屬層141用于電連接所述凸塊142和所述焊墊層。所述凸塊142用于電連接待封裝晶圓140的待封裝芯片和所述再分布線路120。具體地，對(duì)所述光阻保護(hù)膜進(jìn)行曝光顯影，暴露出焊墊層表面，然后采用濺鍍、電鍍工藝，在所述焊墊層表面形成所述凸塊下金屬層141和位于所述凸塊下金屬層141表面的凸塊金屬層，然后對(duì)所述凸塊金屬層進(jìn)行回流焊，形成凸塊142。請(qǐng)參考圖13，切割所述待封裝晶圓140形成多個(gè)待封裝芯片150。將所述光阻保護(hù)膜去除，并通過(guò)切割得到多個(gè)單顆的待封裝芯片150，具體的所述光阻保護(hù)膜去除為灰化工藝，切割工藝為現(xiàn)有的切割工藝，在這個(gè)不再贅述。請(qǐng)參考圖14，將形成有凸塊142的待封裝芯片150與所述第二基板110連接，使得所述待封裝芯片150與空腔131正對(duì)且所述凸塊142與再分布線路120電連接。所述凸塊142與通孔121(請(qǐng)參考圖9)正對(duì)，且所述凸塊142回流焊后填充滿所述通孔121，使得待封裝芯片150與所述第二基板110連接。本實(shí)施例中，先形成具有空腔131的第一基板100和第二基板110，然后在本步驟中通過(guò)回流焊凸塊142將所述待封裝芯片150與所述第二基板110連接，使得所述待封裝芯片150與空腔131正對(duì)，不需要通過(guò)高精度的刻蝕形成空腔來(lái)容納所述待封裝芯片，工藝受所述待封裝芯片150尺寸限制小，工藝簡(jiǎn)單，成本低。請(qǐng)參考圖15，在所述再分布線路120第二部分表面IV形成凸點(diǎn)143，所述凸點(diǎn)143 用于在后續(xù)工藝中與PCB板電連接。在以第二部分表面IV為基準(zhǔn)面、沿與第一基底相對(duì)的方向上，所述凸點(diǎn)143的高度高于所述待封裝芯片150，從而使得本實(shí)施例形成的晶圓級(jí)封裝結(jié)構(gòu)易于與后續(xù)的PCB 板匹配。所述凸點(diǎn)143的形成工藝為在所述再分布線路120第二部分表面IV形成焊料層，采用回流焊工藝對(duì)焊料層進(jìn)行回流焊，形成凸點(diǎn)143。本實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)形成方法先采用第一基板100和第二基板110粘合， 并對(duì)第二基板110刻蝕形成空腔131，刻蝕工藝簡(jiǎn)單且不需要高精度的刻蝕，成本低廉，后續(xù)在第二基板110表面形成通孔121和再分布線路120，將待封裝芯片150的凸塊142通過(guò)回流焊填充于所述通孔121，工藝簡(jiǎn)單，另外地，本實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)形成方法不受所述待封裝芯片150尺寸限制，可封裝的封裝芯片150尺寸回旋余地大。采用本實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)形成方法形成的晶圓級(jí)封裝結(jié)構(gòu)，請(qǐng)參考圖15， 包括第一基板100，所述第一基板100具有開(kāi)口 101，所述第一基板100背離所述開(kāi)口 101 的表面具有紅外過(guò)濾膜102 ；位于所述第一基板100與紅外過(guò)濾膜102相對(duì)表面的第二基板110 ；貫穿所述第二基板110并與開(kāi)口 101連通的空腔131 ；位于所述第二基板110與第一基板100相對(duì)表面的通孔121 ；位于所述第二基板110與第一基板100相對(duì)表面且位于通孔121表面的再分布線路120 ；位于所述再分布線路120表面且暴露出所述再分布線路120 第一部分表面III (請(qǐng)參考圖9)和所述再分布線路120第二部分表面IV的保護(hù)層130 ；位于所述保護(hù)層130表面的待封裝芯片150，且所述待封裝芯片150具有位于焊墊層表面的凸塊下金屬層141和位于所述凸塊下金屬層141表面的凸塊142，且所述凸塊142填充滿所述通孔121 ；位于所述第二部分表面IV的凸點(diǎn)143。需要說(shuō)明的是，所述第一基板100為透明材料，比如玻璃、石英等；所述第二基板 110材料為硅或玻璃；當(dāng)所述第二基板為硅時(shí)，所述第二基板110和再分布線路120之間還具有隔離層122;在以第二部分表面IV為基準(zhǔn)面、沿與第一基底相對(duì)的方向上，所述凸點(diǎn) 143的高度高于所述待封裝芯片150。本發(fā)明實(shí)施例提供的晶圓級(jí)封裝結(jié)構(gòu)，結(jié)構(gòu)簡(jiǎn)單，封裝質(zhì)量高，與后續(xù)PCB板制程時(shí)，匹配度高。第二實(shí)施例下面結(jié)合第二實(shí)施例對(duì)本發(fā)明的晶圓級(jí)封裝結(jié)構(gòu)形成方法做詳細(xì)說(shuō)明，請(qǐng)參考圖 16，包括如下步驟步驟S301，提供第一基板，所述第一基板具有第一開(kāi)口，所述第一基板背離所述第一開(kāi)口的表面具有紅外過(guò)濾膜；步驟S302，提供第二基板，所述第二基板具有第一表面和與第一表面相對(duì)的第二表面；步驟S303，將第一基板具有第一開(kāi)口的表面與第二基板的第一表面粘合；步驟S304，沿第二表面去除部分第二基板，直至暴露出第一基板，形成第二開(kāi)口， 所述第二開(kāi)口完全暴露出第一開(kāi)口，且第二開(kāi)口的寬度大于第一開(kāi)口的寬度；步驟S305，在第二基板暴露出的第一基板的表面形成通孔，在所述第二基板的第二表面和第二基板暴露出的第一基板的表面形成再分布線路，所述再分布線路覆蓋所述通孔表面；步驟S306，在所述再分布線路表面形成保護(hù)層，所述保護(hù)層暴露出部分再分布線路表面；步驟S307，提供待封裝芯片，所述待封裝芯片具有器件表面和與器件表面相對(duì)的底表面；步驟S308，在所述器件表面的焊墊層表面形成凸塊下金屬層和形成在凸塊下金屬層表面的凸塊；步驟S309，將形成有凸塊的待封裝芯片與第一基板和第二基板連接，使得所述待封裝芯片與第一開(kāi)口正對(duì)且所述凸塊填充滿所述通孔。
請(qǐng)參考圖17，提供第一基板200，所述第一基板200具有開(kāi)口 201，所述第一基板 200背離所述開(kāi)口 201的表面具有紅外過(guò)濾膜202。所述第一基板200為透明材料，比如玻璃、石英等，所述第一基板200用于為晶圓級(jí)封裝結(jié)構(gòu)形成方法提供平臺(tái)。所述第一基板200具有第一開(kāi)口 201，所述第一開(kāi)口 201與后續(xù)形成的開(kāi)口組成空腔，用于容納待封裝芯片。需要說(shuō)明的是，所述第一開(kāi)口 201可以采用光刻工藝對(duì)所述第一基板200進(jìn)行刻蝕形成，也可以在所述第一基板200表面旋涂光刻膠203，對(duì)所述光刻膠曝光顯影之后，形成開(kāi)口 201。所述第一基板200背離所述第一開(kāi)口 201的表面具有紅外過(guò)濾膜202，所述紅外過(guò)濾薄膜202用于代替數(shù)碼相機(jī)中的濾光模組，在本實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)形成方法用于封裝影像傳感芯片時(shí)，提高拍照質(zhì)量。請(qǐng)參考圖18，提供第二基板210，所述第二基板210具有第一表面I和與第一表面 I相對(duì)的第二表面II。所述第二基板210材料為硅或玻璃，所述第二基板210為后續(xù)形成再分布線路提供平臺(tái)，所述第二基板210具有第一表面I和與第一表面I相對(duì)的第二表面II。請(qǐng)參考圖19，將第一基板200具有開(kāi)口 201的表面與第二基板210的第一表面I 粘合。所述粘合工藝可以為壓合或鍵合，以壓合為例，將第一基板200具有開(kāi)口 201的表面與第二基板210的第一表面I對(duì)準(zhǔn)，并施加壓力，使得第一基板200和第二基板210粘合。請(qǐng)參考圖20，沿第二表面II去除部分第二基板210，直至暴露出第一基板200，形成第二開(kāi)口 204，所述第二開(kāi)口 204完全暴露出第一開(kāi)口 201，且第二開(kāi)口 204的寬度大于第一開(kāi)口 201的寬度。所述去除工藝可以為濕法刻蝕或干法刻蝕，在這里不再贅述。請(qǐng)參考圖21，在第二基板210暴露出的第一基板200的表面形成通孔221，在所述第二基板210的第二表面II和第二基板210暴露出的第一基板200的表面形成再分布線路220，所述再分布線路220覆蓋所述通孔221表面。所述通孔221的形成工藝為光刻工藝，所述再分布線路220的形成工藝為物理氣相沉積和光刻工藝，具體地請(qǐng)參考第一實(shí)施例中的通孔和再分布線路的形成工藝。步驟S307至步驟S309可以相應(yīng)參考第一實(shí)施例的步驟S207至S211、圖10至圖 15、以及圖22。本實(shí)施例先形成第一開(kāi)口 201，然后形成第二開(kāi)口 204，所述第二開(kāi)口 204完全暴露出第一開(kāi)口 201，且第二開(kāi)口 204的寬度大于第一開(kāi)口 201的寬度，使得第一開(kāi)口 201和第二開(kāi)口 204形成的空腔具有肩部，并且在肩部形成通孔221，后續(xù)待封裝芯片150的凸塊 142填充所述通孔221，使得待封裝芯片150與第一基板200和第二基板210結(jié)合，本實(shí)施例除了具有工藝簡(jiǎn)單，受待封裝芯片150尺寸限制小的優(yōu)點(diǎn)，還具有凸點(diǎn)243形成在第二基底210的表面，不需要額外的工藝就能夠使得高度高于所述待封裝芯片150，便于后續(xù)與 PCB匹配的優(yōu)點(diǎn)。本實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)形成方法形成的晶圓級(jí)封裝結(jié)構(gòu)，請(qǐng)參考圖22，包括
12第一基板200，所述第一基板200具有開(kāi)口 201，所述基板200背離所述開(kāi)口 201的表面具有紅外過(guò)濾膜202 ；位于所述第一基板200與紅外過(guò)濾膜202相對(duì)表面的第二基板210 ；貫穿所述第二基板210的第二開(kāi)口 204，所述第二開(kāi)口 204完全暴露第一開(kāi)口 201，且第二開(kāi)口 204的寬度大于第一開(kāi)口 201的寬度；位于第二基板210暴露出的第一基板200的表面的通孔221 ；位于所述第二基板210的第二表面II和第二基板210暴露出的第一基板200 表面的再分布線路220，所述再分布線路220覆蓋所述通孔221表面；覆蓋所述再分布線路 220的保護(hù)層230，所述保護(hù)層230暴露出所述通孔221位置的再分布線路220和部分第二基板210表面的再分布線路220 ；位于所述保護(hù)層230表面的待封裝芯片150，且所述待封裝芯片150具有位于焊墊層表面的凸塊下金屬層141和位于所述凸塊下金屬層141表面的凸塊142，且所述凸塊142填充滿所述通孔221 ；位于被保護(hù)層230暴露出的部分第二基板 210表面的凸點(diǎn)243。需要說(shuō)明的是，所述第一基板200為透明材料，比如玻璃、石英等；所述第二基板 210材料為硅或玻璃；當(dāng)所述第二基板210為硅時(shí)，所述第二基板210和再分布線路220之間還具有隔離層(未示出)。本發(fā)明實(shí)施例提供的晶圓級(jí)封裝結(jié)構(gòu)，結(jié)構(gòu)簡(jiǎn)單，封裝質(zhì)量高，與后續(xù)PCB板制程時(shí)，匹配度高。第三實(shí)施例請(qǐng)參考圖23，本實(shí)施例的晶圓級(jí)封裝結(jié)構(gòu)形成方法與第二實(shí)施例不同之處在于 第一開(kāi)口 301和第二開(kāi)口 304都位于第二基底310內(nèi)，且第二開(kāi)口 304寬度大于第一開(kāi)口 301的寬度，后續(xù)的形成工藝可以參考第二實(shí)施例的相應(yīng)步驟。采用本實(shí)施例形成的晶圓級(jí)封裝結(jié)構(gòu)，包括第一基板300，位于第一基板300表面的紅外過(guò)濾膜302 ；位于背離紅外過(guò)濾膜302的第一基板300表面的第二基板310 ；位于第二基板310內(nèi)且貫穿第二基板310的第一開(kāi)口 301和第二開(kāi)口 304，且第二開(kāi)口 304寬度大于第一開(kāi)口 301的寬度；形成在第二開(kāi)口 304暴露出的第二基板310表面的通孔(未標(biāo)識(shí))；位于第二基板310表面的再分布線路320，且所述再分布線路320覆蓋所述通孔表面；位于所述再分布線路320表面的保護(hù)層330，所述保護(hù)層暴露出與所述通孔位置對(duì)應(yīng)的再分布線路320和部分第二基底310表面；位于保護(hù)層330表面的待封裝芯片150，且所述待封裝芯片150具有位于焊墊層表面的凸塊下金屬層141和位于所述凸塊下金屬層141表面的凸塊142，且所述凸塊142填充滿所述通孔；位于被保護(hù)層330暴露出的部分第二基板 310表面的凸點(diǎn)343，在以第二基板310表面為基準(zhǔn)面、沿與第一基底相對(duì)的方向上，所述凸點(diǎn)343的高度高于所述待封裝芯片150。本發(fā)明實(shí)施例提供的晶圓級(jí)封裝結(jié)構(gòu)，結(jié)構(gòu)簡(jiǎn)單，封裝質(zhì)量高，與后續(xù)PCB板制程結(jié)合時(shí)，匹配度高。本發(fā)明雖然已以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種晶圓級(jí)封裝結(jié)構(gòu)的形成方法，其特征在于，包括提供基板；在所述基板內(nèi)形成空腔；在所述基板內(nèi)和空腔的部分表面形成再分布線路；提供待封裝芯片，所述待封裝芯片具有器件表面和與器件表面相對(duì)的底表面； 在所述器件表面的焊墊層表面形成凸塊下金屬層和形成在凸塊下金屬層表面的凸塊；將形成有凸塊的待封裝芯片與所述基板連接，使得所述待封裝芯片與空腔正對(duì)且所述凸塊與再分布線路電連接。
2.如權(quán)利要求1所述晶圓級(jí)封裝結(jié)構(gòu)的形成方法，其特征在于，所述基板為多層堆疊結(jié)構(gòu)。
3.如權(quán)利要求2所述晶圓級(jí)封裝結(jié)構(gòu)的形成方法，其特征在于，當(dāng)所述基板包括第一基板和第二基板時(shí)；所述第一基板具有開(kāi)口，所述第一基板背離所述開(kāi)口的表面具有紅外過(guò)濾膜；所述第二基板具有第一表面和與第一表面相對(duì)的第二表面的具體形成工藝為將第一基板具有開(kāi)口的表面與第二基板的第一表面粘合；在所述第二基板的第二表面形成再分布線路，所述再分布線路暴露出部分第二表面， 所述暴露出的第二表面與所述開(kāi)口位置對(duì)應(yīng)；在所述再分布線路表面形成保護(hù)層，所述保護(hù)層暴露出部分再分布線路表面； 以所述再分布線路為掩膜去除部分所述第二基板，直至暴露出所述開(kāi)口，形成空腔； 提供待封裝晶圓，所述待封裝晶圓具有器件表面和與器件表面相對(duì)的底表面； 沿所述底表面對(duì)所述待封裝晶圓進(jìn)行減?。辉谒銎骷砻娴暮笁|層表面形成凸塊下金屬層和形成在凸塊下金屬層表面的凸塊；切割所述待封裝晶圓形成多個(gè)待封裝芯片；將形成有凸塊的待封裝芯片與所述第二基板連接，使得所述待封裝芯片與空腔正對(duì)且所述凸塊與再分布線路電連接。
4.如權(quán)利要求2所述晶圓級(jí)封裝結(jié)構(gòu)的形成方法，其特征在于，當(dāng)所述基板包括第一基板和第二基板時(shí)；所述第一基板具有第一開(kāi)口，所述第一基板背離所述第一開(kāi)口的表面具有紅外過(guò)濾膜；所述第二基板具有第一表面和與第一表面相對(duì)的第二表面的具體形成工藝為 將第一基板具有第一開(kāi)口的表面與第二基板的第一表面粘合； 沿第二表面去除部分第二基板，直至暴露出第一基板，形成第二開(kāi)口，所述第二開(kāi)口完全暴露出第一開(kāi)口，且第二開(kāi)口的寬度大于第一開(kāi)口的寬度；在第二基板暴露出的第一基板的表面形成通孔，在所述第二基板的第二表面和第二基板暴露出的第一基板的表面形成再分布線路，所述再分布線路覆蓋所述通孔表面； 在所述再分布線路表面形成保護(hù)層，所述保護(hù)層暴露出部分再分布線路表面； 提供待封裝芯片，所述待封裝芯片具有器件表面和與器件表面相對(duì)的底表面； 在所述器件表面的焊墊層表面形成凸塊下金屬層和形成在凸塊下金屬層表面的凸塊；將形成有凸塊的待封裝芯片與第一基板和第二基板連接，使得所述待封裝芯片與第一開(kāi)口正對(duì)且所述凸塊填充滿所述通孔。
5.如權(quán)利要求2所述晶圓級(jí)封裝結(jié)構(gòu)的形成方法，其特征在于，當(dāng)所述基板包括第一基板和第二基板時(shí)；在第二基板內(nèi)形成第一開(kāi)口和第二開(kāi)口，且所述第二開(kāi)口完全暴露出第一開(kāi)口，且第二開(kāi)口的寬度大于第一開(kāi)口的寬度。
6.如權(quán)利要求2所述晶圓級(jí)封裝結(jié)構(gòu)的形成方法，其特征在于，當(dāng)所述基板包括第一基板和第二基板時(shí)，第一基板材料為玻璃，第二基板材料為玻璃或硅。
7.如權(quán)利要求1所述晶圓級(jí)封裝結(jié)構(gòu)的形成方法，其特征在于，還包括在所述基板表面形成凸點(diǎn)，在以所述底表面為基準(zhǔn)面，背離所述器件表面的方向上，所述凸點(diǎn)高于所述待封裝芯片。
8.一種晶圓級(jí)封裝結(jié)構(gòu)，其特征在于，包括基板；位于基底內(nèi)的空腔；位于所述基板內(nèi)和空腔的部分表面的再分布線路；位于再分布線路表面的待封裝芯片，所述待封裝芯片具有器件表面和與器件表面相對(duì)的底表面，在所述器件表面的焊墊層表面具有凸塊下金屬層和位于在凸塊下金屬層表面的凸塊，且所述待封裝芯片與空腔正對(duì)且所述凸塊與再分布線路電連接。
9.如權(quán)利要求8所述的晶圓級(jí)封裝結(jié)構(gòu)，其特征在于，當(dāng)基板包括第一基板和第二基板時(shí)，所述晶圓級(jí)封裝結(jié)構(gòu)包括第一基板，所述第一基板具有開(kāi)口，所述第一基板背離所述開(kāi)口的表面具有紅外過(guò)濾膜；位于所述第一基板與紅外過(guò)濾膜相對(duì)表面的第二基板；貫穿所述第二基板并與開(kāi)口連通的空腔；位于所述第二基板與第一基板相對(duì)表面的通孔；位于所述第二基板與第一基板相對(duì)表面且位于通孔表面的再分布線路；位于所述再分布線路表面且暴露出所述再分布線路第一部分表面和所述再分布線路第二部分表面的保護(hù)層；位于所述保護(hù)層表面的待封裝芯片，且所述待封裝芯片具有位于焊墊層表面的凸塊下金屬層和位于所述凸塊下金屬層表面的凸塊，且所述凸塊填充滿所述通孔；位于所述第二部分表面的凸點(diǎn)。
10.如權(quán)利要求8所述的晶圓級(jí)封裝結(jié)構(gòu)，其特征在于，當(dāng)基板包括第一基板和第二基板時(shí)，所述晶圓級(jí)封裝結(jié)構(gòu)包括第一基板，所述第一基板具有開(kāi)口，所述基板背離所述開(kāi)口的表面具有紅外過(guò)濾膜；位于所述第一基板與紅外過(guò)濾膜相對(duì)表面的第二基板；貫穿所述第二基板的第二開(kāi)口，所述第二開(kāi)口完全暴露第一開(kāi)口，且第二開(kāi)口的寬度大于第一開(kāi)口的寬度；位于第二基板暴露出的第一基板的表面的通孔；位于所述第二基板的第二表面和第二基板暴露出的第一基板表面的再分布線路，所述再分布線路覆蓋所述通孔表面；覆蓋所述再分布線路的保護(hù)層，所述保護(hù)層暴露出所述通孔位置的再分布線路和部分第二基板表面的再分布線路；位于所述保護(hù)層表面的待封裝芯片，且所述待封裝芯片具有位于焊墊層表面的凸塊下金屬層和位于所述凸塊下金屬層表面的凸塊，且所述凸塊填充滿所述通孔；位于被保護(hù)層暴露出的部分第二基板表面的凸點(diǎn)。
全文摘要
一種晶圓級(jí)封裝結(jié)構(gòu)及其形成方法，其中晶圓級(jí)封裝結(jié)構(gòu)的形成方法包括提供基板；在所述基板內(nèi)形成空腔；在所述基板內(nèi)和空腔的部分表面形成再分布線路；提供待封裝芯片，所述待封裝芯片具有器件表面和與器件表面相對(duì)的底表面；在所述器件表面的焊墊層表面形成凸塊下金屬層和形成在凸塊下金屬層表面的凸塊；將形成有凸塊的待封裝芯片與所述基板連接，使得所述待封裝芯片與空腔正對(duì)且所述凸塊與再分布線路電連接。本發(fā)明的晶圓級(jí)封裝結(jié)構(gòu)，結(jié)構(gòu)簡(jiǎn)單，封裝質(zhì)量高，與后續(xù)PCB板制程結(jié)合時(shí)，匹配度高；本發(fā)明的晶圓級(jí)封裝結(jié)構(gòu)的形成方法工藝步驟節(jié)約，成本低。
文檔編號(hào)H01L21/50GK102280391SQ201110256649
公開(kāi)日2011年12月14日 申請(qǐng)日期2011年9月1日 優(yōu)先權(quán)日2011年9月1日
發(fā)明者俞國(guó)慶, 李俊杰, 楊紅穎, 王之奇, 王宥軍, 王蔚 申請(qǐng)人:蘇州晶方半導(dǎo)體科技股份有限公司