專利名稱：溝槽式mos管制作工藝的制作方法
技術領域：
本發(fā)明涉及半導體制造領域，尤其涉及溝槽式MOS管制作工藝。
背景技術：
溝槽式MOS場效應管是在平面式MOS場效應管基礎上發(fā)展起來的新型MOS管，具備導通電阻小、飽和電壓低、開關速度快、溝道密度高、芯片尺寸小等優(yōu)點，是中低壓MOS場效應管發(fā)展的主流，所述中低壓范圍通常為20V 300V之間。圖1為現(xiàn)有一種溝槽式MOS場效應管的剖面結構示意圖。該溝槽式MOS場效應管 10在N+硅襯底11上生長有一層N"外延層110，電子由源端12經(jīng)溝道13從襯底11流出， 漏極14從襯底11底面的金屬層引出。多晶硅柵15位于溝槽16中，在多晶硅柵15側面及底面包圍有柵氧化層17，用于將多晶硅柵15隔離。參照圖2 圖5，通常圖1所示溝槽式功率MOS場效應管的制作工藝流程包括參照圖2，提供襯底結構20，該襯底結構20包括硅襯底11、N_外延層外延層110、 溝槽16，該襯底結構20表面覆蓋有柵氧化層17。參照圖3，在柵氧化層17表面墊積導電多晶硅層18 ；參照圖4，回刻蝕多晶硅層18，通過化學機械研磨(CMP)工藝刻蝕，降低多晶硅層 18厚度；但由于CMP工藝在研磨離子注入前的多晶硅層時，研磨速率不穩(wěn)定性較高，因此此處采用CMP工藝研磨一方面使得多晶硅層18表面一致性差，另一方面會導致溝槽16上方的多晶硅層18表面下陷，呈類似V形狀。接著進行后續(xù)工藝，包括在整個半導體硅片表面進行P型雜質離子例如磷離子注入，接著進行N型雜質離子例如硼離子注入；然后高溫退火；再通過(CMP)工藝，減薄多晶硅層；通過回刻蝕工藝，刻蝕去除溝槽外的多晶硅層及柵氧化層，獲得多晶硅柵15 ；然后進行后續(xù)工藝，完成源極和漏極制作等。。參照圖5，由于圖4所示CMP工藝導致的問題，該溝槽式MOS場效應管的溝槽柵多晶硅15 —方面表面一致性差，另一方面表面下陷呈類似V形狀，大大降低了溝槽柵MOS管性能。

發(fā)明內容
本發(fā)明提供了溝槽式MOS場效應管制作工藝，提高了制作出的溝槽式MOS場效應管的溝槽柵表面平坦度，且避免了溝槽柵表面出現(xiàn)類似V形狀的下陷結構，從而提高了溝槽式MOS管器件性能。根據(jù)背景技術分析，現(xiàn)有方案存在的問題主要是CMP工藝用于離子注入前的多晶硅層15時研磨速率變動較大導致的，因此本發(fā)明設計思路是通過省略離子注入前的溝槽柵多晶硅層CMP工藝，提高溝槽柵表面一致性及避免V形缺陷的問題。基于該設計思路，本發(fā)明提供的一種溝槽式MOS管制作工藝，包括步驟1，提供半導體襯底結構，該半導體襯底結構包括溝槽、沉積于溝槽表面和襯底結構表面的柵介質層；所述柵介質層可以是單層結構，也可以是多層結構，通常柵介質層為氧化層。溝槽式MOS管有多種結構，對應其襯底結構有多種，本發(fā)明提供溝槽式MOS管制作工藝可以適用多種溝槽式MOS管，而不局限于適用于本申請書記載的具體溝槽式MOS管結構，本領域一般技術人員能夠顯而易見的將本發(fā)明提供的制作工藝應用在其它本申請書未明確記載的溝槽式MOS管結構上。步驟2，在柵介質層表面沉積多晶硅層；步驟3，在多晶硅層表面進行第一類型雜質離子注入；雜質離子通常為分為P型離子和N型離子，根據(jù)功率MOS管類型不同，第一類型雜質離子也不同，若是P型離子，通常包括磷(Ph)離子等，若是N型離子，通常包括硼(B)離子等。步驟4，進行第二類型雜質離子注入，所述第二類型雜質離子與第一類型雜質離子類型不同，若第一類型雜質離子為P型，則第二類型雜質離子為N型，反之為P型。步驟5，高溫退火。步驟6，通過CMP工藝研磨多晶硅層，由于該多晶硅層經(jīng)過離子注入及高溫退火， CMP工藝對其研磨時，研磨速率穩(wěn)定性大大提高，也不會產(chǎn)生現(xiàn)有技術方案中在離子注入前研磨發(fā)生的研磨速率變動較大的問題。該步驟的CMP工藝主要是將多晶硅層減??；步驟7，通過回刻蝕工藝，去除溝槽外的多晶硅層，獲得多晶硅柵，回刻蝕工藝的刻蝕精度較高，進行精細去除，步驟6的CMP工藝主要是初步減薄。步驟8，制作柵電極、源電極和漏電極。上述溝槽式MOS管制作方案無需在離子注入前對多晶硅層進行CMP工藝，避免了 CMP工藝在研磨離子注入前的多晶硅層時，研磨速率不穩(wěn)定性較高的問題，提高了溝槽柵表面一致性及避免了 V形缺陷，進而提高了溝槽式MOS管器件性能。在上述工藝方案中，步驟2沉積的多晶硅層厚度與步驟3及步驟4中離子注入的注入?yún)?shù)例如注入能量、注入劑量相關。若步驟3及步驟4中離子注入?yún)?shù)較小，則步驟2 沉積的多晶硅較??；若步驟3及步驟4中離子注入?yún)?shù)較大，則步驟2沉積的多晶硅厚度可以較大。較佳的，步驟2中沉積的多晶硅層厚度為Wc埃 9K埃，在步驟3注入磷離子時， 注入能量70KeV 90KeV，注入劑量在1. 2E15個/cnT3 1. 8E15個/cnT3，步驟4注入硼離子時，注入能量60KeV 80KeV,注入劑量在1. 3E15個/cm3 2. 0E15個/cnT3。較佳的，步驟5中退火溫度高于900度，退火時間為1. 5小時-2. 5小時。


圖1為現(xiàn)有一種溝槽式功率MOS場效應管的剖面結構示意圖；圖2 圖5為現(xiàn)有溝槽式功率MOS場效應管在制作流程中的結構示意圖；圖6 圖13為本發(fā)明實施例溝槽式功率MOS場效應管在制作流程中的結構示意圖。
具體實施例方式下面結合說明書附圖6 圖13給出本發(fā)明技術方案的一個實施例。參照圖6，步驟b 1，提供硅襯底30 ；
參照圖7，步驟1^2，在硅襯底30上生長外延層31 ；該步驟中外延層31位于硅襯底 30表面，硅襯底30的摻雜濃度高于外延層31摻雜濃度；參照圖8，步驟b3，在外延層31表面生長硬掩膜氧化層32，并通過光刻，界定出溝槽腐蝕區(qū)域33，并進行硬掩膜氧化層32腐蝕；該步驟中，硬掩膜氧化層32可以有多種結構，例如二氧化硅層和氮化硅層的兩層結構，氮化硅位于二氧化硅上方。硬掩膜氧化層32 較薄。參照圖9，步驟b4，基于硬掩膜氧化層32進行深溝槽刻蝕，刻蝕出深溝槽34，并去除硬掩膜氧化層32。步驟沾，形成犧牲氧化層，再將犧牲氧化層去除。參照圖10，步驟M，通過熱氧化工藝，在常壓氧化爐中生長柵氧化層35 ；通過步驟bl M形成了襯底結構。參照圖11，步驟b7，在柵氧化層35表面墊積導電多晶硅37，多晶硅厚度1!1為故埃 9K埃，較佳的為7K埃 8. 5K埃。步驟b8，在多晶硅層37表面進行磷離子注入；較佳的，注入能量80KeV 85KeV， 注入劑量在1. 5E15個/cm3 1. 7E15個/cm3步驟b9，在多晶硅層37進行硼離子注入。較佳的，注入能量70KeV 80KeV，注入劑量為 1. 4E15 個 /cm3 1. 8E15 個 /cm3步驟blO，高溫退火，退火溫度在900攝氏度 1100攝氏度之間，退火時間在2小時 2. 5小時之間。參照圖12，步驟bll，CMP工藝研磨多晶硅層37，將多晶硅層37厚度減薄至1. 5K
埃 I埃；參照圖13，步驟bl2，進行回刻蝕，去除溝槽外的多晶硅層；完成后續(xù)常規(guī)工藝，包括去除溝槽外的柵氧化層、制作柵電極、源極和漏極等。顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內，則本發(fā)明也意圖包含這些改動和變型在內。
權利要求
1.一種功率溝槽式MOS管制作工藝，其特征在于，包括步驟提供半導體襯底結構，該半導體襯底結構包括溝槽、沉積于溝槽表面和襯底結構表面的柵介質層；在柵介質層表面沉積多晶硅層； 在多晶硅層表面進行第一類型雜質離子注入；在多晶硅表面進行第二類型雜質離子注入，所述第二類型雜質離子與第一類型雜質離子類型不同； 進行退火；通過化學機械研磨工藝研磨多晶硅層； 通過回刻蝕工藝，去除溝槽外的多晶硅層； 制作源極和漏極。
2.如權利要求1所述的制作工藝，其特征在于，所述多晶硅層沉積的厚度為故埃 9K埃。
3.如權利要求1所述的制作工藝，其特征在于，所述第一類型雜質離子為磷離子，注入能量為 70KeV 90KeV，注入劑量為 1. 2E15 個 /cnT3l. 8E15 個 /cnT3。
4.如權利要求1所述的制作工藝，其特征在于，所述第二類型雜質離子為硼離子，注入能量 60KeV 80KeV，注入劑量在 1. 3E15 個 /cnT3 2. 0E15 個 /cnT3。
5.如權利要求1所述的制作工藝，其特征在于，在退火時，退火溫度在900攝氏度 1100攝氏度之間。
6.如權利要求1所述的制作工藝，其特征在于，在退火時，退火時間為1.5小時 2. 5 小時。
7.如權利要求1所述的制作工藝，其特征在于，所述柵介質層為柵氧化層。
全文摘要
本發(fā)明提供的溝槽式MOS場效應管制作工藝，提高了溝槽柵表面平坦度，且避免出現(xiàn)類似V形狀的下陷結構，提高了溝槽式MOS管器件性能，該工藝包括提供半導體襯底結構，該半導體襯底結構包括溝槽、沉積于溝槽表面和襯底結構表面的柵介質層；在柵介質層表面沉積多晶硅層；在多晶硅層表面進行第一類型雜質離子注入；在多晶硅表面進行第二類型雜質離子注入，所述第二類型雜質離子與第一類型雜質離子類型不同；進行退火；通過化學機械研磨工藝研磨多晶硅層；通過回刻蝕工藝，去除溝槽外的多晶硅層；制作源極和漏極。
文檔編號H01L21/28GK102290344SQ20111025741
公開日2011年12月21日 申請日期2011年9月1日 優(yōu)先權日2011年9月1日
發(fā)明者胡學清, 茍鴻雁, 龍濤 申請人:上海宏力半導體制造有限公司