專利名稱：一種降低碳輔助注入工藝流程中多晶硅柵電阻的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制備技術(shù)領(lǐng)域，尤其涉及一種降低碳輔助注入工藝流程中多晶硅柵電阻的方法。
背景技術(shù)：
在半導(dǎo)體器件的制備工藝過程中，芯片是批量進行處理的，在同一晶圓上形成大量復(fù)雜器件，隨著超大規(guī)模集成電路的迅速發(fā)展，在芯片的集成度越來越高的同時，芯片尺寸也愈來愈小。當(dāng)MOS管溝道縮短到一定程度，就會出現(xiàn)短溝道效應(yīng)(Short Channel Effects)。 溝道長度減小到一定程度后，源、漏結(jié)的耗盡區(qū)在整個溝道中所占的比重增大，柵下面的硅表面形成反型層所需的電荷量減小，因而閾值電壓(Vt)減小，同時截止電流(Ioff)上升， 短溝道效應(yīng)使得器件的閾值電壓對溝道的長度變化非常敏感，使得半導(dǎo)體器件工藝上的控制難度加大。在65納米以下的半導(dǎo)體工藝技術(shù)中，通常會采用超淺結(jié)(Ultra-Shallow Junction)工藝來降低CMOS器件的短溝道效應(yīng)，對于PMOS器件，由于輕摻雜漏極工藝 (Lightly Doped Drain，縮寫為LDD)中采用的是低能量硼離子注入工藝，為了降低硼原子在硅襯底中的擴散，實現(xiàn)超淺結(jié)，可以在LDD注入的時候，采用碳輔助注入(Carbon Co-implantation)工藝，由于碳原子可以降低硼原子在硅襯底中的擴散，所以碳輔助注入工藝有利于形成超淺結(jié)。但是，由于在進行LDD注入的時候，多晶硅柵同樣會進行碳輔助注入，在之后進行的P型重?fù)诫s硼注入(P Plus Implantation)以及熱退火工藝中，LDD注入的碳原子，同樣會降低P型重?fù)诫s注入的硼原子在多晶硅柵中的擴散行為，其結(jié)果會導(dǎo)致多晶硅柵中的硼原子不能充分?jǐn)U散，P型多晶硅柵的電阻偏大。

發(fā)明內(nèi)容
針對上述存在的問題，本發(fā)明的目的是提供一種降低碳輔助注入工藝流程中多晶硅柵電阻的方法，通過調(diào)整碳輔助注入工藝流程，防止注入的碳對P型重?fù)诫s注入硼原子的擴散的抑制作用，使得重?fù)诫s注入的硼原子在多晶硅柵中得到充分?jǐn)U散，從而降低多晶硅柵的電阻。本發(fā)明的目的是通過下述技術(shù)方案實現(xiàn)的
一種降低碳輔助注入工藝流程中多晶硅柵電阻的方法，其中，包括下列步驟 在MOS器件已形成的柵極上沉積第一硅化物掩膜，刻蝕第一硅化物掩膜，形成MOS器件柵極側(cè)壁的第一側(cè)墻；
進行P型重?fù)诫s硼注入以及熱退火處理，使得多晶硅柵的電阻得以降低； 移除第一側(cè)墻，進行輕摻雜漏極工藝，同時進行碳離子輔助注入，在柵極下方的基體與源漏極區(qū)域的交界處形成超淺結(jié)；在柵極上再次沉積第二硅化物掩模，刻蝕后形成第二側(cè)墻； 自對準(zhǔn)硅化物工藝，在MOS器件表面形成自對準(zhǔn)硅化物。上述降低碳輔助注入工藝流程中多晶硅柵電阻的方法，其中，所述在MOS器件已形成的柵極上沉積的第一硅化物掩膜為SiN。上述降低碳輔助注入工藝流程中多晶硅柵電阻的方法，其中，所述輕摻雜漏極工藝為采用低能量硼離子注入工藝。上述降低碳輔助注入工藝流程中多晶硅柵電阻的方法，其中，所述刻蝕硅化物掩膜形成所述第一側(cè)墻和所述第二側(cè)墻均采用干法刻蝕。與已有技術(shù)相比，本發(fā)明的有益效果在于本發(fā)明通過調(diào)整碳輔助注入工藝流程的工藝順序，將P型重?fù)诫s硼注入工藝，提前到輕摻雜漏極工藝之前，從而防止了由于碳注入引起的P型多晶硅柵中，P型重?fù)诫s硼原子不能充分?jǐn)U散的問題，降低了 P型多晶硅柵的電阻。


圖1是本發(fā)明降低碳輔助注入工藝流程中多晶硅柵電阻的方法的流程示意框圖； 圖2a 圖2e是本發(fā)明降低碳輔助注入工藝流程中多晶硅柵電阻的方法各個流程步驟
的效果示意圖。
具體實施例方式下面結(jié)合原理圖和具體操作實施例對本發(fā)明作進一步說明。本發(fā)明降低碳輔助注入工藝流程中多晶硅柵電阻的方法，其中，如圖1所示，包括下列步驟
在MOS器件已形成的柵極上沉積第一硅化物掩膜，刻蝕第一硅化物掩膜，形成MOS器件柵極側(cè)壁的第一側(cè)墻1，完成后效果示意如圖2a所示；
如圖2b所示，進行P型重?fù)诫s硼注入以及熱退火處理，由于沒有碳原子存在，多晶硅柵中的硼原子得以充分?jǐn)U散；
如圖2c所示，移除第一側(cè)墻1后，進行輕摻雜漏極工藝(LDD)，同時進行碳離子輔助注入，由于碳原子的存在，抑制了 LDD注入的硼原子的擴散，在柵極下方的基體，即襯底與源漏極區(qū)域的交界處形成超淺結(jié)。但多晶硅柵中的重?fù)诫s硼原子，由于在之前的退火工藝中已經(jīng)充分?jǐn)U散，所以不會受輔助注入碳的影響，因此，多晶硅柵的電阻得以降低； 如圖2d所示，在柵極上再次沉積第二硅化物掩模，刻蝕后形成第二側(cè)墻2 ； 如圖2e所示，進行自對準(zhǔn)硅化物工藝，在MOS器件表面形成自對準(zhǔn)硅化物3。進一步地，在MOS器件已形成的柵極上沉積的第一硅化物掩膜為SiN。進一步地，輕摻雜漏極工藝為采用低能量硼離子注入工藝。進一步地，刻蝕硅化物掩膜形成第一側(cè)墻1和第二側(cè)墻2均是采用干法刻蝕。綜上，本發(fā)明降低碳輔助注入工藝流程中多晶硅柵電阻的方法可以有效防止由于碳注入引起的P型多晶硅柵中，P型重?fù)诫s硼原子不能充分?jǐn)U散的問題，降低了 P型多晶硅柵的電阻，比如，在55納米工藝中，改進后的工藝使得P型多晶硅柵電阻的電阻值從相對較高的700歐姆/方，減小到300歐姆/方。
以上對本發(fā)明的具體實施例進行了詳細描述，但本發(fā)明并不限制于以上描述的具體實施例，其只是作為范例。對于本領(lǐng)域技術(shù)人員而言，任何對該降低碳輔助注入工藝流程中多晶硅柵電阻的方法進行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作出的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種降低碳輔助注入工藝流程中多晶硅柵電阻的方法，其特征在于，包括下列步驟在MOS器件已形成的柵極上沉積第一硅化物掩膜，刻蝕第一硅化物掩膜，形成MOS器件柵極側(cè)壁的第一側(cè)墻；進行P型重?fù)诫s硼注入以及熱退火處理，使得多晶硅柵的電阻得以降低； 移除第一側(cè)墻，進行輕摻雜漏極工藝，同時進行碳離子輔助注入，在柵極下方的基體與源漏極區(qū)域的交界處形成超淺結(jié)；在柵極上再次沉積第二硅化物掩模，刻蝕后形成第二側(cè)墻； 自對準(zhǔn)硅化物工藝，在MOS器件表面形成自對準(zhǔn)硅化物。
2.根據(jù)權(quán)利要求1所述的降低碳輔助注入工藝流程中多晶硅柵電阻的方法，其特征在于，所述在MOS器件已形成的柵極上沉積的第一硅化物掩膜為SiN。
3.根據(jù)權(quán)利要求1所述的降低碳輔助注入工藝流程中多晶硅柵電阻的方法，其特征在于，所述輕摻雜漏極工藝為采用低能量硼離子注入工藝。
4.根據(jù)權(quán)利要求1所述的降低碳輔助注入工藝流程中多晶硅柵電阻的方法，其特征在于，所述刻蝕硅化物掩膜形成所述第一側(cè)墻和所述第二側(cè)墻均采用干法刻蝕。
全文摘要
本發(fā)明公開了一種降低碳輔助注入工藝流程中多晶硅柵電阻的方法，包括在MOS器件已形成的柵極上沉積第一硅化物掩膜并刻蝕形成柵極側(cè)壁的第一側(cè)墻；進行P型重?fù)诫s硼注入以及熱退火處理，使得多晶硅柵的電阻得以降低；移除第一側(cè)墻，進行輕摻雜漏極工藝，同時進行碳離子輔助注入，在柵極下方的基體與源漏極區(qū)域的交界處形成超淺結(jié)；在柵極上再次沉積第二硅化物掩模，刻蝕后形成第二側(cè)墻；在MOS器件表面形成自對準(zhǔn)硅化物。本發(fā)明通過調(diào)整碳輔助注入工藝流程的工藝順序，將P型重?fù)诫s硼注入工藝，提前到輕摻雜漏極工藝之前，從而防止了由于碳注入引起的P型多晶硅柵中，P型重?fù)诫s硼原子不能充分?jǐn)U散的問題，降低了P型多晶硅柵的電阻。
文檔編號H01L21/336GK102446769SQ20111026526
公開日2012年5月9日 申請日期2011年9月8日 優(yōu)先權(quán)日2011年9月8日
發(fā)明者俞柳江 申請人:上海華力微電子有限公司