專利名稱：與cmos工藝兼容的硅納米線器件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種生物芯片，特別涉及一種與CMOS工藝兼容的硅納米線器件及其制作方法。
背景技術(shù)：
近年來(lái)，伴隨著人們對(duì)納米技術(shù)領(lǐng)域的不斷探索和研究，具有一維納米結(jié)構(gòu)的材料，如硅納米線(SiNW，Silicon Nanowire)，吸引了越來(lái)越多人的眼球。硅納米線具有顯著的量子效應(yīng)、超大面容比等特性，在MOS器件、傳感器等領(lǐng)域有著良好的應(yīng)用前景。硅納米線器件，作為一種生物芯片基本單元，正被越來(lái)越廣泛地應(yīng)用于生物探測(cè)領(lǐng)域。Kuan-IChen等人在今日納米雜志(Nano Today) 2011年第6期第131-154頁(yè)發(fā)表了一篇題為"Silicon nanowire field-effect transistor-based biosensors for biomedical diagnosis and cellular recoding investigation，，白勺文章，其中介紹了 納米線的應(yīng)用及提出了制作硅納米線器件的制作工藝。如圖la、圖Ib所示，現(xiàn)有技術(shù)中的硅納米線器件，是在表面具有二氧化硅層2的多晶硅襯底1上形成硅納米線4以及與硅納米線4兩端分別連接的源/漏區(qū)3而構(gòu)成的，其中，硅納米線通常是在多晶硅或單晶硅表面上覆蓋一層氧化層而形成，其主要的工作原理類似于M0SFET，利用多晶硅或者單晶硅上的氧化層作為柵氧，由于吸附其上的生物分子集團(tuán)通常都帶有電荷，該電荷會(huì)對(duì)硅納米線進(jìn)行類似于MOSFET的電勢(shì)調(diào)節(jié)，進(jìn)而影響硅納米線的導(dǎo)電特性，通過(guò)對(duì)這種導(dǎo)電特性的監(jiān)控可識(shí)別特定的生物分子集團(tuán)。在現(xiàn)有技術(shù)的硅納米線器件制作工藝中，在襯底上形成硅納米線和源/漏區(qū)后， 采用絕緣介質(zhì)層覆蓋在硅納米線上，以便在后續(xù)，例如，在源/漏區(qū)上形成金屬焊墊并開(kāi)設(shè)接觸孔的工藝中保護(hù)硅納米線不受損傷。當(dāng)上述金屬焊墊、接觸孔等制作完畢后，需要去除硅納米線上的絕緣介質(zhì)層，以釋放出硅納米線區(qū)域，使其可以直接接觸待測(cè)液體。圖2為硅納米線器件釋放工藝前的剖面圖，由于該步釋放工藝通常是在整個(gè)硅納米線器件工藝完成后，即所有的金屬焊墊完成之后，這就使得釋放工藝無(wú)法進(jìn)入前道工藝的相關(guān)基臺(tái)，因?yàn)榻饘俸笁|上的金屬會(huì)給前道工序帶來(lái)污染，所以無(wú)法使用前道工序的選擇比非常高的熱磷酸基臺(tái)進(jìn)行作業(yè)，而額外采購(gòu)新的熱磷酸基臺(tái)，這會(huì)大大增加生產(chǎn)成本。在不增加成本的情況下，選用干法釋放(即干法刻蝕)，圖3為現(xiàn)有技術(shù)中干法刻蝕后的剖面圖，其不足之處在于由于干法刻蝕無(wú)法做到完全的高選擇比各向同性刻蝕，所以會(huì)在硅納米線4上形成側(cè)墻41 (spacer)，當(dāng)硅納米線4覆蓋有側(cè)墻41之后，則無(wú)法與待測(cè)液體形成有效的接觸，剩下的能與待測(cè)液體有效接觸的主要是硅納米線4的頂面，然而，由于現(xiàn)有技術(shù)的硅納米線4的高寬比接近于1 1，使得頂面面積與硅納米線總的表面積相比所占的比例很小，從而大大減少了硅納米線與待測(cè)液體的有效接觸面積，進(jìn)而減小了受生物分子集團(tuán)影響的面積，由此降低了硅納米線器件的受影響率，其中，受影響率是指受生物分子集團(tuán)影響的硅的表面積與硅的體積之比。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種硅納米線器件，以提高硅納米線器件的受影響率。本發(fā)明的技術(shù)解決方案是對(duì)硅納米線的結(jié)構(gòu)做了降低高度、增大寬度的調(diào)整，使高寬比下降，使得頂面面積與硅納米線總的表面積相比所占的比例大大增加，進(jìn)而硅納米線器件的受側(cè)墻的影響大大降低，接觸面幾乎不受側(cè)墻影響，從而硅納米線器件的受影響率變大，本發(fā)明的實(shí)現(xiàn)包括以下方案硅納米線器件，包括形成在襯底上的硅納米線和源/漏區(qū)，所述硅納米線和所述源/漏區(qū)相連，其特殊之處在于，所述硅納米線的高寬比為1 3-1 6。作為優(yōu)選所述硅納米線的高度為20-30nm。作為優(yōu)選所述硅納米線器件包括兩個(gè)源/漏區(qū)，分別位于所述硅納米線的兩側(cè)。本發(fā)明還提供所述硅納米線器件的制作方法，包括如下步驟 在襯底上形成硅納米線和源/漏區(qū)，所述硅納米線和所述源/漏區(qū)相連，且所述硅納米線的高寬比為1 3-1 6;在硅納米線上覆蓋保護(hù)層；采用標(biāo)準(zhǔn)CMOS工藝，在源/漏區(qū)上依次形成金屬焊墊及連通至金屬焊墊的接觸孔；采用干法刻蝕工藝，去除硅納米線上的保護(hù)層，暴露硅納米線。作為優(yōu)選所述硅納米線的高度為20-30nm。作為優(yōu)選所述在襯底上形成硅納米線和源/漏區(qū)的步驟包括采用熱氧化方法，在襯底上形成二氧化硅層；在二氧化硅層上沉積多晶硅層并進(jìn)行輕摻雜；對(duì)所述多晶硅層采用光刻、刻蝕，形成硅納米線和源/漏區(qū)；采用熱氧化方法，在硅納米線和源/漏區(qū)表面上形成氧化膜。作為優(yōu)選在采用光刻、刻蝕，形成硅納米線和源/漏區(qū)的步驟后，還包括采用光刻、離子注入工藝對(duì)源/漏區(qū)進(jìn)行重?fù)诫s。作為優(yōu)選所述在硅納米線上覆蓋保護(hù)層的步驟包括采用沉積方法，沉積一層氧化物覆蓋硅納米線和源/漏區(qū)作為所述保護(hù)層。作為優(yōu)選所述采用標(biāo)準(zhǔn)CMOS工藝，在源/漏區(qū)上依次形成金屬焊墊及接觸孔的步驟包括沉積第一氧化層，采用光刻、刻蝕形成通孔，在通孔內(nèi)填充金屬形成金屬層，采用光刻、刻蝕形成金屬焊墊，在金屬焊墊上沉積第二氧化層及氮化硅鈍化層，采用光刻、刻蝕形成接觸孔。作為優(yōu)選所述采用標(biāo)準(zhǔn)CMOS工藝，在源/漏區(qū)上依次形成金屬焊墊及接觸孔的步驟還包括去除硅納米線上方的氮化硅鈍化層、第二氧化層和第一氧化層。與現(xiàn)有技術(shù)相比，本發(fā)明對(duì)硅納米線的結(jié)構(gòu)做了降低高度、增大寬度的調(diào)整，使高寬比下降，使得頂面面積與硅納米線總的表面積相比所占的比例大大增加，而硅納米線的總體積幾乎不變，使得硅納米線器件受側(cè)墻的影響大大降低，有效接觸面積幾乎不受側(cè)墻影響，從而硅納米線器件的受影響率變大，同時(shí)由于硅納米線的寬度增加，大大降低了制作硅納米線器件對(duì)于光刻和刻蝕工藝的要求，有效降低了生產(chǎn)成本。


圖Ia是一種硅納米線器件俯視示意圖。圖Ib是圖Ia的A-A剖視示意圖。圖2是現(xiàn)有技術(shù)硅納米線釋放工藝前的剖面圖。圖3是現(xiàn)有技術(shù)硅納米線釋放工藝后的剖面圖。圖4是本發(fā)明硅納米線器件的工藝流程圖。圖5-圖7是本發(fā)明硅納米線器件各個(gè)工藝步驟中的剖面圖。
具體實(shí)施例方式本發(fā)明下面將結(jié)合附圖作進(jìn)一步詳述在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開(kāi)的具體實(shí)施的限制。其次，本發(fā)明利用示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說(shuō)明，表示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，而且所述示意圖只是實(shí)例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。本發(fā)明中硅納米線器件剖面圖以簡(jiǎn)化的方式只畫出了部分硅納米線和一個(gè)源/漏區(qū)，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。請(qǐng)參閱圖4所示的硅納米線器件的制作工藝流程圖，并配合參照?qǐng)D5 7，本發(fā)明的硅納米線器件制作方法包括如下步驟請(qǐng)參閱圖3、圖7所示，現(xiàn)有技術(shù)的硅納米線的結(jié)構(gòu)如圖3所示，高寬比為1 1 左右，硅納米線的高度為30-80nm，在本實(shí)施例中，如圖7所示，對(duì)硅納米線的結(jié)構(gòu)進(jìn)行了改進(jìn)，降低了硅納米線的高度，硅納米線的高度為20-30nm，并增加了硅納米線的寬度，改進(jìn)的硅納米線的高寬比為1 3-1 6，使得圖7中所示的橫向接觸面(即頂面面積)比圖3中現(xiàn)有技術(shù)硅納米線器件的接觸面積大大增加，而硅納米線的體積幾乎不變，當(dāng)與待測(cè)液體接觸時(shí)，受生物分子集團(tuán)影響的硅的表面積與硅的體積之比明顯增加，因此本發(fā)明的硅納米線器件與現(xiàn)有技術(shù)結(jié)構(gòu)的納米線器件相比受影響率變大。所述硅納米線器件的制作工藝如下在步驟101中，在襯底上形成硅納米線和源/漏區(qū)。如圖5所示，在襯底1上采用熱氧化工藝生成二氧化硅層2，在二氧化硅層2上沉積多晶硅層并進(jìn)行輕摻雜，采用反應(yīng)離子刻蝕多晶硅層以形成源/漏區(qū)3和硅納米線4。作為優(yōu)選，在步驟101中采用反應(yīng)離子刻蝕形成源/漏區(qū)3和硅納米線4步驟后還可包括以下步驟采用光刻、離子注入工藝，對(duì)源/漏區(qū)3進(jìn)行重?fù)诫s，從而降低源/漏區(qū)3的接觸電阻。接著在源/漏區(qū)3和硅納米線4上熱氧化生長(zhǎng)一層氧化膜40，所述氧化膜40為二氧化娃。在步驟102中，采用沉積工藝，沉積一層氧化物5覆蓋在硅納米線4和源/漏區(qū)3 上作為保護(hù)層，所述氧化物5對(duì)硅納米線具有保護(hù)作用，所述氧化物5為二氧化硅。在步驟103中，在源/漏區(qū)3上依次形成金屬焊墊7及連接至金屬焊墊7的接觸孔。
如圖6所示在氧化物5上沉積第一氧化層61，在所述器件的源/漏區(qū)3采用光刻、刻蝕形成通孔，在通孔內(nèi)填充金屬形成金屬層，采用光刻、刻蝕金屬層以形成金屬焊墊 7，所述金屬焊墊7為鋁焊墊，在金屬焊墊7上沉積第二氧化層62及氮化硅鈍化層63，采用光刻、刻蝕形成接觸孔，所述氧化層61、62為氧化硅。所述硅納米線器件在金屬焊墊7及接觸孔完成后，硅納米線4上覆蓋有保護(hù)層(氧化物5)、氧化層61、62和氮化硅鈍化層63，需要對(duì)其進(jìn)行釋放，因而在步驟104中，采用干法刻蝕，去除硅納米線4上方的氮化硅鈍化層 63、氧化層61、62以及保護(hù)層(氧化物5)，從而暴露所述硅納米線4。本發(fā)明的硅納米線器件釋放后的剖面圖，如圖7所示。在對(duì)硅納米線器件進(jìn)行干法刻蝕時(shí)，由于干法刻蝕無(wú)法做到完全的高選擇比各向同性刻蝕，所以會(huì)在硅納米線4上形成側(cè)墻41。本發(fā)明對(duì)現(xiàn)有技術(shù)的硅納米線4結(jié)構(gòu)做了降低硅納米線4的高度，增大硅納米線4的寬度的改進(jìn)，使得硅納米線4的側(cè)面積占總體面積的比重減小，因此即使存在側(cè)墻 41，也不會(huì)導(dǎo)致硅納米線的有效接觸面積大大下降，使得側(cè)墻41對(duì)硅納米線的影響降到最低，所以，與現(xiàn)有技術(shù)相比，本發(fā)明的硅納米線器件的受影響率不會(huì)因側(cè)墻而產(chǎn)生大幅度衰減。以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明權(quán)利要求的涵蓋范圍。
權(quán)利要求
1.一種與CMOS工藝兼容的硅納米線器件，包括形成在襯底上的硅納米線和源/漏區(qū)， 所述硅納米線和所述源/漏區(qū)相連，其特征在于所述硅納米線的高寬比為1 3-1 6。
2.根據(jù)權(quán)利要求1所述的與CMOS工藝兼容的硅納米線器件，其特征在于所述硅納米線的高度為20-30nm。
3.根據(jù)權(quán)利要求1所述的與CMOS工藝兼容的硅納米線器件，其特征在于所述硅納米線器件包括兩個(gè)源/漏區(qū)，分別位于所述硅納米線的兩側(cè)。
4.一種與CMOS工藝兼容的硅納米線器件的制作方法，包括以下步驟在襯底上形成硅納米線和源/漏區(qū)，所述硅納米線和所述源/漏區(qū)相連，且所述硅納米線的高寬比為1:3-1:6;在硅納米線上覆蓋保護(hù)層；采用標(biāo)準(zhǔn)CMOS工藝，在源/漏區(qū)上依次形成金屬焊墊及連通至金屬焊墊的接觸孔；采用干法刻蝕工藝，去除硅納米線上的保護(hù)層，暴露硅納米線。
5.根據(jù)權(quán)利要求4所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于 所述硅納米線的高度為20-30nm。
6.根據(jù)權(quán)利要求4所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于 所述在襯底上形成硅納米線和源/漏區(qū)的步驟包括采用熱氧化方法，在襯底上形成二氧化硅層；在二氧化硅層上沉積多晶硅層并進(jìn)行輕摻雜；對(duì)所述多晶硅層采用光刻、刻蝕，形成硅納米線和源/漏區(qū)；采用熱氧化方法，在硅納米線和源/漏區(qū)表面上形成氧化膜。
7.根據(jù)權(quán)利要求6所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于 在采用光刻、刻蝕，形成硅納米線和源/漏區(qū)的步驟后，還包括采用光刻、離子注入工藝對(duì)源/漏區(qū)進(jìn)行重?fù)诫s。
8.根據(jù)權(quán)利要求4所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于 所述在硅納米線上覆蓋保護(hù)層的步驟包括采用沉積方法，沉積一層氧化物覆蓋硅納米線和源/漏區(qū)作為所述保護(hù)層。
9.根據(jù)權(quán)利要求4所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于 所述采用標(biāo)準(zhǔn)CMOS工藝，在源/漏區(qū)上依次形成金屬焊墊及接觸孔的步驟包括沉積第一氧化層，采用光刻、刻蝕形成通孔，在通孔內(nèi)填充金屬形成金屬層，采用光刻、刻蝕形成金屬焊墊，在金屬焊墊上沉積第二氧化層及氮化硅鈍化層，采用光刻、刻蝕形成接觸孔。
10.根據(jù)權(quán)利要求9所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于 所述采用標(biāo)準(zhǔn)CMOS工藝，在源/漏區(qū)上依次形成金屬焊墊及接觸孔的步驟還包括去除硅納米線上方的氮化硅鈍化層、第二氧化層和第一氧化層。
全文摘要
本發(fā)明涉及一種與CMOS工藝兼容的硅納米線器件及其制作方法，該種硅納米線器件的硅納米線高度降低、高寬比減小，硅納米線的橫向接觸面增大，所述硅納米線器件的制作工藝包括在襯底上形成硅納米線和源/漏區(qū)；在源/漏區(qū)上依次形成金屬焊墊及接觸孔；干法釋放硅納米線器件，暴露出硅納米線。所述硅納米線器件的優(yōu)點(diǎn)是與現(xiàn)有硅納米線器件相比受側(cè)墻影響大大降低，有效接觸面增加，從而硅納米線器件的受影響率變大，同時(shí)由于硅納米線的寬度增加，大大降低了制作硅納米線器件對(duì)于光刻和刻蝕工藝的要求，有效降低了生產(chǎn)成本。
文檔編號(hào)H01L29/78GK102299171SQ20111026624
公開(kāi)日2011年12月28日 申請(qǐng)日期2011年9月8日 優(yōu)先權(quán)日2011年9月8日
發(fā)明者曹永峰 申請(qǐng)人:上海華力微電子有限公司