專利名稱：一種直接在led芯片上制造esd保護(hù)電路的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于LED芯片保護(hù)電路技術(shù)領(lǐng)域，具體涉及一種直接在LED芯片上制造ESD 保護(hù)電路的方法。
背景技術(shù)：
LED防靜電差是導(dǎo)致芯片容易擊穿的主要原因，目前，主要通過在基板上集成一個(gè)抗靜電保護(hù)雙向穩(wěn)壓二極管裝置來提高其防靜電、抗靜電沖擊的能力，從而有效提高LED 的壽命和使用效率，然而這種方法制作成本高、微操作性差，容易造成芯片局部損壞，而且還需要有足夠的空間來安裝抗靜電保護(hù)雙向穩(wěn)壓二極管裝置。

發(fā)明內(nèi)容
為了克服上述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種直接在LED芯片上制造ESD保護(hù)電路的方法，具有微操作性好且不會(huì)造成芯片損壞的優(yōu)點(diǎn)，該方法是針對(duì)特定的外延層結(jié)構(gòu)，制造出的ESD保護(hù)電路具有更好的工藝保密性，由于保護(hù)電路沒有受到η GaN層的影響，因此不必考慮發(fā)光區(qū)對(duì)保護(hù)電路的內(nèi)電導(dǎo)效應(yīng)。為了實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案是一種直接在LED芯片上制造ESD保護(hù)電路的方法，首先在單個(gè)芯片上隔離出ESD 保護(hù)電路所占的外延片部分，然后使用平面工藝刻蝕掉該隔離出的外延片n-GaN層以上且不包括該層的部分，隨后在n-GaN層做肖特基接觸，最后將芯片上主發(fā)光區(qū)的P++GaN電極和保護(hù)區(qū)的n-GaN電極連接。所述的肖特基接觸是由光刻、平面工藝、蒸鍍工藝和清洗工藝處理外延片上用于制造ESD保護(hù)電路保護(hù)區(qū)n-GaN電極。所述的平面工藝為感應(yīng)耦合等離子體刻蝕工藝。所述的感應(yīng)耦合等離子體刻蝕工藝的反應(yīng)室反應(yīng)腔壓力為0. 3-0. 5Pa,反應(yīng)室上電極功率為140W，下電極功率為20W，采用氦氣作冷卻氣體，冷卻壓強(qiáng)為500-600Pa，氯氣流量為30sccm，刻蝕溫度為20-30°C，刻蝕速率為1. 2nm/s，刻蝕時(shí)間為800_1200s。所述蒸鍍工藝的條件為鍍率10-15nm/min ；功率1548KW ；氧氣流量 0. 5-0. 7sccm ；溫度 250-280°C ；電子束電流 50_70mA。所述清洗工藝為首先將外延片用硫酸雙氧水水的體積比為5:1:1的混合溶液，在50-80°C下浸泡5-lOmin，然后用去離子水沖洗并甩干，隨后用HCl H20的體積比為1 5的酸溶液浸泡5-lOmin，再用去離子水沖洗并甩干。與現(xiàn)有技術(shù)相比，本發(fā)明的具有如下優(yōu)點(diǎn)1、由于該方法是利用外延片的垂直結(jié)構(gòu)的特點(diǎn)，直接在LED芯片上制造ESD保護(hù)電路，具有微操作性好且不容易造成芯片局部損壞的優(yōu)點(diǎn)；2、由于本發(fā)明制造方法是針對(duì)特定的外延層結(jié)構(gòu)，在低摻Si的η型GaN即n-GaN 層做肖特基接觸，因此制造出的ESD保護(hù)電路有更好的工藝保密性；
3、由于保護(hù)電路沒有受到η GaN層的影響，因此不必考慮發(fā)光區(qū)對(duì)保護(hù)電路的內(nèi)電導(dǎo)效應(yīng)。


附圖是本發(fā)明特定的LED外延層結(jié)構(gòu)圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)說明。實(shí)施例一如附圖所示，本實(shí)施例一種直接在LED芯片上制造ESD保護(hù)電路的方法，首先在單個(gè)芯片上隔離出ESD保護(hù)電路所占的外延片部分，然后使用平面工藝刻蝕掉該隔離出的外延片n-GaN層以上且不包括該層的部分，即從上至下依次刻蝕掉p++GaN層、p+GaN層、pAl GaN層、MQWs層、η GaN層、n+GaN層、n++GaN層以及n+GaN層，隨后在n_GaN層做肖特基接觸，最后將芯片上主發(fā)光區(qū)的P++GaN電極和保護(hù)區(qū)的n-GaN電極連接。利用金屬與低摻 n-GaN之間的肖特基勢壘進(jìn)行整流，構(gòu)造出ESD保護(hù)電路。選用n++GaN下的n-GaN做肖特基接觸主要是為了在厚度不均勻時(shí)有更大概率刻中該層。所述的肖特基接觸是由光刻、平面工藝、蒸鍍工藝和清洗工藝處理外延片上用于制造ESD保護(hù)電路保護(hù)區(qū)的n-GaN電極。所述的平面工藝為感應(yīng)耦合等離子體刻蝕工藝。所述的感應(yīng)耦合等離子體刻蝕工藝的反應(yīng)室反應(yīng)腔壓力為0.3Pa，反應(yīng)室上電極功率為140W，下電極功率為20W，采用氦氣作冷卻氣體，冷卻壓強(qiáng)為500Pa，氯氣流量為 30sccm，刻蝕溫度為20°C，刻蝕速率為1. 2nm/s，刻蝕時(shí)間為1200s。所述蒸鍍工藝的條件為鍍率dOnm/min ；功率15KW ；氧氣流量0. 5sccm ；溫度 250 0C ；電子束電流50mA。所述清洗工藝為首先將外延片用硫酸雙氧水水的體積比為5:1:1的混合溶液，在50°C下浸泡lOmin，然后用去離子水沖洗并甩干，隨后用HCl H2O的體積比為 1 5的酸溶液浸泡lOmin，再用去離子水沖洗并甩干。實(shí)施例二如附圖所示，本實(shí)施例一種直接在LED芯片上制造ESD保護(hù)電路的方法，首先在單個(gè)芯片上隔離出ESD保護(hù)電路所占的外延片部分，然后使用平面工藝刻蝕掉該隔離出的外延片n-GaN層以上且不包括該層的部分，即從上至下依次刻蝕掉p++GaN層、p+GaN層、pAl GaN層、MQWs層、η GaN層、n+GaN層、n++GaN層以及n+GaN層，隨后在n_GaN層做肖特基接觸，最后將芯片上主發(fā)光區(qū)的P++GaN電極和保護(hù)區(qū)的n-GaN電極連接。利用金屬與低摻 n-GaN之間的肖特基勢壘進(jìn)行整流，構(gòu)造出ESD保護(hù)電路。選用n++GaN下的n-GaN做肖特基接觸主要是為了在厚度不均勻時(shí)有更大概率刻中該層。所述的肖特基接觸是由光刻、平面工藝、蒸鍍工藝和清洗工藝處理外延片上用于制造ESD保護(hù)電路的保護(hù)區(qū)的n-GaN電極。所述的平面工藝為感應(yīng)耦合等離子體刻蝕工藝。所述的感應(yīng)耦合等離子體刻蝕工藝的反應(yīng)室反應(yīng)腔壓力為0.4Pa，反應(yīng)室上電極功率為140W，下電極功率為20W，采用氦氣作冷卻氣體，冷卻壓強(qiáng)為550Pa，氯氣流量為 30sccm，刻蝕溫度為25°C，刻蝕速率為1. 2nm/s，刻蝕時(shí)間為1000s。所述蒸鍍工藝的條件為鍍率12nm/min ；功率22KW ；氧氣流量0. 6sccm ；溫度 265 0C ；電子束電流60mA。所述清洗工藝為首先將外延片用硫酸雙氧水水的體積比為5:1:1的混合溶液，在65°C下浸泡8min，然后用去離子水沖洗并甩干，隨后用HCl H2O的體積比為 1 5的酸溶液浸泡8min，再用去離子水沖洗并甩干。實(shí)施例三如附圖所示，本實(shí)施例一種直接在LED芯片上制造ESD保護(hù)電路的方法，首先在單個(gè)芯片上隔離出ESD保護(hù)電路所占的外延片部分，然后使用平面工藝刻蝕掉該隔離出的外延片n-GaN層以上且不包括該層的部分，即從上至下依次刻蝕掉p++GaN層、p+GaN層、pAl GaN層、MQWs層、η GaN層、n+GaN層、n++GaN層以及n+GaN層，隨后在n_GaN層做肖特基接觸，最后將芯片上主發(fā)光區(qū)的P++GaN電極和保護(hù)區(qū)的n-GaN電極連接。利用金屬與低摻 n-GaN之間的肖特基勢壘進(jìn)行整流，構(gòu)造出ESD保護(hù)電路。選用n++GaN下的n-GaN做肖特基接觸主要是為了在厚度不均勻時(shí)有更大概率刻中該層。所述的肖特基接觸是由光刻、平面工藝、蒸鍍工藝和清洗工藝處理外延片上用于制造ESD保護(hù)電路的保護(hù)區(qū)的n-GaN電極。所述的平面工藝為感應(yīng)耦合等離子體刻蝕工藝。所述的感應(yīng)耦合等離子體刻蝕工藝的反應(yīng)室反應(yīng)腔壓力為0.5Pa，反應(yīng)室上電極功率為140W，下電極功率為20W，采用氦氣作冷卻氣體，冷卻壓強(qiáng)為600Pa，氯氣流量為 30sccm，刻蝕溫度為30°C，刻蝕速率為1. 2nm/s，刻蝕時(shí)間為800s。所述蒸鍍工藝的條件為鍍率15nm/min ；功率28KW ；氧氣流量0. 7sccm ；溫度 280 0C ；電子束電流70mA。所述清洗工藝為首先將外延片用硫酸雙氧水水的體積比為5:1:1的混合溶液，在80°C下浸泡5min，然后用去離子水沖洗并甩干，隨后用HCl H2O的體積比為 1 5的酸溶液浸泡5min，再用去離子水沖洗并甩干。附圖中，從下到上各層的名稱如下襯底藍(lán)寶石，Si等；GaN 緩沖層；u GaN 成核層；η-GaN 低慘Si的GaN層； n+GaN 慘Si較多的GaN層；n++GaN 高慘Si的GaN層；n+GaN 慘Si較多GaN層；nGaN 慘 Si的GaN層；MQWs 發(fā)光層；PAl GaN 慘Al和Mg的GaN層；P+GaN 慘Mg較多的GaN層； P++GaN 高慘 Mg 的 GaN 層。
權(quán)利要求
1.一種直接在LED芯片上制造ESD保護(hù)電路的方法，其特征在于首先在單個(gè)芯片上隔離出ESD保護(hù)電路所占的外延片部分，然后使用平面工藝刻蝕掉該隔離出的外延片 n-GaN層以上且不包括該層的部分，隨后在n-GaN層做肖特基接觸，最后將芯片上主發(fā)光區(qū)的P++GaN電極和保護(hù)區(qū)的n-GaN電極連接。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于所述的肖特基接觸是由光刻工藝、平面工藝、蒸鍍工藝和清洗工藝處理外延片上用于制造ESD保護(hù)電路保護(hù)區(qū)n-GaN電極。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于所述的平面工藝為感應(yīng)耦合等離子體刻蝕工藝。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于所述的感應(yīng)耦合等離子體刻蝕工藝的反應(yīng)室反應(yīng)腔壓力為0. 3-0. 5Pa，反應(yīng)室上電極功率為140W，下電極功率為20W，采用氦氣作冷卻氣體，冷卻壓強(qiáng)為500-600Pa，氯氣流量為30sCCm，刻蝕溫度為20_30°C，刻蝕速率為 1. 2nm/s，刻蝕時(shí)間為 800_1200s。
5.根據(jù)權(quán)利要求2所述的方法，其特征在于所述蒸鍍工藝的條件為鍍率10-15nm/ min ；功率:15-28Kff ；氧氣流量0. 5-0. 7sccm ；溫度 250-280°C ；電子束電流 50_70mA。
6.根據(jù)權(quán)利要求2所述的方法，其特征在于所述清洗工藝為首先將外延片用硫酸 雙氧水水的體積比為5 1 1的混合溶液，在50-80°C下浸泡5-lOmin，然后用去離子水沖洗并甩干，隨后用HCl H20的體積比為1 5的酸溶液浸泡5-lOmin，再用去離子水沖洗并甩干。
全文摘要
一種直接在LED芯片上制造ESD保護(hù)電路的方法，首先在單個(gè)芯片上隔離出ESD保護(hù)電路所占的外延片部分，然后使用平面工藝刻蝕掉該隔離出的外延片n-GaN層以上且不包括該層的部分，隨后在n-GaN層做肖特基接觸，最后將芯片上主發(fā)光區(qū)的P++GaN電極和保護(hù)區(qū)的n-GaN電極連接；具有微操作性好且不容易造成芯片局部損壞的優(yōu)點(diǎn)，該方法是針對(duì)特定的外延層結(jié)構(gòu)，制造出的ESD保護(hù)電路具有更好的工藝保密性，由于ESD保護(hù)電路沒有受到n GaN層的影響，因此不必考慮發(fā)光區(qū)對(duì)保護(hù)電路的內(nèi)電導(dǎo)效應(yīng)。
文檔編號(hào)H01L33/00GK102299141SQ201110273780
公開日2011年12月28日 申請(qǐng)日期2011年9月15日 優(yōu)先權(quán)日2011年9月15日
發(fā)明者劉波波, 孟錫俊, 李培咸, 王旭明, 王曉波, 白俊春, 郭遲 申請(qǐng)人:西安中為光電科技有限公司