專利名稱：具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有金屬前介質(zhì)填充(Pre Metal Dieletric，PMD)結(jié)構(gòu)的半導(dǎo)體器件及其制備方法。
背景技術(shù)：
金屬前介質(zhì)層作為器件和互連金屬層間的間隔層以及使器件免受雜質(zhì)粒子污染的保護(hù)層，其膜層沉積效果的好壞直接影響器件的性能。隨著集成電路特定尺寸的逐漸縮小，需要金屬前介質(zhì)填充的空間尺寸也越來越小，越來越有挑戰(zhàn)性。請參閱圖1、圖2，圖1是一種現(xiàn)有技術(shù)的靜態(tài)隨機(jī)存儲器(Static Random Access Memory, SRAM)的版圖示意圖，圖2是圖1中的SRAM沿A-A線的剖面結(jié)構(gòu)示意圖。由圖2可見，SRAM中相鄰的兩個晶體管的柵極11之間的由間隙PMD層12填充。然而，在實際生產(chǎn)中，PMD層12填充之后，非常容易在兩個柵極11之間產(chǎn)生空洞13。所述空洞13的存在很容易導(dǎo)致在后續(xù)鎢塞工藝中，金屬鎢進(jìn)入相鄰柵極11之間的空洞13，導(dǎo)致相鄰柵極11之間導(dǎo)通，從而造成良率損失。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種能夠避免相鄰柵極之間形成空洞的具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件。本發(fā)明的另一目的還在于提供一種能夠避免相鄰柵極之間形成空洞的具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件的制備方法。一種具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件，包括襯底、形成于所述襯底內(nèi)的溝槽隔離結(jié)構(gòu)以及形成于所述襯底表面的多晶硅柵極層，所述多晶硅柵極層在所述溝槽隔離結(jié)構(gòu)的位置處形成凹槽?！N具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件的制備方法，包括如下步驟提供一襯底，所述襯底包括溝槽隔離結(jié)構(gòu)；在所述襯底的表面依次形成多晶硅層、第一硬掩膜層和第二硬掩膜層；在所述第二硬掩膜層的表面形成第一光阻圖案，所述溝槽隔離結(jié)構(gòu)的上方未被所述第一光阻圖案覆蓋；以所述第一光阻圖案為掩膜，刻蝕所述第二硬掩膜層，所述溝槽隔離結(jié)構(gòu)上方的第二硬掩膜層被刻蝕，從而暴露出所述溝槽隔離結(jié)構(gòu)上方的第一硬掩膜層；去除所述第一光阻圖案；在所述第二硬掩膜層以及將要形成所述半導(dǎo)體器件的柵極層的位置處的所述第一硬掩膜層的表面形成第二光阻圖案；分別以所述第二光阻圖案、第二硬掩膜層和第一硬掩膜層為掩膜，刻蝕所述多晶硅層，形成所述半導(dǎo)體器件的多晶硅柵極層，所述多晶硅柵極層在所述溝槽隔離結(jié)構(gòu)的位置處形成凹槽。與現(xiàn)有技術(shù)相比，由于在所述襯底的溝槽隔離結(jié)構(gòu)的位置處，具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件的多晶硅柵極層形成凹槽，減小了半導(dǎo)體器件中晶體管的柵極的厚度，從而減小了半導(dǎo)體器件中相鄰兩個柵極之間的間隙的高寬比，當(dāng)金屬前介質(zhì)填充在所述間隙中時，不容易產(chǎn)生空洞，避免了在后續(xù)鎢塞工藝中，金屬鎢進(jìn)入空洞而導(dǎo)致得相鄰柵極之間導(dǎo)通的問題，有利于良率的提高。


圖1是一種現(xiàn)有技術(shù)的靜態(tài)隨機(jī)存儲器的版圖示意圖。圖2是圖1所示的靜態(tài)隨機(jī)存儲器沿A-A線的剖面結(jié)構(gòu)示意圖。圖3是本發(fā)明的具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件的版圖示意圖。圖4是圖3所示的半導(dǎo)體器件沿B-B線的剖面結(jié)構(gòu)示意圖。圖fe到圖Ilc是本發(fā)明的具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件的制備方法的各步驟示意圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面結(jié)合附圖對本發(fā)明作進(jìn)一步的詳細(xì)描述。請參閱圖3、圖4，圖3是本發(fā)明的具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件的版圖示意圖，圖4是圖3所示的半導(dǎo)體器件沿B-B線的剖面結(jié)構(gòu)示意圖。具體的，所述半導(dǎo)體器件可以為靜態(tài)隨機(jī)存儲器。本發(fā)明的具有PMD填充結(jié)構(gòu)的半導(dǎo)體器件包括襯底20、形成于所述襯底20內(nèi)的溝槽隔離結(jié)構(gòu)21以及形成于所述襯底20表面的多晶硅柵極層22。所述多晶硅柵極層22在所述溝槽隔離結(jié)構(gòu)21的位置處形成凹槽23。所述多晶硅柵極層22在所述凹槽23處的部分形成所述半導(dǎo)體器件的晶體管的柵極。所述溝槽隔離結(jié)構(gòu)21可以為淺溝槽隔離結(jié)構(gòu)(STI)，所述溝槽內(nèi)填充隔離氧化物。所述凹槽23的上部的寬度小于底部的寬度，具體的，所述凹槽23的開槽形狀可以為矩形或倒梯形或者三角形?？紤]到光罩對準(zhǔn)因素和在離子注入時對AA區(qū)的足夠保護(hù)，凹槽23 的開槽寬度略窄于所述溝槽隔離結(jié)構(gòu)的特征尺寸。所述柵極的電阻值的變化，可以通過離子注入的方式進(jìn)行相應(yīng)調(diào)整。由于在所述襯底20的溝槽隔離結(jié)構(gòu)21的位置處，本發(fā)明的具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件的多晶硅柵極層22形成凹槽23，減小了半導(dǎo)體器件中晶體管的柵極的厚度，從而減小了半導(dǎo)體器件中相鄰兩個柵極之間的間隙的高寬比，當(dāng)金屬前介質(zhì)填充在所述間隙中時，不容易產(chǎn)生空洞，避免了在后續(xù)鎢塞工藝中，金屬鎢進(jìn)入空洞而導(dǎo)致得相鄰柵極之間導(dǎo)通的問題，有利于良率的提高。圖fe到圖Ilc是本發(fā)明的具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件的制備方法的各步驟示意圖，其中，每個步驟由所述半導(dǎo)體器件的三個不同方向的a、b、c三個剖面示意圖表示。圖如到圖Ila是本發(fā)明的制備方法的各步驟中，圖3所示的半導(dǎo)體器件沿B-B線的剖面結(jié)構(gòu)示意圖，圖恥到圖lib是本發(fā)明的制備方法的各步驟中，圖3所示的半導(dǎo)體器件沿C-C線的剖面結(jié)構(gòu)示意圖，圖5c到圖Ilc是本發(fā)明的制備方法的各步驟中，圖3所示的半導(dǎo)體器件沿D-D線的剖面結(jié)構(gòu)示意圖。優(yōu)選的，所述半導(dǎo)體器件為靜態(tài)隨機(jī)存儲器。本發(fā)明的方法包括如下步驟提供一襯底30，所述襯底30包括溝槽隔離結(jié)構(gòu)31。所述溝槽隔離結(jié)構(gòu)31可以為淺溝槽隔離結(jié)構(gòu)。在所述襯底30的表面沉積多晶硅層32，如圖5a、圖5b、圖5c所示。
在所述多晶硅層32的表面依次沉積第一硬掩膜層33和第二硬掩膜層34，如圖 6a、圖6b、圖6c所示。具體的，所述第一硬掩膜層33為氧化硅層，所述第二硬掩膜層34為氮化硅層(SiN)。在所述第二硬掩膜層34的表面形成第一光阻圖案35，所述溝槽隔離結(jié)構(gòu)31的上方未被所述第一光阻圖案35覆蓋，如圖7a、圖7b、圖7c所示。以所述第一光阻圖案35為掩膜，刻蝕所述第二硬掩膜層34，所述溝槽隔離結(jié)構(gòu)31 上方的第二硬掩膜層34被刻蝕，從而暴露出所述溝槽隔離結(jié)構(gòu)31上方的第一硬掩膜層33， 如圖8a、圖8b、圖8c所示。去除所述第一光阻圖案35，如圖9a、圖9b、圖9c所示。在所述第二硬掩膜層34以及將要形成所述半導(dǎo)體器件的柵極層的位置處的所述第一硬掩膜層33的表面形成第二光阻圖案36，如圖10a、圖10b、圖IOc所示。分別以所述第二光阻圖案36、第二硬掩膜層34和第一硬掩膜層33為掩膜，刻蝕所述多晶硅層32，形成所述半導(dǎo)體器件的多晶硅柵極層，所述多晶硅柵極層在所述溝槽隔離結(jié)構(gòu)31的位置處形成凹槽37，所述多晶硅柵極層32在所述凹槽37處的部分形成所述半導(dǎo)體器件的晶體管的柵極38，如圖11a、圖lib、圖Ilc所示。優(yōu)選的，所述凹槽27的上部的寬度小于底部的寬度，具體的，所述凹槽27的開槽形狀可以為矩形或倒梯形或者三角形。考慮到光罩對準(zhǔn)因素和在離子注入時對AA區(qū)的足夠保護(hù)，凹槽27的開槽寬度略窄于所述溝槽隔離結(jié)構(gòu)的特征尺寸。所述柵極的電阻值的變化，可以通過離子注入的方式進(jìn)行相應(yīng)調(diào)離
iF. ο采用本發(fā)明的方法形成的半導(dǎo)體器件，由于在溝槽隔離結(jié)構(gòu)31的位置處，多晶硅柵極層32形成凹槽37，減小了半導(dǎo)體器件中晶體管的柵極38的厚度，從而減小了半導(dǎo)體器件中相鄰兩個柵極38之間的間隙的高寬比，當(dāng)金屬前介質(zhì)填充在所述間隙中時，不容易產(chǎn)生空洞，避免了在后續(xù)鎢塞工藝中，金屬鎢進(jìn)入空洞而導(dǎo)致得相鄰柵極之間導(dǎo)通的問題，有利于良率的提高。進(jìn)一步的，由于多晶硅柵極層32的開槽區(qū)域僅限于襯底30的溝槽隔離結(jié)構(gòu)31部分，因此，可以采用形成溝槽隔離結(jié)構(gòu)31的光罩，不需要額外的增加光照，本發(fā)明的方法簡單，成本低。在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明并不限于在說明書中所述的具體實施例。
權(quán)利要求
1.一種具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件，包括襯底、形成于所述襯底內(nèi)的溝槽隔離結(jié)構(gòu)以及形成于所述襯底表面的多晶硅柵極層，其特征在于，所述多晶硅柵極層在所述溝槽隔離結(jié)構(gòu)的位置處形成凹槽。
2.如權(quán)利要求1所述的具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件，其特征在于，所述凹槽的寬度窄于所述溝槽隔離結(jié)構(gòu)的特征尺寸。
3.如權(quán)利要求1所述的具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件，其特征在于，所述溝槽隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)。
4.如權(quán)利要求1所述的具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件，其特征在于，所述凹槽的上部的寬度小于或者等于底部的寬度。
5.如權(quán)利要求1所述的具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件，其特征在于，所述凹槽的開槽形狀為矩形或倒梯形或者三角形。
6.一種具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件的制備方法，其特征在于，包括如下步驟提供一襯底，所述襯底包括溝槽隔離結(jié)構(gòu)；在所述襯底的表面依次形成多晶硅層、第一硬掩膜層和第二硬掩膜層；在所述第二硬掩膜層的表面形成第一光阻圖案，所述溝槽隔離結(jié)構(gòu)的上方未被所述第一光阻圖案覆蓋；以所述第一光阻圖案為掩膜，刻蝕所述第二硬掩膜層，所述溝槽隔離結(jié)構(gòu)上方的第二硬掩膜層被刻蝕，從而暴露出所述溝槽隔離結(jié)構(gòu)上方的第一硬掩膜層；去除所述第一光阻圖案；在所述第二硬掩膜層以及將要形成所述半導(dǎo)體器件的柵極層的位置處的所述第一硬掩膜層的表面形成第二光阻圖案；分別以所述第二光阻圖案、第二硬掩膜層和第一硬掩膜層為掩膜，刻蝕所述多晶硅層， 形成所述半導(dǎo)體器件的多晶硅柵極層，所述多晶硅柵極層在所述溝槽隔離結(jié)構(gòu)的位置處形成凹槽。
7.如權(quán)利要求6所述的具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件的制備方法，其特征在于，所述第二硬掩膜層為氮化硅層。
8.如權(quán)利要求6所述的具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件的制備方法，其特征在于，所述第一硬掩膜層為氧化硅層。
9.如權(quán)利要求6所述的具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件的制備方法，其特征在于，采用干法刻蝕所述第一、第二硬掩膜層以及所述多晶硅層。
10.如權(quán)利要求6所述的具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件的制備方法，其特征在于，所述半導(dǎo)體器件為靜態(tài)隨機(jī)存儲器。
全文摘要
本發(fā)明涉及一種具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件及其制備方法。所述半導(dǎo)體器件包括襯底、形成于所述襯底內(nèi)的溝槽隔離結(jié)構(gòu)以及形成于所述襯底表面的多晶硅柵極層，所述多晶硅柵極層在所述溝槽隔離結(jié)構(gòu)的位置處形成凹槽。本發(fā)明的具有金屬前介質(zhì)填充結(jié)構(gòu)的半導(dǎo)體器件減小了相鄰兩個柵極之間的間隙的高寬比，當(dāng)金屬前介質(zhì)填充在所述間隙中時，不容易產(chǎn)生空洞，避免了在后續(xù)鎢塞工藝中，金屬鎢進(jìn)入空洞而導(dǎo)致得相鄰柵極之間導(dǎo)通的問題，有利于良率的提高。
文檔編號H01L27/11GK102412263SQ201110274490
公開日2012年4月11日 申請日期2011年9月15日 優(yōu)先權(quán)日2011年9月15日
發(fā)明者張文廣, 徐強(qiáng), 鄭春生, 陳玉文 申請人:上海華力微電子有限公司