專利名稱：存儲電容器的制作方法
存儲電容器本申請是2009年3月19日遞交中國專利局的申請?zhí)枮?00910128457. X，名為“存儲電容器及包括存儲電容器的半導體存儲器件”的專利申請的分案。相關申請的交叉引用本發(fā)明要求分別于2008年3月21日和2008年11月沈日遞交的韓國專利申請 10-2008-0026342和10-2008-0117999的優(yōu)先權，其全部內容通過引用合并于此。
背景技術：
本發(fā)明涉及具有存儲電容器的集成電路，更具體地，涉及存儲器件。諸如動態(tài)隨機存取存儲器(DRAM)之類的存儲器通常在低電壓下以高速操作。在高速操作中，封裝/板的小的電感對電流供應造成了干擾。在使用低電源電壓來降低功耗時，電源電壓中的噪聲顯著地改變了電路延遲，從而導致了存儲器件中的誤差。為了克服這種問題，必須減少電源電壓中的噪聲。也就是說，需要降低外部電源與片上電路之間的阻抗，或者通過增加芯片中的電路附近的存儲電容器的電容來降低阻抗。 這里，在供電裝置中使用了存儲電容器，以最小化由功耗所導致的電壓降。盡管對于高頻噪聲而言使用具有小的等效串聯電阻(ESR)的存儲電容器可以獲得足夠小的阻抗，但是對于低頻噪聲而言這種解決方案需要具有相對大的電容的存儲電容器。

發(fā)明內容
本發(fā)明的一些實施例致力于提供一種存儲電容器，該存儲電容器用于使低頻噪聲穩(wěn)定而不必增加芯片面積。本發(fā)明的一些實施例還致力于提供一種存儲電容器，該存儲電容器用于在施加高電壓時通過使用大容量電容器來防止泄漏電流的增大。本發(fā)明的一些實施例還致力于提供一種存儲電容器，該存儲電容器用于實現大電容而不占用額外的面積。本發(fā)明的一些實施例還致力于提供一種具有存儲電容器的集成電路，該存儲電容器具有上述特征。本發(fā)明的一些實施例還致力于提供一種半導體存儲器件，該半導體存儲器件用于在施加高電壓時通過使用單元電容器作為外圍電路的存儲電容器來防止泄漏電流的增大。根據本發(fā)明的一方面，提供了一種存儲電容器，該存儲電容器包括第一供電單元和第二供電單元，以及串聯在第一供電單元與第二供電單元之間的至少兩個大容量電容器。根據本發(fā)明的另一方面，提供了一種存儲電容器，該存儲電容器包括第一供電單元和第二供電單元，具有多個并聯的大容量電容器的第一電容器組，以及具有多個并聯的大容量電容器的第二電容器組，其中第一電容器組和第二電容器組串聯在第一供電單元與第二供電單元之間。
所述存儲電容器還可以包括在第一供電單元與第二供電單元之間的、與所述至少兩個大容量電容器相并聯的MOS電容器。所述大容量電容器可以被布置在基板上的MOS電容器上方。所述大容量電容器可以是堆疊式電容器，所述堆疊式電容器包括依次堆疊的下部電極導電層、電介質層和上部電極導電層。第一供電單元可以包括接收第一能量供應的第一供電線路，并且第一電極可以連接到第一供電線路，第二供電單元可以包括接收第二能量供應的第二供電線路，并且第三電極可以連接到第二供電線路。電介質層可以是高電介質薄膜或鐵電薄膜。根據本發(fā)明的另一方面，提供了一種半導體存儲器件，該半導體存儲器件包括具有單元電容器的存儲單元以及具有存儲電容器的外圍電路。該存儲電容器包括串聯在第一供電單元與第二供電單元之間的至少兩個大容量電容器，所述大容量電容器中的每個大容量電容器具有基本上與所述單元電容器的電容相同的電容。根據本發(fā)明的又一方面，提供了一種半導體存儲器件，該半導體存儲器件包括具有單元電容器的存儲單元以及具有存儲電容器的外圍電路。該存儲電容器包括具有多個并聯的大容量電容器的第一電容器組，以及具有多個并聯的大容量電容器的第二電容器組。第一電容器組和第二電容器組串聯在第一供電單元與第二供電單元之間，并且第一電容器組和第二電容器組中的大容量電容器中的每個大容量電容器具有與所述單元電容器相同的電容。由于存儲器件在平面中包括單元陣列區(qū)域和外圍區(qū)域，因此當在單元區(qū)域中對單元電容器進行圖案化時，在外圍電路區(qū)域中對所述大容量電容器相同地進行圖案化。特別地，所述單元電容器是根據本發(fā)明的實施例的在存儲器件中的基板上的位線上方形成的、 具有位線上電容器(COB，capacitor on bit line)結構的堆疊式電容器。在形成具有堆疊式結構的單元電容器時，可以在外圍電路區(qū)域中相同地形成大容量電容器。也就是說，可以在外圍電路區(qū)域中形成大容量電容器而沒有金屬接點，并且可以將所述大容量電容器布置在MOS電容器上方。第一供電單元可以選自電源電壓(Vdd)線路、高電壓(Vpp)線路、核心電壓 (Vcore)線路以及位線預充電電壓(Vblp)線路之一。第二供電單元可以是地電壓(Vss)線路或負偏壓(Vbb)線路。


圖1是示出了根據本發(fā)明的第一實施例的存儲電容器的圖示；圖2是根據本發(fā)明的第二實施例的存儲電容器的電路圖；圖3是圖2所示的存儲電容器的布局圖；圖4是沿線A-B而截取的、圖3中的存儲電容器的橫斷面視圖；圖5是基板的橫斷面視圖，該基板具有存儲電容器的MOS電容器和大容量電容器；圖6是示出了 DRAM的電路圖；圖7是根據本發(fā)明的第三實施例的存儲器件的橫斷面視圖。
具體實施例方式本發(fā)明的其它的目的和優(yōu)點可以通過以下描述來理解，并且參照本發(fā)明的實施例
將變得明顯。圖1是示出了根據本發(fā)明的第一實施例的存儲電容器的圖示。參照圖1，根據第一實施例的存儲電容器包括第一供電單元120，第二供電單元 140，以及在第一供電單元120和第二供電單元140之間的至少兩個大容量電容器160和 180。根據第一實施例的存儲電容器還包括在第一供電單元120與第二供電單元140之間的、與所述大容量電容器相并聯的MOS電容器170?？梢允∪OS電容器170。MOS電容器 170具有在nF范圍內(例如，數十nF)的電容。大容量電容器160和180各具有在μ F 范圍內(例如，數個yF)的電容。大容量電容器160和180各具有由第一電極(存儲節(jié)點)、電介質和第二電極(板)構成的堆疊結構?？梢允褂枚嗑Ч杌蚪饘俦∧硇纬纱笕萘侩娙萜?60和180中的每個大容量電容器的第一電極和第二電極?？梢允褂酶唠娊橘|或鐵電材料來形成所述電介質。如上文所述，根據第一實施例的存儲電容器使用大容量電容器160和180來去除低頻噪聲。由于大容量電容器160和180每個均具有在施加高電壓時泄漏電流增大的問題， 因此可以將至少兩個大容量電容器相串聯。大容量電容器160和180具有大的ESR。由于通過只使用大容量電容器160和180 可能不能去除高頻噪聲，因此與大容量電容器160和180相結合地使用MOS電容器170，以
去除任何高頻噪聲。圖2是根據本發(fā)明的第二實施例的存儲電容器的電路圖。參照圖2，該存儲電容器包括第一供電單元220，第二供電單元M0，具有多個并聯的大容量電容器的第一電容器組260，以及具有多個并聯的大容量電容器的第二電容器
280 ο這里，第一電容器組260和第二電容器組觀0串聯在第一供電單元220與第二供電單元240之間。此外，圖2中的存儲電容器還包括與第一供電單元220和第二供電單元 240相并聯的MOS電容器270。MOS電容器270可以是可選的。MOS電容器270具有在nF范圍內(例如，數十nF)的電容。第一電容器組沈0 和第二電容器組觀0中的每個大容量電容器具有在μ F范圍內(例如，數個μ F)的電容。 盡管在圖2中將兩個電容器組260和280示出為相串聯，但是也可以將三個或更多個電容器組260和280相串聯。與圖1中的大容量電容器160和180相類似地，每個電容器組260和280中的每個大容量電容器均包括由第一電極(存儲節(jié)點)、電介質和第二電極(板)構成的堆疊結構。可以使用多晶硅和金屬薄膜來形成電容器組260和觀0中的大容量電容器的第一電極和第二電極，并且可以使用高電介質和鐵電材料來形成所述電介質。圖3是圖2中的電容器組260和觀0的布局圖。如果電容器組260和280如同第二實施例中那樣相串聯，則易于對電容器組260和280中的大容量電容器的第二電極(板) 進行圖案化。參照圖3，形成了用于接收第一能量供應的第一供電線路320和用于接收第二能量供應的第二供電線路340。第一供電線路320連接到第一電容器組沈0中的大容量電容器的第一電極363A、363B、363C和363D。第二供電線路340連接到第二電容器組觀0中的大容量電容器的第一電極383A、383B、383C和383D。通常通過單個導電層圖案來形成第一電容器組260和第二電容器組觀0中的大容量電容器的第二電極(板)365。除了大容量電容器的數量可以改變之外，根據圖1所示的第一實施例的存儲電容器可以具有與圖3的布局相同的布局。圖4是沿線A-B而截取的、圖3中的存儲電容器的橫斷面視圖。參照圖4，在基板310上制備第一供電線路320和第二供電線路340。第一供電線路320和第二供電線路340作為諸如金屬或多晶硅之類的導電層而被圖案化。第一電極 363A、363B、383A和38 穿入絕緣層并與第一供電線路320和第二供電線路340相接觸。 在包括第一電極363A、363B、383A和38!3B的基板310上方形成電介質364。在電介質364 上方形成第二電極365。電介質364和第二電極365各自可以針對本實施例中的所有大容量電容器而共同地通過同一薄膜來形成?；蛘?，可以針對每個大容量電容器而單獨地形成電介質364和第二電極365。圖5是基板的橫斷面視圖，該基板具有存儲電容器的MOS電容器和大容量電容器。 大容量電容器510被布置在基板(例如，硅基板Si-sub)上方的MOS電容器530之上。MOS電容器530包括在硅基板Si_sub處形成的柵極G、源極S和漏極D。源極S和漏極D連接到第二供電線路VSS，柵極G連接到第一供電線路VDD。在圖5中，大容量電容器和連接線路作為等效電路而被示出。圖6是示出了根據相關技術的DRAM的電路圖。參照圖6，根據相關技術的存儲單元包括與字線和位線相連接的存取晶體管Tr、以及用于存儲單元數據的單元電容器Cap。 根據本發(fā)明的實施例的存儲電容器可以應用于圖6所示的具有單元電容器的存儲器件。圖7是根據本發(fā)明的第三實施例的存儲器件的橫斷面視圖。圖7示出了在半導體存儲器件中如何配置存儲單元和存儲電容器，其中所述半導體器件包括具有單元電容器的存儲單元和具有存儲電容器的外圍電路。參照圖7，在單元區(qū)域中形成具有單元電容器720A的存儲單元，并在外圍區(qū)域中形成包括存儲電容器的外圍電路。所述存儲電容器包括串聯在第一供電線路710B與第二供電線路710C之間的第一大容量電容器720B和第二大容量電容器720C。盡管在圖7中示出了兩個大容量電容器， 但是可以包括多于兩個的大容量電容器。盡管未在圖7中示出，但是可以以如圖1、2和5 所示的各種方法來形成存儲電容器。特別地，如圖5所示，還可以包括與第一大容量電容器 720B和第二大容量電容器720C相連接的MOS電容器。在本實施例中，所述存儲電容器的第一大容量電容器720B和第二大容量電容器 720C每個可以具有基本上與單元電容器720A的電容相同的電容。單元電容器720A是在用于位線710A的基板上方或在位線710A上形成的、具有位線上電容器(COB)結構的堆疊式電容器。單元電容器720A包括存儲節(jié)點722A、在存儲節(jié)點 722A上方形成的電介質724A、以及在電介質724A上方形成的板電極726A。第一大容量電容器720B包括第一電極722B，該第一電極722B具有分別與存儲節(jié)點722A的材料和表面積相同的材料和表面積；電介質724B，該電介質724B在第一電極722A上方形成，并具有與單元電容器的電介質724A的材料相同的材料；以及第二電極726B，該第二電極726B在電介質724B上方形成，并由與板電極726A的材料相同的材料構成。因此，單元電容器720A和第一大容量電容器720B各具有基本上相同的電容。第二大容量電容器的第一電極722C、電介質724C和第二電極726C可以基本上與第一大容量電容器720B的第一電極722B、電介質724B和第二電極726B相同。第一大容量電容器720B的第一電極722B連接到第一供電線路710B并與第一供電線路710B相接觸，第二大容量電容器720C的第一電極722C連接到第二供電線路710C 并與第二供電線路710C相接觸。分別通過對由相同材料構成的導電層進行圖案化來形成第一大容量電容器720B的第一電極722B以及第二大容量電容器720C的第一電極722C。共同地通過單個導電圖案來形成第一大容量電容器720B的第二電極726B和第二大容量電容器720C的第二電極726C。第一供電線路710B和第二供電線路710C由與單元區(qū)域中的位線的導電層相同的材料構成的導電層形成。通過圖案化使第一供電線路710B和第二供電線路710C相分離。 除了使用用于位線的導電層之外，其它的導電層也可以用于第一供電線路710B和第二供電線路710C。第一供電線路710B接收與針對在存儲器的內部電路中使用的一個或更多個信號的邏輯“高”相對應的電壓電平。例如，第一供電線路710B可以是電源電壓(Vdd)線路、高電壓(Vpp)線路、核心電壓(Vcore)線路和位線預充電電壓(Vblp)線路中的任一個。第二供電線路710C接收與針對在存儲器的內部電路中使用的一個或更多個信號的邏輯“低”相對應的電壓電平。例如，第二供電線路710C可以是地電壓(Vss)線路或負偏壓(Vbb)線路。第一大容量電容器720B和第二大容量電容器720C的每個電介質層可以是高電介質膜或鐵電層。在圖7中，附圖標記702表示硅基板Si-sub，附圖標記703表示單元晶體管的柵極電極，附圖標記704、705和706是接觸插塞。根據本發(fā)明的第四實施例的半導體存儲器件可以在每個電容器組中包括圖5的存儲電容器。這里，每個組中的每個大容量電容器具有相同的單元電容器結構。如上文所述，根據本發(fā)明的實施例的存儲電容器和具有該存儲電容器的半導體存儲器件可以應用于所有在半導體集成電路中使用利用存儲電容器的供電方案的情況，其中所述半導體集成電路例如是動態(tài)隨機存取存儲器(DRAM)和其它半導體器件。根據本發(fā)明的實施例的存儲電容器在具有在位線上方形成的單元電容器的DRAM中是非常有用的。特別地，可以有利地在所有外圍電路中形成根據本發(fā)明的實施例的存儲電容器，其中所述外圍電路由于在外圍電路區(qū)域中未使用單元電容器而不具有金屬接點。由于可以在MOS電容器上方布置供電端子、并且不存在防止形成本發(fā)明的存儲電容器的限制，因此可以增大電容而不增加面積。此外，可以在外圍電路中的任何區(qū)域中形成大容量電容器。雖然已經參照特定實施例描述了本發(fā)明，但是對于本領域的技術人員而言，顯然在不背離所附權利要求中限定的本發(fā)明的精神和范圍的情況下可以進行各種變化和修改。本發(fā)明的實施例涉及具有存儲電容器的集成電路。本實施例的存儲電容器使用大容量電容器來去除低頻噪聲。大容量電容器具有在施加高電壓時泄漏增大的問題。為了克服該問題，可以將至少兩個大容量電容器相串聯。
8
盡管可以使用在μ F范圍內的電容來去除低頻噪聲，但是MOS電容器的電容可以在nF范圍內。為了獲得在μ F范圍內的電容而不增加面積，可以在每單位面積中使用是 MOS電容器的電容的數百倍的電容。由于存儲器件的單元電容器在尺寸上約為MOS電容器的300至400倍，因此可以將基本上與單元電容器具有相同的布局和材料的大容量電容器作為存儲電容器。此外，所述大容量電容器可以是具有大的ESR的電容器。盡管只使用大容量電容器可能不能去除高頻噪聲，但是可以與大容量電容器相結合地使用MOS電容器，以去除高
頻噪聲。根據本發(fā)明的實施例的存儲電容器可以使約為IOOmV至200mV的電源噪聲減少多達約50mV。此外，根據本發(fā)明的實施例的存儲電容器可以使諸如感應噪聲之類的低頻噪聲穩(wěn)定。根據本發(fā)明的示例性實施例，可以增大存儲電容器的電容而不增大芯片尺寸。使用單元電容器形成的存儲電容器可以用于使在半導體器件(例如DRAM)中使用的電源(例如內部電源和外部電源)穩(wěn)定。特別地，根據本發(fā)明的存儲電容器可以用于使具有低電壓電平的電源電壓穩(wěn)定。根據本發(fā)明的存儲電容器還可以用于在具有小的電壓差的電源之間進行用于短路交流電和/或開路直流電的連接。通過上述描述可知，本發(fā)明實施例公開了但不限于如下技術方案方案1. 一種存儲電容器，包括第一供電單元和第二供電單元；以及串聯在第一供電單元與第二供電單元之間的至少兩個大容量電容器。方案2.根據方案1所述的存儲電容器，還包括與所述至少兩個大容量電容器相并聯的MOS電容器。方案3.根據方案2所述的存儲電容器，其中所述大容量電容器被布置在基板上的所述MOS電容器上方。方案4.根據方案1所述的存儲電容器，其中所述大容量電容器是堆疊式電容器， 所述堆疊式電容器包括依次堆疊的下部電極導電層、電介質層和上部電極導電層。方案5.根據方案1所述的存儲電容器，其中所述至少兩個大容量電容器包括第一大容量電容器，所述第一大容量電容器具有與第一供電單元相連接的第一電極、在第一電極上方形成的第一電介質、以及在第一電介質上方形成的第二電極；以及第二大容量電容器，所述第二大容量電容器具有與第二供電單元相連接的第三電極、在第三電極上方形成的第二電介質、以及在第二電介質上方形成的第四電極。方案6.根據方案5所述的存儲電容器，其中第一電極和第三電極通過對沉積在基板上方的由相同材料構成的導電層進行圖案化而被分離。方案7.根據方案5所述的存儲電容器，其中第二電極和第四電極共同地通過單個導電圖案來形成。方案8.根據方案1所述的存儲電容器，其中所述大容量電容器具有在PF范圍內的電容。方案9.根據方案2所述的存儲電容器，其中所述MOS電容器具有在nF范圍內的電容。
方案10.根據方案5所述的存儲電容器，其中第一供電單元包括與第一電極相連接的、接收第一能量供應的第一供電線路，第二供電單元包括與第三電極相連接的、接收第二能量供應的第二供電線路。方案11.根據方案4所述的存儲電容器，其中所述電介質層是高電介質薄膜或鐵電薄膜。方案12.根據方案2所述的存儲電容器，其中所述MOS電容器具有在基板上方形成的柵極、源極和漏極，所述源極和所述漏極與第二供電單元相連接，所述柵極與第一供電單元相連接。方案13. —種存儲電容器，包括第一供電單元和第二供電單元；具有多個并聯的大容量電容器的第一電容器組；以及具有多個并聯的大容量電容器的第二電容器組，其中第一電容器組和第二電容器組串聯在第一供電單元與第二供電單元之間。方案14.根據方案13所述的存儲電容器，還包括與第一電容器組和第二電容器組相并聯的MOS電容器。方案15.根據方案14所述的存儲電容器，其中第一電容器組和第二電容器組中的每個電容器組中的大容量電容器被布置在基板上的所述MOS電容器上方。方案16.根據方案13所述的存儲電容器，其中第一電容器組中的多個大容量電容器中的每個大容量電容器包括與第一供電單元相連接的第一電極，在第一電極上方形成的第一電介質，以及在第一電介質上方形成的第二電極，以及其中第二電容器組中的多個大容量電容器中的每個大容量電容器包括與第二供電單元相接觸的第三電極，在第三電極上方形成的第二電介質，以及在第二電介質上方形成的第四電極。方案17.根據方案16所述的存儲電容器，其中第一供電單元包括與第一電極相連接的、接收第一能量供應的第一供電線路，第二供電單元包括與第三電極相連接的、接收第二能量供應的第二供電線路。方案18.根據方案16所述的存儲電容器，其中第二電極和第四電極共同地通過單個導電圖案來形成。方案19.根據方案16所述的存儲電容器，其中第一電介質層和第二電介質層均為高電介質薄膜或鐵電薄膜。方案20.根據方案13所述的存儲電容器，其中所述大容量電容器具有在yF范圍內的電容。方案21.根據方案14所述的存儲電容器，其中所述MOS電容器具有在nF范圍內的電容。方案22.根據方案14所述的存儲電容器，其中所述MOS電容器具有在基板上方形成的柵極、源極和漏極，所述源極和漏極與第二供電單元相連接，所述柵極與第一供電單元相連接。方案23. —種半導體存儲器件，包括具有單元電容器的存儲單元；以及
具有存儲電容器的外圍電路，其中所述存儲電容器包括串聯在第一供電單元與第二供電單元之間的至少兩個電容器，以及其中所述電容器中的每個電容器具有基本上與所述單元電容器的電容相同的電容。方案24.根據方案23所述的半導體存儲器件，其中所述存儲電容器還包括與所述至少兩個電容器相并聯的MOS電容器。方案25.根據方案23所述的半導體存儲器件，其中所述單元電容器在基板上的位線上方形成。方案26.根據方案23所述的半導體存儲器件，其中所述單元電容器包括存儲節(jié)點，在存儲節(jié)點上方形成的第一電介質，以及在第一電介質上方形成的板電極，其中所述兩個電容器中的每個電容器包括與所述存儲節(jié)點具有相同的材料和相同的表面積的第一電極，在第一電極上方形成的、具有與第一電介質相同的材料的第二電介質，以及在第二電介質上方形成的、具有與所述板電極相同的材料的第二電極。方案27.根據方案23所述的半導體存儲器件，其中至少兩個電容器包括第一電容器，所述第一電容器具有與第一供電單元相連接的第一電極、在第一電極上方形成的第一電介質、以及在第一電介質上方形成的第二電極；以及第二電容器，所述第二電容器具有與第二供電單元相連接的第三電極、在第三電極上方形成的第二電介質、以及在第二電介質上方形成的第四電極。方案28.根據方案27所述的半導體存儲器件，其中第一電極和第三電極通過對沉積在基板上的由相同材料構成的導電層進行圖案化而被分離。方案29.根據方案27所述的半導體存儲器件，其中第二電極和第四電極共同地通過單個導電層圖案來形成。方案30.根據方案27所述的半導體存儲器件，其中第一供電單元包括與第一電極相連接的、接收第一能量供應的第一供電線路，第二供電單元包括與第三電極相連接的、接收第二能量供應的第二供電線路。方案31.根據方案30所述的半導體存儲器件，其中第一供電線路和所述第二供電線路通過對由與用于位線的導電層相同的材料構成的導電層進行圖案化而被分離。方案32.根據方案31所述的半導體存儲器件，其中第一供電線路是電源電壓線路、高電壓線路、核心電壓線路和位線預充電電壓線路之一。方案33.根據方案31所述的半導體存儲器件，其中第二供電線路是地電壓線路或負偏壓線路。方案34.根據方案沈所述的半導體存儲器件，其中第一電介質和第二電介質均為高電介質薄膜或鐵電薄膜。方案35.根據方案23所述的半導體存儲器件，其中所述電容器具有在yF范圍內的電容。方案36.根據方案M所述的半導體存儲器件，其中所述MOS電容器具有在nF范圍內的電容。方案37.根據方案M所述的半導體存儲器件，其中所述MOS電容器具有在基板上方形成的柵極、源極和漏極，所述源極和漏極與第二供電單元相連接，所述柵極與第一供電單元相連接。方案38. —種半導體存儲器件，包括具有單元電容器的存儲單元；以及具有存儲電容器的外圍電路，其中所述存儲電容器包括具有多個并聯的電容器的第一電容器組；以及具有多個并聯的電容器的第二電容器組，其中所述第一電容器組和第二電容器組串聯在第一供電單元與第二供電單元之間，所述第一電容器組和第二電容器組中的所述電容器中的每個電容器具有與所述單元電容器相同的電容。方案39.根據方案38所述的半導體存儲器件，還包括與第一電容器組和第二電容器組相并聯的MOS電容器。方案40.根據方案38所述的半導體存儲器件，其中所述單元電容器在基板上的位線上方形成。方案41.根據方案39所述的半導體存儲器件，其中所述電容器被布置在基板上的 MOS電容器上方。方案42.根據方案38所述的半導體存儲器件，其中所述單元電容器包括存儲節(jié)點，在所述存儲節(jié)點上方形成的第一電介質，以及在第一電介質上方形成的板電極，其中所述電容器包括具有與所述存儲節(jié)點相同的材料和相同的表面積的第一電極，在所述第一電極上方形成的、具有與第一電介質相同的材料的第二電介質，以及在第二電介質上方形成的、具有與所述板電極相同的材料的第二電極。方案43.根據方案38所述的半導體存儲器件，其中所述第一電容器組中的所述多個電容器中的每個電容器包括與第一供電單元相連接的第一電極，在第一電極上方形成的第一電介質，以及在第一電介質上方形成的第二電極，以及其中所述第二電容器組中的所述多個電容器中的每個電容器包括與第二供電單元相連接的第三電極，在第三電極上方形成的第二電介質，以及在第二電介質上方形成的第四電極。方案44.根據方案43所述的半導體存儲器件，其中第一供電單元包括與第一電極相連接的、接收第一能量供應的第一供電線路，第二供電單元包括與第三電極相連接的、接收第二能量供應的第二供電線路。方案45.根據方案44所述的半導體存儲器件，其中第一供電線路和第二供電線路通過對由與位線相同材料的導電層進行圖案化而被分離。方案46.根據方案43所述的半導體存儲器件，其中所述第二電極和所述第四電極共同地通過單個導電圖案來形成。方案47.根據方案45所述的半導體存儲器件，其中所述第一供電線路是電源電壓線路、高電壓線路、核心電壓線路和位線預充電電壓線路之一。方案48.根據方案47所述的半導體存儲器件，其中所述第二供電線路是地電壓線路或負偏壓線路。方案49.根據方案43所述的半導體存儲器件，其中所述第一電介質和第二電介質均為由高電介質薄膜或鐵電薄膜構成的層。
方案50.根據方案38所述的半導體存儲器件，其中所述電容器具有在yF范圍內的電容。方案51.根據方案39所述的半導體存儲器件，其中所述MOS電容器具有在nF范圍內的電容。方案52.根據方案39所述的半導體存儲器件，其中所述MOS電容器具有在基板上方形成的柵極、源極和漏極，所述源極和漏極與第二供電單元相連接，所述柵極與第一供電單元相連接。盡管上面已經通過對本發(fā)明的具體實施例的描述對本發(fā)明進行了披露，但是，應該理解，本領域的技術人員可在所附權利要求的精神和范圍內設計對本發(fā)明的各種修改、 改進或者等同物。這些修改、改進或者等同物也應當被認為包括在本發(fā)明的保護范圍內。
權利要求
1.一種存儲電容器，包括第一供電單元和第二供電單元；以及串聯在第一供電單元與第二供電單元之間的至少兩個大容量電容器。
2.根據權利要求1所述的存儲電容器，還包括 與所述至少兩個大容量電容器相并聯的MOS電容器。
3.根據權利要求2所述的存儲電容器，其中所述大容量電容器被布置在基板上的所述 MOS電容器上方。
4.根據權利要求1所述的存儲電容器，其中所述大容量電容器是堆疊式電容器，所述堆疊式電容器包括依次堆疊的下部電極導電層、電介質層和上部電極導電層。
5.根據權利要求1所述的存儲電容器，其中所述至少兩個大容量電容器包括第一大容量電容器，所述第一大容量電容器具有與第一供電單元相連接的第一電極、 在第一電極上方形成的第一電介質、以及在第一電介質上方形成的第二電極；以及第二大容量電容器，所述第二大容量電容器具有與第二供電單元相連接的第三電極、 在第三電極上方形成的第二電介質、以及在第二電介質上方形成的第四電極。
6.根據權利要求5所述的存儲電容器，其中第一電極和第三電極通過對沉積在基板上方的由相同材料構成的導電層進行圖案化而被分離。
7.根據權利要求5所述的存儲電容器，其中第二電極和第四電極共同地通過單個導電圖案來形成。
8.根據權利要求1所述的存儲電容器，其中所述大容量電容器具有在μF范圍內的電容。
9.根據權利要求2所述的存儲電容器，其中所述MOS電容器具有在nF范圍內的電容。
10.根據權利要求5所述的存儲電容器，其中第一供電單元包括與第一電極相連接的、接收第一能量供應的第一供電線路，第二供電單元包括與第三電極相連接的、接收第二能量供應的第二供電線路。
11.根據權利要求4所述的存儲電容器，其中所述電介質層是高電介質薄膜或鐵電薄膜。
12.根據權利要求2所述的存儲電容器，其中所述MOS電容器具有在基板上方形成的柵極、源極和漏極，所述源極和所述漏極與第二供電單元相連接，所述柵極與第一供電單元相連接。
13.一種存儲電容器，包括第一供電單元和第二供電單元；具有多個并聯的大容量電容器的第一電容器組；以及具有多個并聯的大容量電容器的第二電容器組，其中第一電容器組和第二電容器組串聯在第一供電單元與第二供電單元之間。
14.根據權利要求13所述的存儲電容器，還包括 與第一電容器組和第二電容器組相并聯的MOS電容器。
15.根據權利要求14所述的存儲電容器，其中第一電容器組和第二電容器組中的每個電容器組中的大容量電容器被布置在基板上的所述MOS電容器上方。
16.根據權利要求13所述的存儲電容器，其中第一電容器組中的多個大容量電容器中的每個大容量電容器包括與第一供電單元相連接的第一電極，在第一電極上方形成的第一電介質，以及在第一電介質上方形成的第二電極，以及其中第二電容器組中的多個大容量電容器中的每個大容量電容器包括與第二供電單元相接觸的第三電極，在第三電極上方形成的第二電介質，以及在第二電介質上方形成的第四電極。
17.根據權利要求16所述的存儲電容器，其中第一供電單元包括與第一電極相連接的、接收第一能量供應的第一供電線路，第二供電單元包括與第三電極相連接的、接收第二能量供應的第二供電線路。
18.根據權利要求16所述的存儲電容器，其中第二電極和第四電極共同地通過單個導電圖案來形成。
19.根據權利要求16所述的存儲電容器，其中第一電介質層和第二電介質層均為高電介質薄膜或鐵電薄膜。
20.根據權利要求13所述的存儲電容器，其中所述大容量電容器具有在yF范圍內的電容。
21.根據權利要求14所述的存儲電容器，其中所述MOS電容器具有在nF范圍內的電容。
22.根據權利要求14所述的存儲電容器，其中所述MOS電容器具有在基板上方形成的柵極、源極和漏極，所述源極和漏極與第二供電單元相連接，所述柵極與第一供電單元相連接。
全文摘要
本發(fā)明公開了存儲電容器及包括存儲電容器的半導體存儲器件。一種存儲電容器包括第一供電單元和第二供電單元，以及串聯在第一供電單元和第二供電單元之間的至少兩個大容量電容器。
文檔編號H01L27/108GK102354523SQ20111028106
公開日2012年2月15日 申請日期2009年3月19日 優(yōu)先權日2008年3月21日
發(fā)明者樸根雨 申請人:海力士半導體有限公司