專(zhuān)利名稱(chēng)：深亞微米半導(dǎo)體器件的工藝集成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種深亞微米半導(dǎo)體器件的工藝集成方法。
背景技術(shù)：
隨著場(chǎng)效應(yīng)晶體管(MOSFET)尺寸的縮小，無(wú)論是輕摻雜源漏(LDD)還是源漏(SD)，都需要實(shí)現(xiàn)超淺結(jié)，以減小由于溝道長(zhǎng)度的減小而帶來(lái)的短溝道效應(yīng)，因此LDD和SD都需要采用小能量的離子注入方法進(jìn)行摻雜。此時(shí)如果維持場(chǎng)效應(yīng)晶體管的多晶硅柵的厚·度不變，則可能造成多晶硅柵中雜質(zhì)分布不均勻，特別是與柵氧交界處的多晶硅柵摻雜濃度太低，造成場(chǎng)效應(yīng)晶體管導(dǎo)通時(shí)出現(xiàn)嚴(yán)重的多晶硅耗盡，使得場(chǎng)效應(yīng)晶體管閾值電壓升高，并加劇短溝道效應(yīng)。因此對(duì)于深亞微米器件，隨著愈來(lái)愈小的器件溝道長(zhǎng)度，多晶硅柵的厚度也要隨之減薄，如O. 18微米器件的多晶硅柵厚為2000A，0. 13微米器件的多晶硅柵厚為1500A，而到55納米時(shí)多晶硅柵厚則減到1000A。但任何CMOS工藝中，深亞微米的核心器件都會(huì)有較高電壓的輸入輸出(I/o)器件與之搭配，即深亞微米的核心器件和輸入輸出器件要集成在同一半導(dǎo)體襯底上，通常的I/o器件的工作電壓可從1. 8V到5V。如果I/O器件的工作電壓在2. 5V以上，I/O器件中的NMOS器件就會(huì)有較嚴(yán)重的熱載流子效應(yīng)，為提高I/O器件的可靠性，需對(duì)I/O器件的輕摻雜源漏(LDD)離子注入條件進(jìn)行優(yōu)化，其中I/O器件中的NMOS器件盡可能采用較高能量的N型雜質(zhì)的輕摻雜源漏(LDD)離子注入，提高器件的可靠性。但減薄的多晶硅柵無(wú)法承受I/O器件中的NMOS器件的較高能量的LDD離子注入而發(fā)生雜質(zhì)穿透多晶硅柵，從而摻雜溝道，造成I/O器件中的NMOS器件失效，因此核心器件與I/O器件不能采用同一多晶硅柵。但雙柵工藝非常復(fù)雜，工藝難度大，成本也高。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種深亞微米半導(dǎo)體器件的工藝集成方法，能夠消除輸入輸出器件的輕摻雜源漏注入穿透多晶硅柵的問(wèn)題；還能保證半導(dǎo)體器件的多晶硅柵能得到均勻摻雜、避免過(guò)多的多晶硅柵耗盡；同時(shí)能避免采用雙多晶硅柵的復(fù)雜工藝，從而能簡(jiǎn)化工藝流程并降低成本。為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種深亞微米半導(dǎo)體器件的工藝集成方法，核心器件和輸入輸出器件形成于同一半導(dǎo)體襯底上；所述核心器件的第一多晶娃柵和所述輸入輸出器件的第二多晶硅柵由采用相同工藝形成的多晶硅層刻蝕后形成；所述多晶硅層形成后，還包括如下工藝步驟步驟一、在所述多晶硅層上形成絕緣覆蓋層，采用光刻刻蝕工藝將位于輸入輸出器件區(qū)域外的所述絕緣覆蓋層去除。步驟二、采用光刻刻蝕工藝形成所述第一多晶硅柵和所述第二多晶硅柵，所述第二多晶硅柵頂部覆蓋有所述絕緣覆蓋層。步驟三、采用第一輕摻雜源漏注入工藝形成所述核心器件的輕摻雜源漏區(qū)；采用第二輕摻雜源漏注入工藝形成所述輸入輸出器件的輕摻雜源漏區(qū)；所述絕緣覆蓋層用以阻擋所述第二輕摻雜源漏注入對(duì)所述第二多晶硅柵的穿透。步驟四、在所述第一多晶硅柵和所述第二多晶硅柵的側(cè)壁上形成側(cè)墻。步驟五、去除所述第二多晶柵上的所述絕緣覆蓋層。步驟六、進(jìn)行源漏離子注入形成所述核心器件的源漏區(qū)、以及形成所述輸入輸出器件的源漏區(qū)；所述源漏離子注入也同時(shí)對(duì)所述第一多晶硅柵和所述第二多晶硅柵進(jìn)行摻雜中。進(jìn)一步的改進(jìn)是，所述絕緣覆蓋層的材料要滿(mǎn)足在刻蝕所述絕緣覆蓋層時(shí)能自動(dòng)停止在所述多晶硅層上，所述絕緣覆蓋層的材料還要滿(mǎn)足和所述側(cè)墻的材料不同。 進(jìn)一步的改進(jìn)是，所述絕緣覆蓋層的材料為氧化硅、氮化硅或氮氧化硅。進(jìn)一步的改進(jìn)是，所述絕緣覆蓋層為單層膜結(jié)構(gòu)或多層膜結(jié)構(gòu)。進(jìn)一步的改進(jìn)是，所述絕緣覆蓋層的厚度根據(jù)所述第二輕摻雜源漏注入的能量進(jìn)行確定，以保證所述第二輕摻雜源漏注入的離子不會(huì)穿透所述絕緣覆蓋層和所述第二多晶硅柵進(jìn)入到所述輸入輸出器件的溝道區(qū)。進(jìn)一步的改進(jìn)是，步驟五中采用濕法刻蝕工藝去除所述第二多晶柵上的所述絕緣
覆蓋層。本發(fā)明方法通過(guò)在輸入輸出器件的多晶硅柵即所述第二多晶硅柵上形成絕緣覆蓋層，能夠防止輸入輸出器件的較高能量的輕摻雜源漏注入即第二輕摻雜源漏注入的離子穿透絕緣覆蓋層和第二多晶硅柵進(jìn)入到輸入輸出器件的溝道區(qū)，從而能夠防止輸入輸出器件失效。本發(fā)明方法在輸入輸出器件的輕摻雜源漏注入后又將絕緣覆蓋層去除，能使源漏注入時(shí)能對(duì)器件的多晶硅柵進(jìn)行良好的摻雜，避免過(guò)多的多晶硅柵耗盡。本發(fā)明方法采用絕緣覆蓋層后，能夠使核心器件和輸入輸出器件的多晶硅柵采用單一的多晶硅柵工藝形成，從而能避免采用雙多晶硅柵的復(fù)雜工藝，簡(jiǎn)化了工藝流程。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明圖1是本發(fā)明實(shí)施例方法的流程圖；圖2-圖10是本發(fā)明實(shí)施例方法各步驟中器件的剖面示意圖。
具體實(shí)施例方式如圖1所示是本發(fā)明實(shí)施例方法的流程圖，如圖2至圖10所示本發(fā)明實(shí)施例方法各步驟中器件的剖面示意圖。本發(fā)明實(shí)施例深亞微米半導(dǎo)體器件的工藝集成方法包括如下步驟如圖2所示，首先是提供一 P型襯底100，所述P型襯底100包括核心器件區(qū)域和輸入輸出器件區(qū)域；所述核心器件區(qū)域用于形成核心器件，所述輸入輸出器件區(qū)域用于形成輸入輸出器件。在所述P型襯底100上制作淺溝槽隔離。在所述P型襯底100選擇性形成N阱101和P阱102，所述N阱101用于形成PMOS器件，所述P阱102用于形成NMOS器件。如圖3所示，在所述核心器件區(qū)域形成所述核心器件的第一柵氧103、在所述輸入輸出器件區(qū)域形成所述輸入輸出器件的第二柵氧104，所述第二柵氧104大于所述第一柵氧 103。如圖4所示，采用淀積工藝在所述P型襯底100上形成多晶硅層105，之后，還包括如下工藝步驟步驟一、如圖5所示,在所述多晶娃層105上形成絕緣覆蓋層106。所述絕緣覆蓋層106的材料要滿(mǎn)足在后續(xù)刻蝕所述絕緣覆蓋層106時(shí)能自動(dòng)停止在所述多晶硅層105上，也即要保證所述絕緣覆蓋層106與所述多晶硅層105要有較大的刻蝕速率比例。所述絕緣覆蓋層106的材料還要滿(mǎn)足和后續(xù)形成的側(cè)墻的材料不同。更優(yōu)選擇是，本發(fā)明實(shí)施例方法中所述絕緣覆蓋層106的材料能從氧化硅、氮化硅和氮氧化硅中選擇。所述絕緣覆蓋層106為單層膜結(jié)構(gòu)或多層膜結(jié)構(gòu)。所述絕緣覆蓋層106的厚度根據(jù)后續(xù)要進(jìn)行的第二輕摻雜源漏注入的能量進(jìn)行確定，以保證所述第二輕摻雜源漏注入的離子不會(huì)穿透所述絕緣覆蓋層106和第二多晶硅柵105b進(jìn)入到所述輸入輸出器件的溝道區(qū)。如圖6所示，采用光刻刻蝕工藝將位于輸入輸出器件區(qū)域外的所述絕緣覆蓋層106去除。步驟二、如圖7所示，采用光刻刻蝕工藝形成所述第一多晶硅柵105a和所述第二多晶硅柵105b。其中在所述輸入輸出器件區(qū)域，要現(xiàn)刻蝕掉所述絕緣覆蓋層106，在刻蝕所述多晶硅層105形成頂部覆蓋有所述絕緣覆蓋層106的所述第二多晶硅柵105b。由于所述核心器件區(qū)域的所述絕緣覆蓋層106在步驟一中已經(jīng)去除，所以本步驟中直接刻蝕所述多晶娃層105就能形成所述第一多晶娃柵105a。 步驟三、如圖8所示，采用第一輕摻雜源漏注入工藝形成所述核心器件的輕摻雜源漏區(qū)107和108。所述輕摻雜源漏區(qū)107形成于所述核心器件區(qū)域的所述N阱101中，為所述核心器件中的PMOS器件的P型輕摻雜源漏區(qū)。所述輕摻雜源漏區(qū)108形成于所述核心器件區(qū)域的所述P阱102中，為所述核心器件中的NMOS器件的N型輕摻雜源漏區(qū)。采用第二輕摻雜源漏注入工藝形成所述輸入輸出器件的輕摻雜源漏區(qū)109和110。所述輕摻雜源漏區(qū)110形成于所述輸入輸出器件區(qū)域的所述N阱101中，為所述輸入輸出器件中的PMOS器件的P型輕摻雜源漏區(qū)。所述輕摻雜源漏區(qū)109形成于所述輸入輸出器件區(qū)域的所述P阱102中，為所述輸入輸出器件的NMOS器件的N型輕摻雜源漏區(qū)。在所述第二輕摻雜源漏注入過(guò)程中，所述絕緣覆蓋層106用以阻擋所述第二輕摻雜源漏注入的離子穿透所述絕緣覆蓋層106和所述第二多晶硅柵105b以及所述第二柵氧104進(jìn)入到所述第二多晶硅柵105b下的溝道區(qū)。步驟四、如圖9所示，在所述第一多晶硅柵105a和所述第二多晶硅柵105b的側(cè)壁上形成側(cè)墻111。步驟五、如圖10所示，采用濕法刻蝕工藝去除所述第二多晶柵105b上的所述絕緣覆蓋層106。步驟六、如圖10所示，進(jìn)行源漏離子注入形成所述核心器件的源漏區(qū)、以及形成所述輸入輸出器件的源漏區(qū)；所述源漏離子注入也同時(shí)對(duì)所述第一多晶硅柵和所述第二多晶硅柵進(jìn)行摻雜中。以上通過(guò)具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng) 視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種深亞微米半導(dǎo)體器件的工藝集成方法，其特征在于核心器件和輸入輸出器件形成于同一半導(dǎo)體襯底上；所述核心器件的第一多晶娃柵和所述輸入輸出器件的第二多晶硅柵由采用相同工藝形成的多晶硅層刻蝕后形成；所述多晶硅層形成后，還包括如下工藝步驟 步驟一、在所述多晶硅層上形成絕緣覆蓋層，采用光刻刻蝕工藝將位于輸入輸出器件區(qū)域外的所述絕緣覆蓋層去除； 步驟二、采用光刻刻蝕工藝形成所述第一多晶硅柵和所述第二多晶硅柵，所述第二多晶硅柵頂部覆蓋有所述絕緣覆蓋層； 步驟三、采用第一輕摻雜源漏注入工藝形成所述核心器件的輕摻雜源漏區(qū)；采用第二輕摻雜源漏注入工藝形成所述輸入輸出器件的輕摻雜源漏區(qū)；所述絕緣覆蓋層用以阻擋所述第二輕摻雜源漏注入對(duì)所述第二多晶硅柵的穿透； 步驟四、在所述第一多晶硅柵和所述第二多晶硅柵的側(cè)壁上形成側(cè)墻； 步驟五、去除所述第二多晶柵上的所述絕緣覆蓋層； 步驟六、進(jìn)行源漏離子注入形成所述核心器件的源漏區(qū)、以及形成所述輸入輸出器件的源漏區(qū)；所述源漏離子注入也同時(shí)對(duì)所述第一多晶硅柵和所述第二多晶硅柵進(jìn)行摻雜中。
2.如權(quán)利要求1所述的方法，其特征在于所述絕緣覆蓋層的材料要滿(mǎn)足在刻蝕所述絕緣覆蓋層時(shí)能自動(dòng)停止在所述多晶硅層上，所述絕緣覆蓋層的材料還要滿(mǎn)足和所述側(cè)墻的材料不同。
3.如權(quán)利要求2所述的方法，其特征在于所述絕緣覆蓋層的材料為氧化硅、氮化硅或氮氧化硅。
4.如權(quán)利要求2所述的方法，其特征在于所述絕緣覆蓋層為單層膜結(jié)構(gòu)或多層膜結(jié)構(gòu)。
5.如權(quán)利要求1所述的方法，其特征在于所述絕緣覆蓋層的厚度根據(jù)所述第二輕摻雜源漏注入的能量進(jìn)行確定，以保證所述第二輕摻雜源漏注入的離子不會(huì)穿透所述絕緣覆蓋層和所述第二多晶硅柵進(jìn)入到所述輸入輸出器件的溝道區(qū)。
6.如權(quán)利要求1所述的方法，其特征在于步驟五中采用濕法刻蝕工藝去除所述第二多晶柵上的所述絕緣覆蓋層。
全文摘要
本發(fā)明公開(kāi)了一種深亞微米半導(dǎo)體器件的工藝集成方法，核心器件和輸入輸出器件形成于同一半導(dǎo)體襯底上；核心器件和輸入輸出器件的多晶硅柵由采用單一多晶硅柵工藝形成。在輸入輸出器件的輕摻雜源漏注入前在輸入輸出器件的多晶硅柵上形成絕緣覆蓋層，能消除較大能量的輸入輸出器件的輕摻雜源漏注入穿透輸入輸出器件的多晶硅柵而使器件失效。輸入輸出器件的輕摻雜源漏注入后又將絕緣覆蓋層去除，能使源漏注入時(shí)能對(duì)器件的多晶硅柵進(jìn)行良好的摻雜，避免過(guò)多的多晶硅柵耗盡。由于半導(dǎo)體器件的多晶硅柵是采用單一的多晶硅柵工藝形成，從而能簡(jiǎn)化工藝流程并降低成本。
文檔編號(hào)H01L21/8238GK103021948SQ201110283488
公開(kāi)日2013年4月3日 申請(qǐng)日期2011年9月22日 優(yōu)先權(quán)日2011年9月22日
發(fā)明者錢(qián)文生 申請(qǐng)人:上海華虹Nec電子有限公司