專利名稱：一種無電容動態(tài)隨機存儲單元及其制作方法與存儲方法
技術領域：
本發(fā)明涉及一種半導體存儲技術，特別是涉及一種無電容動態(tài)隨機存儲單元及其制作方法與存儲方法。
背景技術：
傳統(tǒng)動態(tài)存儲單元(DRAM)由一個普通金屬-氧化物-半導體場效應管(MOSFET) 和一個深槽式電容(capacitor)組成，具有集成度大的優(yōu)點，常規(guī)內存等均由這種結構組成。MOSFET的功能是在電容上施加或出去電荷，從而影響由存儲電荷所限定的邏輯狀態(tài)。儲存在電容中的電荷量由電容極板面積和電極間間隔決定。DRAM工作的條件如工作電壓、泄露速度和刷新速度一般要求由電容中儲存的某一最小電荷量。隨著工藝線寬的不斷縮小， 為滿足動態(tài)隨機存儲單元的工作要求和減小單元面積，需要制作一個具有極大“深寬比”的電容，這使得深槽式電容的制作變得相當困難甚至無法實現(xiàn)。近些年出現(xiàn)了許多基于部分耗盡絕緣體上硅(SOI)技術的無電容單晶體管存儲單元(IT DRAM或FBC)。這些存儲單元采用浮體MOSFET結構，將器件的體區(qū)當作電容。電荷存儲在體區(qū)時，器件閾值電壓發(fā)生改變，通過監(jiān)控漏極電流的變化便可讀出‘0’和‘1’狀態(tài)。根據(jù)產(chǎn)生電荷的方式，無電容單晶體管存儲單元可以分為基于碰撞電離式、基于雙極性晶體管式和基于柵致漏電流式三大類，其中基于雙極晶體管事的感知容限最大，因而應用范圍最廣。以上這些結構均不含電容，降低了制作難度。但是由于工作時采用高電壓，存在可靠性的問題。另外，體區(qū)存儲的電荷會通過“源體結”逐漸釋放，單元的保持時間一般較短。 為此，有人提出FBGC結構的存儲單元來解決這些問題。FBGC由一個隧穿場效應管和一個金屬-氧化物-半導體場效應管組成，解決了可靠性和短保持時間的問題，但是由于寫電流為隧穿電流，其值較小，單元操作速度不能達到一個較快的水平。

發(fā)明內容
鑒于以上所述現(xiàn)有技術的缺點，本發(fā)明的目的在于提供一種無電容動態(tài)隨機存儲單元及其制作方法與操作方式，以克服現(xiàn)有技術存儲單元中不能同時兼有快速讀寫、長保持時間和高可靠性的缺陷。為實現(xiàn)上述目的及其他相關目的，本發(fā)明提供一種無電容動態(tài)隨機存儲單元的制作方法所述制作方法至少包括以下步驟步驟一，提供一具有頂層硅、埋氧層和背襯底的 SOI襯底，在所述頂硅層上制作第一隔離槽以隔離出第一有源區(qū)，并在所述頂硅層上制作第二隔離槽以隔離出第二有源區(qū)，然后對所述第一、第二有源區(qū)進行第一次P型摻雜形成第一 P型體區(qū)與第二 P型體區(qū)，然后在所述第一 P型體區(qū)上制作第一柵電極，并在所述第二 P 型體區(qū)上制作第二柵電極；步驟二，對所述第一柵電極兩側的第一 P型體區(qū)以及第二柵電極一側的第二 P型體區(qū)進行第一次N型摻雜，以在所述第一 P型體區(qū)形成第一源、漏極延伸區(qū)，同時在所述第二 P型體區(qū)形成第二源極延伸區(qū)；步驟三，在所述第一柵電極周側制作第一隔離側墻，使所述第一隔離側墻覆蓋所述第一源、漏極延伸區(qū)的部分表面，并在所述第二柵電極周側制作第二隔離側墻，使所述第二隔離側墻覆蓋所述第二源極延伸區(qū)的部分表面，然后對所述第一隔離側墻兩側的第一源、漏極延伸區(qū)以及所述第二隔離側墻一側的第二 P型體區(qū)進行第二次N型摻雜以在所述第一源、漏極延伸區(qū)下方形成第一 N型源、漏區(qū)， 并同時在所述第二 P型體區(qū)形成第二 N型漏區(qū)，接著對所述第二隔離側墻另一側的第二源極延伸區(qū)進行第二次P型摻雜以在所述第二源極延伸區(qū)下方形成第二P型源區(qū)；步驟四，在所述第一源、漏極延伸區(qū)、所述第二源極延伸區(qū)與第二 N型漏區(qū)表面制作硅化物層，并使其與所述第一 N型源、漏區(qū)、第二 P型源區(qū)及第二 N型漏區(qū)形成歐姆接觸以形成第一源、漏電極與第二源、漏電極，以制備出第一晶體管與第二晶體管；步驟五，連接所述第二晶體管的第二源極和第一晶體管的第一柵電極，并在所述第二晶體管的第二漏電極制作位線、在所述第二柵電極制作字線，并在所述第一晶體管的第一源電極制作接地線、在所述第一漏電極制作感知線，以完成存儲單元的制作。在本發(fā)明的制備方法中，所述第一源、漏極延伸區(qū)與所述第二源極延伸區(qū)的摻雜濃度為Iel9/cm3。在本發(fā)明的制備方法的步驟三中，所述第二次N型摻雜的注入劑量為Iel5/cm2。在本發(fā)明的制備方法的步驟三中，所述第二次P型摻雜的注入劑量為Iel5/cm2。在本發(fā)明的制備方法的步驟四中，在所述第一源、漏極延伸區(qū)、第二源極延伸區(qū)及第二 N型漏區(qū)表面淀積一金屬層，然后通過熱處理使該金屬層與所述第一源、漏極延伸區(qū)、 第二源極延伸區(qū)及第二N型漏區(qū)的硅材料反應生成硅化物層。需要說明的是，所述熱處理采用爐管退火工藝，退火溫度為700 900°C，退火時間為50 70秒。本發(fā)明還提供一種無電容動態(tài)隨機存儲單元，所述存儲單元至少包括第一晶體管，包括第一 SOI襯底與第一柵電極，所述第一 SOI襯底至少具有兩第一隔離槽、位于所述兩第一隔離槽之間的第一 N型源區(qū)、第一 N型漏區(qū)以及位于所述第一 N型源、漏區(qū)之間的第一 P型體區(qū)、位于所述第一 N型源、漏區(qū)上的第一源、漏電極、位于所述第一源、漏電極內側的第一源、漏極延伸區(qū)以及連接于所述第一源電極的接地線與連接于所述第一漏電極的感知線；以及第二晶體管，包括第二 SOI襯底與第二柵電極，所述第二 SOI襯底至少具有兩第二隔離槽、位于所述兩第二隔離槽之間的第二 P型源區(qū)、第二 N型漏區(qū)以及位于所述第二 P型源區(qū)與第二 N型漏區(qū)之間的P型體區(qū)，位于所述第二 P型源區(qū)與第二N型漏區(qū)上的第二源、漏電極、位于所述第二源電極內側的第二源極延伸區(qū)以及連接于所述第二漏電極的位線與連接于所述第二柵電極的字線，并且，所述第二源電極與所述第一晶體管的第一柵電極相連接。在本發(fā)明的存儲單元中，所述第一源、漏極延伸區(qū)與所述第二源極延伸區(qū)均為N 型摻雜的延伸區(qū)。需要說明的是，所述N型摻雜的延伸區(qū)的摻雜濃度為lel9/cm3。在本發(fā)明的存儲單元中，所述第一源、漏電極與第二源、漏電極為硅化物電極，根據(jù)以上所述的存儲單元，所述硅化物電極為硅化鈷電極或硅化鈦電極。在本發(fā)明的存儲單元中，所述柵電極包括柵氧層、多晶硅柵層。在本發(fā)明的存儲單元中，所述第一、第二晶體管還包括分別位于所述第一、第二柵電極周側的第一、第二隔離側墻。本發(fā)明還提供一種無電容動態(tài)隨機存儲單元的存儲方法，所述存儲方法至少包括寫“ 1”步驟使字線信號為正，使所述第一晶體管的溝道反型，使位線信號為正并使感知線信號為零；保持“1”步驟使字線信號為負，使所述第一晶體管的溝道積累，使位線信號為零并使感知線信號為零；讀“1”步驟使字線信號為正，使所述第一晶體管的溝道反型，使位線信號為零并使感知線信號為正；寫“0”步驟使字線信號為正，使所述第一晶體管的溝道反型，使位線信號為負并使感知線信號為零；保持“0”步驟使字線信號為負，使所述第一晶體管的溝道積累，使位線信號為零并使感知線信號為零；讀“0”步驟使字線信號為正，使所述第一晶體管的溝道反型，使位線信號為零并使感知線信號為正。如上所述，本發(fā)明的無電容動態(tài)隨機存儲單元采用兩個金屬-氧化物-半導體場效應管組合，其中一個具有P型摻雜源區(qū)的場效應管作為電荷的提供者和存儲者，另一個場效應管則作為存儲狀態(tài)的感知者。本發(fā)明的存儲單元具有快讀讀寫、長保持時間和高可靠性的特點，制作工藝簡單與常規(guī)SOI CMOS工藝兼容。


圖Ia 圖Ie顯示為本發(fā)明各步驟所對應的結構框圖。圖2為本發(fā)明應用的電路示意圖。圖3為本發(fā)明的存儲方法示意圖。
具體實施例方式以下通過特定的具體實例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實施方式
加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在不背離本發(fā)明的精神下進行各種修飾或改變。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構想， 遂圖式中僅顯示與本發(fā)明中有關的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。如圖Ia 圖If所示，本發(fā)明提供一種無電容動態(tài)隨機存儲單元的制作方法，所述制作方法至少包括以下步驟請參閱圖la，如圖所示，首先進行步驟一，提供一具有頂層硅113、埋氧層112和背襯底111的SOI襯底11，在所述頂硅層113上制作第一隔離槽121以隔離出第一有源區(qū)， 并在所述頂硅層213上制作第二隔離槽221以隔離出第一有源區(qū)，所述的第一、第二隔離槽 121、221采用STI隔離槽，然后對所述第一有源區(qū)與第二有源區(qū)進行第一次P型摻雜形成第一 P型體區(qū)122與第二 P型體區(qū)222，所述的P型摻雜劑為硼(B)，當然，也可以使用鎵( 等，接著在所述第一 P型體區(qū)122上制作第一柵電極13，并在所述第二 P型體區(qū)222上制作第二柵電極23，具體地，先在所述第一 P型體區(qū)122與第二 P型體區(qū)222表面分別形成第一柵氧層131與第二柵氧層231，然后在所述第一柵氧層131與第二柵氧層231上分別形成第一多晶硅柵層132與第二多晶硅柵層232。請參閱圖lb，如圖所示，然后進行步驟二，對所述第一柵電極兩側的第一 P型體區(qū) 122與所述第二柵電極一側的第二 P型體區(qū)222進行第一次N型摻雜以形成第一源、漏極延伸區(qū)124、123以及第二源極延伸區(qū)223。
在具體的實施過程中，對所述第一柵電極13兩側的第一 P型體區(qū)122與所述第二柵電極一側的第二 P型體區(qū)222進行高劑量的第一次N型摻雜，所述的N型摻雜劑采用磷 (P)，當然也可以采用砷(As)等，以形成高濃度重摻雜的第一源、漏極延伸區(qū)124、123以及第二源極延伸區(qū)223，所述第一源、漏極延伸區(qū)124、123以及第二源極延伸區(qū)223的摻雜濃度為 lel9/cm3。請參閱圖lc，如圖所示，接著進行步驟三，采用氧化硅或氮化硅在所述第一柵電極 13周側制作第一隔離側墻133，使所述第一隔離側墻133覆蓋所述第一源、漏極延伸區(qū)124、 123的部分表面，并在所述第二柵電極23周側制作第二隔離側墻233，使所述第二隔離側墻 233覆蓋所述第二源極延伸區(qū)223的部分表面，然后對所述第一隔離側墻133兩側的第一源、漏極延伸區(qū)124、123以及所述第二隔離側墻233 —側的第二 P型體區(qū)222進行第二次 N型摻雜以在所述第一源、漏極延伸區(qū)123、IM下方形成第一 N型源、漏區(qū)126、125，并同時在所述第二 P型體區(qū)形成第二 N型漏區(qū)226，接著對所述第二隔離側墻233另一側的第二源極延伸區(qū)223進行第二次P型摻雜以在所述第二源極延伸區(qū)223下方形成第二 P型源區(qū) 225。具體地，采用磷(P)或砷(As)等作為N型摻雜劑對所述第一隔離側墻133兩側的第一源、漏極延伸區(qū)124、123以及所述第二隔離側墻一側的第二 P型體區(qū)表面進行離子注入，注入的劑量為lel5/cm2，以在所述第一源、漏極延伸區(qū)123、IM下方形成第一 N型源、 漏區(qū)126、125，并同時在所述第二 P型體區(qū)形成第二 N型漏區(qū)226，然后采用硼(B)或者鎵 (Ga)等作為P型摻雜劑對所述第二源極延伸區(qū)223進行第二次P型摻雜以形成第二 P型源區(qū)225，所述P型摻雜劑的注入劑量為lel5/cm2。如圖Id所示，進行步驟四，在所述第一源、漏極延伸區(qū)124、123、第二源極延伸區(qū) 223以及第二 N型漏區(qū)2 表面制作硅化物層，并使其與所述第一 N型源、漏區(qū)126、125、第二 P型源區(qū)225及第二 N型漏區(qū)2 形成歐姆接觸以形成第一源、漏電極127、1 及第二源、漏電極228、227，以制備出第一晶體管1及第二晶體管2。具體地，在所述第一源、漏極延伸區(qū)124、123、第二源極延伸區(qū)223以及第二 N型漏區(qū)2 淀積一金屬層，所述金屬層為鈦層，當然也能為鈷層等，然后通過熱處理使該金屬層與所述第一源、漏極延伸區(qū)124、123、第二源極延伸區(qū)223以及第二 N型漏區(qū)226的硅材料反應生成硅化物層，其中，所述硅化物層為硅化鈦層或者硅化鈷層等，并使該硅化物層穿透所述的第一源、漏極延伸區(qū)124、123以及第二源極延伸區(qū)223使其與所述第一 N型源、漏區(qū) 126、125、第二 P型源區(qū)225及第二 N型漏區(qū)2 形成歐姆接觸以形成第一源、漏電極127、 128及第二源、漏電極228、227，以制備出第一晶體管1與第二晶體管2。在本實施例中，所述熱處理采用爐管退火工藝，退火溫度為700 900°C，優(yōu)選800°C，退火時間為50 70秒， 優(yōu)選60秒。請參閱圖le，如圖所示，最后進行步驟五，采用金屬連線連接所述第二晶體管2的第二源極2 和第一晶體管1的第一柵電極13，并在所述第二晶體管2的第二漏電極241 制作位線、在所述第二柵電極242制作字線，并在所述第一晶體管1的第一源電極141制作接地線、在所述第一漏電極142制作感知線，以完成存儲單元3的制作。請參閱圖le，如圖所示，本發(fā)明還提供了一種無電容動態(tài)隨機存儲單元3，所述存儲單元3至少包括
第一晶體管1，包括第一 SOI襯底與第一柵電極13，所述第一 SOI襯底至少具有 兩第一隔離槽121，其中，該第一隔離槽優(yōu)選STI隔離槽、位于所述兩第一隔離槽121之間的第一 N型源區(qū)126、第一 N型漏區(qū)125以及位于所述第一 N型源、漏區(qū)1 及125之間的第一 P型體區(qū)122、位于所述第一 N型源、漏區(qū)1 及125上的第一源、漏電極127及128，所述第一源、漏電極127及1 為硅化物電極，在本實施例中，采用硅化鈷電極或硅化鈦電極、 位于所述第一源、漏電極127及128內側的第一源、漏極延伸區(qū)IM及123以及連接于所述第一源電極127的接地線141與連接于所述第一漏電極128的感知線142，其中，所述的第一源、漏極延伸區(qū)1 及123均為N型摻雜的延伸區(qū)，摻雜濃度為lel9/cm3。需要說明的是，所述第一柵電極13包括第一柵氧層131與第一多晶硅柵層132，所述的第一晶體管1還包括形成于第一柵電極13周側的第一隔離側墻133。第二晶體管2，包括第二 SOI襯底與第二柵電極23，所述第二 SOI襯底至少具有 兩第二隔離槽221，在本實施例中選用STI隔離槽、位于所述兩第二隔離槽221之間的第二 P型源區(qū)225、第二 N型漏區(qū)226以及位于所述第二 P型源區(qū)225與第二 N型漏區(qū)2 之間的P型體區(qū)222，位于所述第二 P型源區(qū)225與第二 N型漏區(qū)2 上的第二源、漏電極2 與227，所述第二源、漏電極2 及227為硅化物電極，在本實施例中，采用硅化鈷電極或硅化鈦電極、位于所述第二源電極228內側的第二源極延伸區(qū)223以及連接于所述第二漏電極227的位線241與連接于所述第二柵電極23的字線M2，并且，所述第二源電極2 與所述第一晶體管1的第一柵電極13相連接。需要說明的是，所述的第二源極延伸區(qū)223為N型摻雜的延伸區(qū)，摻雜濃度為 lel9/cm3。所述第二柵電極23包括第二柵氧層231與第二多晶硅柵層232，所述的第二晶體管2還包括形成于第二柵電極23周側的第二隔離側墻233。如圖2 圖3所示，本發(fā)明還提供一種無電容動態(tài)隨機存儲單元3的存儲方法，所述存儲方法至少包括寫“1”步驟Sll 使字線信號152為正，使位線信號151為正并使感知線信號153 為零，此時，電荷從所述第二晶體管2的第二漏電極227以溝道電流的形式注入所述第一晶體管1的多晶硅柵層132內并儲存，位線信號151不需要很正，便可形成較大的溝道電流， 即保證了單元的高速操作性，又不會帶來可靠性問題；保持“1”步驟S12 使字線信號152為負，使位線信號151為零并使感知線信號 153為零，此時，電荷從所述第一晶體管的多晶硅柵層132轉入所述第二晶體管2的第二 P 型體區(qū)222上表面，并以積累電荷的形式儲存，由于面臨的源漏結面積小，故而電荷不易丟失，即大大延長信號保持時間；讀“1”步驟S13 使字線信號152為正，使位線信號151為零并使感知線信號153 為正，此時，電荷從所述第二晶體管2的P型體區(qū)222上表面轉入所述第一晶體管1的第一多晶硅柵層132，造成所述第一晶體管1溝道反型，形成溝道電流；寫“0”步驟S14 使字線信號152為正，使位線信號151為負并使感知線信號153 為零；電荷從所述第一晶體管1的多晶硅柵層132，以所述第二晶體管2溝道電流的形式， 通過所述第二晶體管2的第二漏電極227釋放，位線信號151不需要很負，便可形成較大的溝道電流，即保證了單元的高速操作性，又不會帶來可靠性問題；保持“0”步驟S15 使字線信號152為負，使位線信號151為零并使感知線信號153為零，此時，無電荷移動；由于所述第二晶體管2的第二 N型漏區(qū)2 無漏極延伸區(qū)，不會產(chǎn)生柵致漏電流(GIDL)流入所述第二晶體管2的多晶硅柵層232中而破壞“0”狀態(tài)，即大大延長信號保持時間；讀“0”步驟S16 使字線信號152為正，使位線信號151為零并使感知線信號153 為正。此時，無電荷移動，所述第一晶體管1的第一多晶硅柵層132維持零電位，溝道不反型，無法形成溝道電流；綜上所述，本發(fā)明的無電容動態(tài)隨機存儲單元采用兩個金屬-氧化物-半導體場效應管組合，其中一個具有P型摻雜源區(qū)的場效應管作為電荷的提供者和存儲者，另一個場效應管則作為存儲狀態(tài)的感知者。本發(fā)明的存儲單元具有快讀讀寫、長保持時間和高可靠性的特點，制作工藝簡單與常規(guī)SOI CMOS工藝兼容。所以，本發(fā)明有效克服了現(xiàn)有技術中的種種缺點而具高度產(chǎn)業(yè)利用價值。上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發(fā)明的權利要求所涵蓋。
權利要求
1.一種無電容動態(tài)隨機存儲單元的制作方法，其特征在于，所述制作方法至少包括以下步驟步驟一，提供一具有頂層硅、埋氧層和背襯底的SOI襯底，在所述頂硅層上制作第一隔離槽以隔離出第一有源區(qū)，并在所述頂硅層上制作第二隔離槽以隔離出第二有源區(qū)，然后對所述第一、第二有源區(qū)進行第一次P型摻雜形成第一 P型體區(qū)與第二 P型體區(qū)，然后在所述第一 P型體區(qū)上制作第一柵電極，并在所述第二 P型體區(qū)上制作第二柵電極；步驟二，對所述第一柵電極兩側的第一 P型體區(qū)以及第二柵電極一側的第二 P型體區(qū)進行第一次N型摻雜，以在所述第一 P型體區(qū)形成第一源、漏極延伸區(qū)，同時在所述第二 P 型體區(qū)形成第二源極延伸區(qū)；步驟三，在所述第一柵電極周側制作第一隔離側墻，使所述第一隔離側墻覆蓋所述第一源、漏極延伸區(qū)的部分表面，并在所述第二柵電極周側制作第二隔離側墻，使所述第二隔離側墻覆蓋所述第二源極延伸區(qū)的部分表面，然后對所述第一隔離側墻兩側的第一源、漏極延伸區(qū)以及所述第二隔離側墻一側的第二P型體區(qū)進行第二次N型摻雜以在所述第一源、漏極延伸區(qū)下方形成第一 N型源、漏區(qū)，并同時在所述第二 P型體區(qū)形成第二 N型漏區(qū)， 接著對所述第二隔離側墻另一側的第二源極延伸區(qū)進行第二次P型摻雜以在所述第二源極延伸區(qū)下方形成第二 P型源區(qū)；步驟四，在所述第一源、漏極延伸區(qū)、所述第二源極延伸區(qū)與第二 N型漏區(qū)表面制作硅化物層，并使其與所述第一 N型源、漏區(qū)、第二 P型源區(qū)及第二 N型漏區(qū)形成歐姆接觸以形成第一源、漏電極與第二源、漏電極，以制備出第一晶體管與第二晶體管；步驟五，連接所述第二晶體管的第二源極和第一晶體管的第一柵電極，并在所述第二晶體管的第二漏電極制作位線、在所述第二柵電極制作字線，并在所述第一晶體管的第一源電極制作接地線、在所述第一漏電極制作感知線，以完成存儲單元的制作。
2.根據(jù)權利要求1所述的無電容動態(tài)隨機存儲單元的制作方法，其特征在于所述第一源、漏極延伸區(qū)與所述第二源極延伸區(qū)的摻雜濃度為lel9/cm3。
3.根據(jù)權利要求1所述的無電容動態(tài)隨機存儲單元的制作方法，其特征在于所述步驟三中，所述第二次N型摻雜的注入劑量為lel5/cm2。
4.根據(jù)權利要求1所述的無電容動態(tài)隨機存儲單元的制作方法，其特征在于所述步驟三中，所述第二次P型摻雜的注入劑量為lel5/cm2。
5.根據(jù)權利要求1所述的無電容動態(tài)隨機存儲單元的制作方法，其特征在于所述步驟四中，在所述第一源、漏極延伸區(qū)、第二源極延伸區(qū)及第二 N型漏區(qū)表面淀積一金屬層， 然后通過熱處理使該金屬層與所述第一源、漏極延伸區(qū)、第二源極延伸區(qū)及第二 N型漏區(qū)的硅材料反應生成硅化物層。
6.根據(jù)權利要求5所述的無電容動態(tài)隨機存儲單元的制作方法，其特征在于所述熱處理采用爐管退火工藝，退火溫度為700 900°C，退火時間為50 70秒。
7.一種無電容動態(tài)隨機存儲單元，其特征在于，所述存儲單元至少包括第一晶體管，包括第一 SOI襯底與第一柵電極，所述第一 SOI襯底至少具有兩第一隔離槽、位于所述兩第一隔離槽之間的第一 N型源區(qū)、第一 N型漏區(qū)以及位于所述第一 N型源、漏區(qū)之間的第一 P型體區(qū)、位于所述第一 N型源、漏區(qū)上的第一源、漏電極、位于所述第一源、漏電極內側的第一源、漏極延伸區(qū)以及連接于所述第一源電極的接地線與連接于所述第一漏電極的感知線；第二晶體管，包括第二 SOI襯底與第二柵電極，所述第二 SOI襯底至少具有兩第二隔離槽、位于所述兩第二隔離槽之間的第二 P型源區(qū)、第二 N型漏區(qū)以及位于所述第二 P型源區(qū)與第二 N型漏區(qū)之間的P型體區(qū)，位于所述第二 P型源區(qū)與第二 N型漏區(qū)上的第二源、漏電極、位于所述第二源電極內側的第二源極延伸區(qū)以及連接于所述第二漏電極的位線與連接于所述第二柵電極的字線，并且，所述第二源電極與所述第一晶體管的第一柵電極相連接。
8.根據(jù)權利要求7所述的無電容動態(tài)隨機存儲單元，其特征在于所述第一源、漏極延伸區(qū)與所述第二源極延伸區(qū)均為N型摻雜的延伸區(qū)。
9.根據(jù)權利要求8所述的無電容動態(tài)隨機存儲單元，其特征在于所述N型摻雜的延伸區(qū)的摻雜濃度為lel9/cm3。
10.根據(jù)權利要求7所述的無電容動態(tài)隨機存儲單元，其特征在于所述第一源、漏電極與第二源、漏電極為硅化物電極。
11.根據(jù)權利要求10所述的無電容動態(tài)隨機存儲單元，其特征在于所述硅化物電極為硅化鈷電極或硅化鈦電極。
12.根據(jù)權利要求7所述的無電容動態(tài)隨機存儲單元，其特征在于所述柵電極包括柵氧層、多晶硅柵層。
13.根據(jù)權利要求7所述的無電容動態(tài)隨機存儲單元，其特征在于所述第一、第二晶體管還包括分別位于所述第一、第二柵電極周側的第一、第二隔離側墻。
14.根據(jù)權利要求7 13任意一項所述的無電容動態(tài)隨機存儲單元的存儲方法，其特征在于，所述存儲方法至少包括寫“ 1”步驟使字線信號為正，使所述第一晶體管的溝道反型，使位線信號為正并使感知線信號為零；保持“ 1”步驟使字線信號為負，使所述第一晶體管的溝道積累，使位線信號為零并使感知線信號為零；讀“ 1，，步驟使字線信號為正，使所述第一晶體管的溝道反型，使位線信號為零并使感知線信號為正；寫“0”步驟使字線信號為正，使所述第一晶體管的溝道反型，使位線信號為負并使感知線信號為零；保持“0”步驟使字線信號為負，使所述第一晶體管的溝道積累，使位線信號為零并使感知線信號為零；讀“0”步驟使字線信號為正，使所述第一晶體管的溝道反型，使位線信號為零并使感知線信號為正。
全文摘要
本發(fā)明提供一種無電容動態(tài)隨機存儲單元及其制作方法與存儲方法，所述存儲單元采用兩個金屬-氧化物-半導體場效應管組合，其中一個具有P型摻雜源區(qū)的場效應管作為電荷的提供者和存儲者，另一個場效應管則作為存儲狀態(tài)的感知者。本發(fā)明的存儲單元具有快讀讀寫、長保持時間和高可靠性的特點，制作工藝簡單與常規(guī)SOICMOS工藝兼容。
文檔編號H01L27/12GK102427067SQ201110296940
公開日2012年4月25日 申請日期2011年9月27日 優(yōu)先權日2011年9月27日
發(fā)明者伍青青, 余濤, 柴展, 王曦, 羅杰馨, 陳靜 申請人:中國科學院上海微系統(tǒng)與信息技術研究所