專利名稱:共享源線的閃存單元及其形成方法
技術(shù)領(lǐng)域:
本發(fā)明涉及半導(dǎo)體器件及其形成方法,特別涉及共享源線的閃存單元及其形成方法。
背景技術(shù):
在目前的半導(dǎo)體產(chǎn)業(yè)中,集成電路產(chǎn)品主要可分為三大類型模擬電路、數(shù)字電路和數(shù)/?;旌想娐罚渲写鎯?chǔ)器件是數(shù)字電路中的一個(gè)重要類型。近年來(lái),在存儲(chǔ)器件中, 閃速存儲(chǔ)器(flash memory,簡(jiǎn)稱閃存單元)的發(fā)展尤為迅速。閃存單元的主要特點(diǎn)是在不加電的情況下能長(zhǎng)期保持存儲(chǔ)的信息;且具有集成度高、存取速度快、易于擦除和重寫等優(yōu)點(diǎn),因而在微機(jī)、自動(dòng)化控制等多項(xiàng)領(lǐng)域得到了廣泛的應(yīng)用。圖1為現(xiàn)有的共享源線的閃存單元的結(jié)構(gòu)示意圖,包括半導(dǎo)體襯底100 ;位于半導(dǎo)體襯底100表面的源線170 ;依次位于源線170兩側(cè)的半導(dǎo)體襯底表面的浮柵氧化層 110、浮柵120、控制柵氧化層130、控制柵多晶硅層140 ;隔離所述源線170與浮柵氧化層 110、浮柵120、控制柵氧化層130、控制柵多晶硅層140的隔離介質(zhì)層180 ;位于浮柵氧化層 110、浮柵120與源線170背離的側(cè)壁,以及與所述側(cè)壁近鄰的半導(dǎo)體襯底100表面的隧穿氧化層160 ;位于所述隧穿氧化層160表面的字線150 ;位于所述字線150背離源線170 — 側(cè)的半導(dǎo)體襯底100內(nèi)的漏極101 ;位于與源線170正對(duì)的半導(dǎo)體襯底內(nèi)的源極102。在公開(kāi)號(hào)為CN 101866684A的中國(guó)專利申請(qǐng)中對(duì)共享源線的閃存單元的工作原理有更多的描述。但是在實(shí)際中發(fā)現(xiàn),當(dāng)器件尺寸逐漸縮小,上述結(jié)構(gòu)的共享源線的閃存單元的性能不夠好,編程效率需要一定程度的提高。
發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種共享源線的閃存單元及其形成方法,以解決在器件尺寸縮小時(shí),現(xiàn)有結(jié)構(gòu)的共享源線的閃存單元編程效率比較低的問(wèn)題。為解決上述問(wèn)題,本發(fā)明提供一種共享源線的閃存單元,包括半導(dǎo)體襯底;位于半導(dǎo)體襯底表面的源線;依次位于所述源線兩側(cè)半導(dǎo)體襯底表面的浮柵介質(zhì)層、浮柵、控制柵介質(zhì)層和控制柵;位于所述源線與浮柵、控制柵之間的側(cè)墻介質(zhì)層;位于浮柵、控制柵遠(yuǎn)離源線的側(cè)壁,以及與所述側(cè)壁近鄰的半導(dǎo)體襯底表面的隧穿氧化層;位于所述隧穿氧化層表面的字線;位于所述字線遠(yuǎn)離源線一側(cè)的半導(dǎo)體襯底內(nèi)的漏極;位于與源線正對(duì)的半導(dǎo)體襯底內(nèi)的源極;其中,所述浮柵具有靠近源線的摻雜類型為P型的P型摻雜端,其余部分的摻雜類型為η型。可選地,所述ρ型摻雜端的長(zhǎng)度小于或者等于源極擴(kuò)散到浮柵底部的長(zhǎng)度??蛇x地,所述源極、漏極的摻雜類型為η型??蛇x地,所述ρ型摻雜端的摻雜濃度為1 X l(f7Cm3。可選地,所述ρ型摻雜端的摻雜的摻雜離子為硼離子。
可選地,所述P型摻雜端的長(zhǎng)度是100-300埃??蛇x地,所述浮柵的長(zhǎng)度是0. 1-0. 2微米。相應(yīng)地,一種共享源線的閃存單元的形成方法,包括提供半導(dǎo)體襯底;在所述半導(dǎo)體襯底表面依次形成第一介質(zhì)層、第一多晶硅層、第二介質(zhì)層、第二多晶硅層,其中,所述第一多晶硅層的摻雜類型為η型;依次刻蝕所述第二多晶硅層、第二介質(zhì)層,形成暴露所述第一多晶硅層的凹槽;沿所述凹槽向第一多晶硅層注入ρ型離子,并進(jìn)行退火,使所注入的P型離子向兩側(cè)擴(kuò)散;退火后,沿所述凹槽依次刻蝕所述第一多晶硅層和第一介質(zhì)層,直至暴露所述半導(dǎo)體襯底,并在所暴露的半導(dǎo)體襯底內(nèi)形成源極;形成源極后,先在所述凹槽側(cè)壁形成側(cè)墻介質(zhì)層,再形成填充滿所述凹槽的源線.
一入 ,依次刻蝕所述第二多晶硅層、第二介質(zhì)層、第一多晶硅層、第一介質(zhì)層,直至暴露所述半導(dǎo)體襯底,形成依次位于半導(dǎo)體襯底表面的浮柵介質(zhì)層、浮柵、控制柵介質(zhì)層和控制柵;形成隧穿氧化層和字線。可選地,所述ρ型離子為硼離子??蛇x地,所述ρ型離子的注入能量為2-lOkeV,注入劑量為1-5 X 1016/cm2??蛇x地,所述退火處理的溫度是900-1200攝氏度??蛇x地,所述退火處理在氨氣環(huán)境下進(jìn)行??蛇x地,形成所述凹槽的步驟包括在所述第二多晶硅層表面形成第二硬掩膜層, 所述第二硬掩膜層具有暴露所述第二多晶硅層的第一開(kāi)口 ;形成覆蓋所述第一開(kāi)口的側(cè)壁和底部的隔離介質(zhì)層,并刻蝕所述隔離介質(zhì)層,直至暴露所述第二多晶硅層,形成第二開(kāi)口 ;沿所述第二開(kāi)口依次刻蝕所述第二多晶硅層和第二介質(zhì)層,形成所述凹槽。本發(fā)明的實(shí)施例的優(yōu)點(diǎn)包括所提供的共享源線的閃存單元的浮柵包括靠近源線的ρ型摻雜端,而所述浮柵的其他部分的摻雜類型為η型,在編程階段,在源線施加正壓,源線經(jīng)由側(cè)墻介質(zhì)層電容和半導(dǎo)體襯底源極與浮柵的重疊區(qū)電容將所述正壓耦合到浮柵,對(duì)溝道區(qū)的熱電子產(chǎn)生垂直電壓,在所述垂直電壓的作用下,熱電子從漏區(qū)向源區(qū)遷移,并在遷移過(guò)程中注入到浮柵,由于浮柵的P型摻雜端和η型摻雜部分之間形成有較高的勢(shì)壘,所以所注入的熱電子會(huì)存儲(chǔ)在η型摻雜部分,因?yàn)闊犭娮哟鎯?chǔ)在η型摻雜部分,所以η型摻雜部分和ρ型摻雜端勢(shì)壘差使得P型摻雜端的電勢(shì)不會(huì)有明顯的降低,因此利用本發(fā)明實(shí)施例降低了編程過(guò)程中源線與浮柵之間的電勢(shì)差,所以就提高了源線與浮柵之間的側(cè)墻介質(zhì)層在高電場(chǎng)下的應(yīng)力可靠性,有利于減小側(cè)墻介質(zhì)層的厚度,并因此有利于提高源線對(duì)浮柵的耦合系數(shù),從而有利于源線將電壓耦合到浮柵,進(jìn)一步有利于提高編程效率;進(jìn)一步,由于注入熱電子分布在有效溝道(有效溝道指浮柵的有效溝道)的正上方,所以能夠更好地關(guān)斷浮柵溝道,因?yàn)榫哂懈玫木幊绦阅?;進(jìn)一步,在本發(fā)明的實(shí)施例中,因?yàn)楦诺腜型摻雜端和η型摻雜部分之間形成有較高的勢(shì)壘,所以在擦除后由于電子隧穿到半導(dǎo)體襯底所產(chǎn)生的浮柵凈電位的分布長(zhǎng)度縮短為η型摻雜區(qū)域的長(zhǎng)度,因此,器件有效溝道上方的浮柵電位被整體抬高,從而可以獲取更大的讀取電流,有利于提高器件的擦除性能。
圖1為現(xiàn)有的共享源線的閃存單元的結(jié)構(gòu)示意圖;圖2是本發(fā)明實(shí)施例所提供的共享源線的閃存單元的結(jié)構(gòu)示意圖;圖3是本發(fā)明實(shí)施例所提供的共享源線的閃存單元的能帶結(jié)構(gòu)示意圖;圖4是本發(fā)明的實(shí)施例所提供的共享源線的閃存單元的形成方法的流程示意圖;圖5是形成有隔離結(jié)構(gòu)和第一硬掩膜層的半導(dǎo)體襯底俯視圖;圖6和圖7是本發(fā)明的實(shí)施例所提供的共享源線的閃存單元的形成過(guò)程沿圖5的 XX方向的剖面結(jié)構(gòu)示意圖;圖8至圖14是本發(fā)明的實(shí)施例所提供的共享源線的閃存單元的形成過(guò)程沿圖5 的YY方向的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式由背景技術(shù)可知,在器件縮小時(shí)現(xiàn)有的共享源線的閃存單元的性能不夠好,編程效率比較低。請(qǐng)參考圖1,現(xiàn)有的共享源線的閃存單元編程時(shí),施加在源線170的電壓通過(guò)側(cè)墻介質(zhì)層180耦合到浮柵120,在耦合電壓的作用下,熱電子從漏極101向源極102遷移,并在遷移的過(guò)程中被注入到浮柵120。為了保證浮柵120的數(shù)據(jù)保持能力,側(cè)墻介質(zhì)層180必須無(wú)任何缺陷,受沉積工藝的限制,如果側(cè)墻介質(zhì)層180的厚度過(guò)小,容易出現(xiàn)一些缺陷, 比如薄膜中形成空洞等缺陷。所以實(shí)際產(chǎn)品中側(cè)墻介質(zhì)層180的厚度比較大(一般不小于 90埃),這樣就不利于提高源線對(duì)浮柵120的耦合系數(shù),所以不利于提高編程效率;另外一方面,注入到浮柵120的熱電子會(huì)對(duì)側(cè)墻介質(zhì)層180產(chǎn)生應(yīng)力影響,降低側(cè)墻介質(zhì)層180的應(yīng)力可靠性,這也不利于提高編程效率。發(fā)明人經(jīng)過(guò)進(jìn)一步研究在本發(fā)明中提供一種共享源線的閃存單元及其形成方法。 以提高共享源線的閃存單元的存儲(chǔ)性能。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂,下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明,但是本發(fā)明還可以采用其他不同于在此描述的其它方式來(lái)實(shí)施,因此本發(fā)明不受下面公開(kāi)的具體實(shí)施例的限制。圖2是本發(fā)明的實(shí)施例所提供的一種共享源線的閃存單元的結(jié)構(gòu)示意圖,包括: 半導(dǎo)體襯底200 ;位于半導(dǎo)體襯底表面的源線270 ;依次位于所述源線270兩側(cè)半導(dǎo)體襯底 200表面的浮柵介質(zhì)層210、浮柵、控制柵介質(zhì)層230和控制柵MO ;位于所述源線270與浮柵、控制柵240之間,且電隔離所述源線270與浮柵、控制柵240的側(cè)墻介質(zhì)層觀0 ;位于浮柵遠(yuǎn)離源線270的側(cè)壁(圖中沒(méi)有吧),以及與所述側(cè)壁近鄰的半導(dǎo)體襯底200表面的隧穿氧化層260 ;位于所述隧穿氧化層260表面的字線250 ;位于所述字線250遠(yuǎn)離源線270 —側(cè)的半導(dǎo)體襯底200內(nèi)的漏極201 ;位于與源線270正對(duì)的半導(dǎo)體襯底200內(nèi)的源極202 ; 其中,所述浮柵具有靠近源線270的摻雜類型為ρ型的ρ型摻雜端220a,其余部分220b的摻雜類型為η型。進(jìn)一步,本實(shí)施例中,所述共享源線的閃存單元還包括位于控制柵240表面,源線 270和隧穿氧化層260之間的隔離介質(zhì)層四0。本實(shí)施例中,所述浮柵的材料是多晶硅,所述浮柵靠近源極202的ρ型摻雜端220a 的材料為P型摻雜多晶硅;η型摻雜部分220b的材料為η型摻雜多晶硅。所述ρ型摻雜端220a的長(zhǎng)度、η型摻雜部分220b的長(zhǎng)度及摻雜濃度可以根據(jù)工
藝需要確定。本實(shí)施例中,所述浮柵的長(zhǎng)度是0. 1-0. 2微米,所述ρ型摻雜端220a的長(zhǎng)度d是 100-300埃,所述ρ型摻雜端220a的長(zhǎng)度d小于或者等于源極擴(kuò)散到浮柵底部的長(zhǎng)度h,所述P型摻雜端220a的摻雜濃度是1 X 102°/cm3。所述ρ型摻雜端220a的長(zhǎng)度d過(guò)小,可能不能在編程過(guò)程中有效降低源線270與浮柵之間的電勢(shì)差,從而不能有效減小側(cè)墻介質(zhì)層觀0的厚度,進(jìn)而不能有效提高耦合系數(shù),并因此不能有效提高編程效率;所述P型摻雜端220a的長(zhǎng)度d過(guò)大,可能會(huì)因?yàn)楦诺挠行Т鎯?chǔ)長(zhǎng)度過(guò)小,而影響閃存單元的存儲(chǔ)性能。為實(shí)現(xiàn)閃存單元的比較好的存儲(chǔ)性能,所述P型摻雜端220a的長(zhǎng)度d小于或者等于源極202擴(kuò)散到浮柵底部的長(zhǎng)度h。所述ρ型摻雜端220a的摻雜濃度過(guò)低,可能會(huì)因?yàn)棣研蛽诫s端220a的勢(shì)壘不夠高,因而在η型摻雜部分220b儲(chǔ)存的熱電子數(shù)量就很有限,影響了 η型浮柵存儲(chǔ)容量;所述 P型摻雜端220a的摻雜濃度過(guò)高,所摻入的雜質(zhì)原子會(huì)擴(kuò)散,并影響浮柵的可靠性,如浮柵內(nèi)產(chǎn)生多晶硅空洞等。圖3為本實(shí)施例提供的閃存單元的能帶結(jié)構(gòu)示意圖。因?yàn)棣研桶雽?dǎo)體材料的費(fèi)米能級(jí)低,η型半導(dǎo)體材料的費(fèi)米能級(jí)高,按照費(fèi)米能級(jí)的定義,電子從費(fèi)米能級(jí)高的部分流向費(fèi)米能級(jí)低的部分,空穴從費(fèi)米能級(jí)低的部分流向費(fèi)米能級(jí)高的部分,直至η型半導(dǎo)體材料與P型半導(dǎo)體材料的費(fèi)米能級(jí)相等。所以在本實(shí)施例中,電子從費(fèi)米能級(jí)高的η型摻雜部分220b(如圖2所示的)流向費(fèi)米能級(jí)低的ρ型摻雜端220a(如圖2所示的),空穴從費(fèi)米能級(jí)低的ρ型摻雜端220a流向費(fèi)米能級(jí)高的η 型摻雜部分220b,直至η型摻雜部分220b與ρ型摻雜端220a的費(fèi)米能級(jí)相等,形成圖3所示的能帶結(jié)構(gòu)。如圖3所示,ρ型摻雜端220a的導(dǎo)帶的能級(jí)Eca高于η型摻雜部分220b的導(dǎo)帶的能級(jí)Ecb ;ρ型摻雜端220a的價(jià)帶的能級(jí)Eva高于η型摻雜部分220b的價(jià)帶的能級(jí) Evb。所以在ρ型摻雜端220a和η型摻雜部分220b之間形成較高的勢(shì)壘,注入到浮柵中的熱電子存儲(chǔ)在η型摻雜部分220b。因?yàn)闊犭娮哟鎯?chǔ)在η型摻雜部分,所以ρ型摻雜端的電勢(shì)不會(huì)降低,因此利用本發(fā)明實(shí)施例降低了編程過(guò)程中源線與浮柵之間的電勢(shì)差,所以就提高了源線與浮柵之間的側(cè)墻介質(zhì)層在高電場(chǎng)下的應(yīng)力可靠性,有利于減小側(cè)墻介質(zhì)層的厚度,并因此有利于提高源線對(duì)浮柵的耦合系數(shù),從而有利于源線將電壓耦合到浮柵,進(jìn)而有利于提高編程效率;進(jìn)一步,由于熱電子分布在有效溝道的正上方,所以能夠更好地關(guān)斷浮柵溝道,因?yàn)榫哂懈玫木幊绦阅?;進(jìn)一步,在本發(fā)明的實(shí)施例中,因?yàn)楦诺腜型摻雜端和η型摻雜部分之間形成有較高的勢(shì)壘,所以在擦除后由于電子隧穿到半導(dǎo)體襯底所產(chǎn)生的浮柵凈電位的分布長(zhǎng)度縮短為η型摻雜區(qū)域的長(zhǎng)度,因此,器件有效溝道上方的浮柵電位被整體抬高,從而可以獲取更大的讀取電流,有利于提高器件的擦除性能。本實(shí)施例中,所述源極、漏極的摻雜類型為η型。所述P型摻雜端的摻雜離子為硼離子。相應(yīng)地,本發(fā)明還提供一種共享源線的閃存單元的形成方法,圖4為本發(fā)明所提供的共享源線的閃存單元的形成方法的流程示意圖,包括步驟S101,提供半導(dǎo)體襯底;步驟S102,在所述半導(dǎo)體襯底表面依次形成第一介質(zhì)層、第一多晶硅層、第二介質(zhì)層、第二多晶硅層,其中,所述第一多晶硅層的摻雜類型為η型;步驟S103,依次刻蝕所述第二多晶硅層、第二介質(zhì)層,形成暴露所述第一多晶硅層的凹槽;步驟S104,沿所述凹槽向第一多晶硅層注入ρ型離子,并進(jìn)行退火,使所注入的P 型離子向兩側(cè)擴(kuò)散;步驟S105,退火后,沿所述凹槽依次刻蝕所述第一多晶硅層和第一介質(zhì)層,直至暴露所述半導(dǎo)體襯底,并在所暴露的半導(dǎo)體襯底內(nèi)形成源極;步驟S106,形成源極后,先在所述凹槽側(cè)壁形成側(cè)墻介質(zhì)層,再形成填充滿所述凹槽的源線;步驟S107,依次刻蝕所述第二多晶硅層、第二介質(zhì)層、第一多晶硅層、第一介質(zhì)層, 直至暴露所述半導(dǎo)體襯底,形成依次位于半導(dǎo)體襯底表面的浮柵介質(zhì)層、浮柵、控制柵介質(zhì)層和控制柵;步驟S108,形成隧穿氧化層、字線和漏極。圖5是形成有隔離結(jié)構(gòu)10和第一硬掩膜層330的半導(dǎo)體襯底俯視圖;圖6和圖7 是本發(fā)明的實(shí)施例所提供的共享源線的閃存單元的形成過(guò)程沿圖5的XX切割線方向的剖面結(jié)構(gòu)示意圖;圖8至圖14是本發(fā)明的實(shí)施例所提供的共享源線的閃存單元的形成過(guò)程沿圖5的YY切割線方向的剖面結(jié)構(gòu)示意圖。請(qǐng)一并參考圖5和圖6,提供半導(dǎo)體襯底300,所述半導(dǎo)體襯底300表面形成有第一介質(zhì)層310以及位于第一介質(zhì)層310表面的第一多晶硅層320,并在所述第一多晶硅層 320表面形成第一硬掩膜層330,以所述第一硬掩膜層330為掩膜依次刻蝕所述第一多晶硅層320、第一介質(zhì)層310、半導(dǎo)體襯底300,形成淺溝槽,并形成填充滿所述淺溝槽的隔離結(jié)構(gòu)10,需要說(shuō)明的是,由于圖5是俯視圖且所述第一硬掩膜層330覆蓋第一多晶硅層320, 在圖5中只能示出位于最表面的第一硬掩膜層330和隔離結(jié)構(gòu)10。所述半導(dǎo)體襯底300用作后續(xù)形成閃存單元的平臺(tái)。本實(shí)施例中,所述半導(dǎo)體襯底300是硅襯底或者SOI襯底,所述半導(dǎo)體襯底300內(nèi)還形成有ρ型摻雜阱。本實(shí)施例中,所述第一介質(zhì)層310的材料是二氧化硅,第一多晶硅層320的材料是 η型摻雜的多晶硅,第一介質(zhì)層310和第一多晶硅層320的厚度可以根據(jù)工藝需要進(jìn)行調(diào)節(jié)。在本實(shí)施例中,所述隔離結(jié)構(gòu)10為至少兩個(gè),請(qǐng)依舊參考圖5和圖6,且至少兩個(gè)的隔離結(jié)構(gòu)10沿XX切割線分立排布,在后續(xù)的形成過(guò)程中,將形成沿YY切割線分布的共享源線的閃存單元,在這里特意說(shuō)明。需要指出的是,在其他實(shí)施例中,本領(lǐng)域的技術(shù)人員可以根據(jù)實(shí)際生產(chǎn)的共享源線的閃存單元選擇所述隔離結(jié)構(gòu)10和共享源線的閃存單元的排列方式,在此特意說(shuō)明,不應(yīng)過(guò)分限制本發(fā)明的保護(hù)范圍。共享源線的閃存單元沿YY切割線分布指的是共享源線的閃存單元的漏極的連線平行于YY切割線。參考圖7,去除所述第一硬掩膜層330,并在所述第一多晶硅層320和隔離結(jié)構(gòu)10 表面形成第二介質(zhì)層340,在所述第二介質(zhì)層340表面形成第二多晶硅層350,在所述第二多晶硅層350表面形成第二硬掩膜層360。所述第二介質(zhì)層340的材料是二氧化硅,或者是ONO結(jié)構(gòu)。因?yàn)樗纬傻墓蚕碓淳€的閃存單元沿YY切割線的方向排布,所以為了更清晰地顯示共享源線的閃存單元的源極、漏極、源線等各部分的位置關(guān)系,在圖8至圖14中顯示的是共享源線的閃存單元沿YY切割線的方向的剖面結(jié)構(gòu)示意圖。如圖8所示,所述第二硬掩膜層360在y方向具有第一開(kāi)口 20,所述第一開(kāi)口 20 位于相鄰的隔離結(jié)構(gòu)10之間,所述第一開(kāi)口 20的位置對(duì)應(yīng)于后續(xù)形成的共享源線的閃存單元的源線的位置。參考圖9,先在所述第一開(kāi)口 20(圖8所示)的側(cè)壁形成隔離介質(zhì)層380,再沿所述第一開(kāi)口 20依次刻蝕所述第二多晶硅層350、第二介質(zhì)層340,形成暴露所述第一多晶硅層320的凹槽30。具體地,在本步驟中,采用HBr為刻蝕氣體沿所述第一開(kāi)口 20刻蝕所述第二多晶硅層350。因?yàn)樗龅诙嗑Ч鑼?50與所述第一多晶硅層320的材料相同,所以為了不對(duì)所述第一多晶硅層320造成損傷,本步刻蝕停止在第二介質(zhì)層340表面;然后采用濕法刻蝕工藝刻蝕所暴露的第二介質(zhì)層;340。參考圖10,沿所述凹槽30向第一多晶硅層320注入ρ型離子,使第一多晶硅層320 對(duì)應(yīng)的部分由η型反轉(zhuǎn)為ρ型,并進(jìn)行退火,使所注入的ρ型離子沿第一多晶硅層320在YY 切割線的方向擴(kuò)散一定的長(zhǎng)度,使相應(yīng)長(zhǎng)度的第一多晶硅層320反轉(zhuǎn)為ρ型。本實(shí)施例中,所注入的ρ型離子為硼離子,所述P型離子的注入能量為2-lOkeV,注入劑量為l-5X1016/cm2。在其他實(shí)施例中,所注入的ρ型離子還可以是其他ρ型離子,并且可以根據(jù)工藝需要調(diào)節(jié)P型離子的注入劑量和注入能量。所注入的P型離子被注入到第一多晶硅層320暴露的部分。在注入ρ型離子之后,對(duì)所述第一多晶硅層320進(jìn)行退火處理,本實(shí)施例中,所述退火處理在NH3環(huán)境中進(jìn)行,退火處理的溫度是900-1200攝氏度。退火處理在NH3環(huán)境中進(jìn)行的好處是可以使摻雜的離子得到充分的激活。在上述退火處理中,注入到所述第一多晶硅層320中的ρ型離子沿所述第一多晶硅層320向兩側(cè)擴(kuò)散,并且可以通過(guò)控制退火溫度和退火時(shí)間控制所擴(kuò)散的長(zhǎng)度。在本實(shí)施例中,ρ型離子在第一多晶硅層320內(nèi)沿兩側(cè)擴(kuò)散的長(zhǎng)度分別為100-300埃,并使第一多晶硅層320對(duì)應(yīng)的部分反轉(zhuǎn)為ρ型。參考圖11,退火后,沿所述凹槽30依次刻蝕所述第一多晶硅層320和第一介質(zhì)層 310,直至暴露所述半導(dǎo)體襯底300,并向所暴露的半導(dǎo)體襯底300內(nèi)摻入η型離子,并進(jìn)行退火以激活所摻入的η型離子形成源極302。本實(shí)施例中,采用HBr氣體刻蝕所述第一多晶硅層320,采用含氟氣體刻蝕所述第一介質(zhì)層310,或者采用濕法刻蝕工藝刻蝕第一介質(zhì)層310,直至暴露所述半導(dǎo)體襯底300,形成P型摻雜端320a ;然后向所述半導(dǎo)體襯底300摻入η型離子,并退火激活所摻入的η型離子,因?yàn)樵谕嘶鸬倪^(guò)程中,所摻入的η型離子會(huì)在所述半導(dǎo)體襯底300內(nèi)擴(kuò)散,所形成的源極302在YY切割線的方向的長(zhǎng)度會(huì)大于凹槽30在YY切割線的方向的長(zhǎng)度。參考圖12,形成源極302后,先在所述凹槽側(cè)壁形成側(cè)墻介質(zhì)層390,再形成填充滿所述凹槽的源線400。形成所述側(cè)墻介質(zhì)層390的步驟包括在所述凹槽的側(cè)壁和底部形成介質(zhì)層;刻蝕所述介質(zhì)層,去除所述介質(zhì)層位于凹槽底部的部分,形成覆蓋所述凹槽側(cè)壁的側(cè)墻介質(zhì)層 390。形成所述側(cè)墻介質(zhì)層390后,采用化學(xué)氣相沉積工藝形成填充滿所述凹槽的多晶硅層,然后對(duì)所述多晶硅層進(jìn)行平坦化處理,直至暴露所述第二硬掩膜層360,形成源線 400。參考圖12和圖13,依次刻蝕位于所述源線400兩側(cè)的所述第二多晶硅層350、第二介質(zhì)層340、第一多晶硅層320、第一介質(zhì)層310遠(yuǎn)離源線400的部分,直至暴露所述半導(dǎo)體襯底300,依次形成位于半導(dǎo)體襯底表面300,且位于源線400兩側(cè)的浮柵介質(zhì)層310a、浮柵、控制柵介質(zhì)層340a和控制柵350a。具體地,在本實(shí)施例中,先去除所述第二硬掩膜層360 ;然后以HBr為刻蝕氣體刻蝕第二多晶硅層350 ;以含氟氣體,比如CF4為刻蝕氣體刻蝕第二介質(zhì)層340 ;接著以HBr為刻蝕氣體刻蝕第一多晶硅層320 ;再以CF4為刻蝕氣體刻蝕第一介質(zhì)層310,直至暴露半導(dǎo)體襯底300,形成依次位于源線400兩側(cè)半導(dǎo)體襯底300表面的浮柵介質(zhì)層310a、浮柵、控制柵介質(zhì)層340a和控制柵350a。其中所述浮柵包括靠近源線400的ρ型摻雜端320a和遠(yuǎn)離源線400的η型摻雜部分320b。參考圖14,在所述浮柵介質(zhì)層310a、浮柵、控制柵介質(zhì)層340a和控制柵350a遠(yuǎn)離源線400的側(cè)壁,以及所述側(cè)壁近鄰的半導(dǎo)體襯底300表面形成隧穿氧化層410,在所述隧穿氧化層表面形成字線420 ;并形成覆蓋所述字線420側(cè)壁的側(cè)墻430,然后以所述側(cè)墻 430為掩膜,在側(cè)墻430側(cè)面的半導(dǎo)體襯底300中形成漏極301。如圖14所示,通過(guò)本實(shí)施例形成位于所述源線400兩側(cè)的兩個(gè)存儲(chǔ)單元,且所述兩個(gè)存儲(chǔ)單元共享源線400和源極302。通過(guò)本發(fā)明的實(shí)施例所提供的共享源線的閃存單元的形成方法工藝簡(jiǎn)單、效率高,所形成的共享源線的閃存單元的編程效率高,擦除性能好。綜上,本發(fā)明的實(shí)施例的優(yōu)點(diǎn)包括所提供的共享源線的閃存單元的浮柵包括靠近源線的ρ型摻雜端,而所述浮柵的其他部分的摻雜類型為η型,在編程階段,在源線施加正壓,源線經(jīng)由側(cè)墻介質(zhì)層電容和半導(dǎo)體襯底源極與浮柵的重疊區(qū)電容將所述正壓耦合到浮柵,對(duì)溝道區(qū)的熱電子產(chǎn)生垂直電壓,在所述垂直電壓的作用下,熱電子從漏區(qū)向源區(qū)遷移,并在遷移過(guò)程中注入到浮柵,由于浮柵的P型摻雜端和η型摻雜部分之間形成有較高的勢(shì)壘,所以所注入的熱電子會(huì)存儲(chǔ)在η型摻雜部分,因?yàn)闊犭娮哟鎯?chǔ)在η型摻雜部分,所以η型摻雜部分和ρ型摻雜端勢(shì)壘差使得P型摻雜端的電勢(shì)不會(huì)有明顯的降低,因此利用本發(fā)明實(shí)施例降低了編程過(guò)程中源線與浮柵之間的電勢(shì)差,所以就提高了源線與浮柵之間的側(cè)墻介質(zhì)層在高電場(chǎng)下的應(yīng)力可靠性,有利于減小側(cè)墻介質(zhì)層的厚度,并因此有利于提高源線對(duì)浮柵的耦合系數(shù),從而有利于源線將電壓耦合到浮柵,進(jìn)一步有利于提高編程效率;進(jìn)一步,由于注入熱電子分布在有效溝道(有效溝道指浮柵的有效溝道)的正上方,所以能夠更好地關(guān)斷浮柵溝道,因?yàn)榫哂懈玫木幊绦阅?;進(jìn)一步,在本發(fā)明的實(shí)施例中,因?yàn)楦诺摩研蛽诫s端和η型摻雜部分之間形成有較高的勢(shì)壘,所以在擦除后由于電子隧穿到半導(dǎo)體襯底所產(chǎn)生的浮柵凈電位的分布長(zhǎng)度縮短為η型摻雜區(qū)域的長(zhǎng)度,因此,器件有效溝道上方的浮柵電位被整體抬高,從而可以獲取更大的讀取電流,有利于提高器件的擦除性能。本發(fā)明雖然已以較佳實(shí)施例公開(kāi)如上,但其并不是用來(lái)限定本發(fā)明,任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi),都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改,因此,凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容,依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾,均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種共享源線的閃存單元,包括半導(dǎo)體襯底;位于半導(dǎo)體襯底表面的源線;依次位于所述源線兩側(cè)半導(dǎo)體襯底表面的浮柵介質(zhì)層、浮柵、控制柵介質(zhì)層和控制柵;位于所述源線與浮柵、控制柵之間的側(cè)墻介質(zhì)層;位于浮柵、控制柵遠(yuǎn)離源線的側(cè)壁,以及與所述側(cè)壁近鄰的半導(dǎo)體襯底表面的隧穿氧化層;位于所述隧穿氧化層表面的字線;位于所述字線遠(yuǎn)離源線一側(cè)的半導(dǎo)體襯底內(nèi)的漏極;位于與源線正對(duì)的半導(dǎo)體襯底內(nèi)的源極;其特征在于,所述浮柵具有靠近源線的摻雜類型為P型的P型摻雜端,其余部分的摻雜類型為η型。
2.依據(jù)權(quán)利要求1所述的共享源線的閃存單元,其特征在于所述源極、漏極的摻雜類型為η型。
3.依據(jù)權(quán)利要求1所述的共享源線的閃存單元,其特征在于所述P型摻雜端的摻雜濃度為 IXlO2Vcm30
4.依據(jù)權(quán)利要求1所述的共享源線的閃存單元,其特征在于所述P型摻雜端的摻雜離子為硼離子。
5.依據(jù)權(quán)利要求1所述的共享源線的閃存單元,其特征在于,所述ρ型摻雜端的長(zhǎng)度是 100-300 埃。
6.依據(jù)權(quán)利要求1所述的共享源線的閃存單元,其特征在于,所述浮柵的長(zhǎng)度是 0. 1-0. 2 微米。
7.依據(jù)權(quán)利要求1所述的共享源線的閃存單元,其特征在于,所述ρ型摻雜端的長(zhǎng)度小于或者等于源極擴(kuò)散到浮柵底部的長(zhǎng)度。
8.一種共享源線的閃存單元的形成方法,其特征在于,包括提供半導(dǎo)體襯底;在所述半導(dǎo)體襯底表面依次形成第一介質(zhì)層、第一多晶硅層、第二介質(zhì)層、第二多晶硅層,其中,所述第一多晶硅層的摻雜類型為η型;依次刻蝕所述第二多晶硅層、第二介質(zhì)層,形成暴露所述第一多晶硅層的凹槽;沿所述凹槽向第一多晶硅層注入P型離子,并進(jìn)行退火,使所注入的P型離子向兩側(cè)擴(kuò)散;退火后,沿所述凹槽依次刻蝕所述第一多晶硅層和第一介質(zhì)層,直至暴露所述半導(dǎo)體襯底,并在所暴露的半導(dǎo)體襯底內(nèi)形成源極;形成源極后,先在所述凹槽側(cè)壁形成側(cè)墻介質(zhì)層,再形成填充滿所述凹槽的源線;依次刻蝕所述第二多晶硅層、第二介質(zhì)層、第一多晶硅層、第一介質(zhì)層,直至暴露所述半導(dǎo)體襯底,形成依次位于半導(dǎo)體襯底表面的浮柵介質(zhì)層、浮柵、控制柵介質(zhì)層和控制柵;形成隧穿氧化層、字線以及漏極。
9.依據(jù)權(quán)利要求8所述的共享源線的閃存單元的形成方法,其特征在于,所述ρ型離子為硼離子。
10.依據(jù)權(quán)利要求8所述的共享源線的閃存單元的形成方法,其特征在于,所述ρ型離子的注入能量為2-lOkeV,注入劑量為l-5X1016/cm2。
11.依據(jù)權(quán)利要求8所述的共享源線的閃存單元的形成方法,其特征在于,所述退火處理的溫度是900-1200攝氏度。
12.依據(jù)權(quán)利要求8所述的共享源線的閃存單元的形成方法,其特征在于,所述退火處理在氨氣環(huán)境下進(jìn)行。
13.依據(jù)權(quán)利要求8所述的共享源線的閃存單元的形成方法,其特征在于,形成所述凹槽的步驟包括在所述第二多晶硅層表面形成第二硬掩膜層,所述第二硬掩膜層具有暴露所述第二多晶硅層的第一開(kāi)口 ;形成覆蓋所述第一開(kāi)口的側(cè)壁和底部的隔離介質(zhì)層,并刻蝕所述隔離介質(zhì)層,直至暴露所述第二多晶硅層,形成第二開(kāi)口 ;沿所述第二開(kāi)口依次刻蝕所述第二多晶硅層和第二介質(zhì)層,形成所述凹槽。
全文摘要
本發(fā)明的實(shí)施例提供一種共享源線的閃存單元及其形成方法,所提供的共享源線的閃存單元包括半導(dǎo)體襯底;位于半導(dǎo)體襯底表面的源線;依次位于所述源線兩側(cè)半導(dǎo)體襯底表面的浮柵介質(zhì)層、浮柵、控制柵介質(zhì)層和控制柵;位于所述源線與浮柵、控制柵之間的側(cè)墻介質(zhì)層;位于浮柵、控制柵遠(yuǎn)離源線的側(cè)壁,以及與所述側(cè)壁近鄰的半導(dǎo)體襯底表面的隧穿氧化層;位于所述隧穿氧化層表面的字線;位于所述字線遠(yuǎn)離源線一側(cè)的半導(dǎo)體襯底內(nèi)的漏極;位于與源線正對(duì)的半導(dǎo)體襯底內(nèi)的源極;其中,所述浮柵具有靠近源線的摻雜類型為p型的p型摻雜端,其余部分的摻雜類型為n型。
文檔編號(hào)H01L27/115GK102315252SQ201110298218
公開(kāi)日2012年1月11日 申請(qǐng)日期2011年9月28日 優(yōu)先權(quán)日2011年9月28日
發(fā)明者曹子貴 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司