專利名稱：具有帶凹口的鰭片結(jié)構(gòu)的晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及集成電路器件，更具體地說是涉及用于形成鰭片場效應(yīng)晶體管 (FinFETs)的結(jié)構(gòu)和方法。
背景技術(shù)：
在快速發(fā)展的半導(dǎo)體制造工業(yè)中，可在許多邏輯和其它應(yīng)用中使用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)FinFET器件且可將其整合到各種不同類型的半導(dǎo)體器件中。FinFET器件一般包括其中形成了晶體管的溝道和源極/漏極區(qū)域的具有高縱橫比的半導(dǎo)體鰭片。柵極在一部分半導(dǎo)體鰭片的側(cè)邊上且沿著所述側(cè)邊形成。FinFET中的溝道和源極/漏極區(qū)域的增加了的表面積帶來更快、更可靠和更好控制的半導(dǎo)體晶體管器件。然而，目前的FinFET技術(shù)具有挑戰(zhàn)。例如，溝道通常從塊狀襯底形成且易受晶體管底部的溝道穿通效應(yīng)的影響。溝道穿通效應(yīng)為一種情況其中源極的耗盡層與漏極穿過即使處于平衡的襯底互相連接。在低柵極電壓下，通過來自漏極的電場將穿通電流穿過本征電勢的鞍點注入漏極區(qū)域。這種效應(yīng)加快了 FinFET的損壞。因此，繼續(xù)尋找用于FinFET器件的改進(jìn)過的制造方法和結(jié)構(gòu)。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)中的缺陷，本發(fā)明提供了一種裝置，包括半導(dǎo)體襯底；在所述襯底上的鰭片場效應(yīng)晶體管(FinFET)，所述FinFET具有帶凹口的鰭片；和淺溝槽隔離(STI) 層，覆蓋和填充所述帶凹口的鰭片的凹口部分。根據(jù)本發(fā)明所述的裝置，其中在所述凹口邊緣上的所述鰭片的最窄部分具有沿著所述鰭片的橫向方向的變化寬度。根據(jù)本發(fā)明所述的裝置，其中在所述FinFET的柵極部分下的所述變化寬度最小。根據(jù)本發(fā)明所述的裝置，其中在所述FinFET的柵極部分下的所述鰭片的最窄部分具有零寬度。根據(jù)本發(fā)明所述的裝置，其中所述帶凹口的鰭片包括一個或多個在所述帶凹口的鰭片的每一側(cè)上的縱向凹口。根據(jù)本發(fā)明所述的一種裝置，包括半導(dǎo)體襯底；在所述襯底上的鰭片場效應(yīng)晶體管(FinFET)，其中FinFET包括具有垂直變化的寬度和最窄部分的鰭片；和淺溝槽隔離 (STI)層，覆蓋和填充了所述鰭片的最窄部分。根據(jù)本發(fā)明所述的裝置，其中所述鰭片的最窄部分的寬度小于所述鰭片的最寬部分的70%o根據(jù)本發(fā)明所述的裝置，其中所述鰭片的最窄部分的寬度小于所述鰭片的最寬部分的50%。根據(jù)本發(fā)明所述的裝置，其中所述鰭片的最窄部分的一部分的寬度為零。根據(jù)本發(fā)明所述的裝置，其中所述垂直變化的寬度包括多個最窄部分。
根據(jù)本發(fā)明所述的一種形成FinFET的方法，所述方法包括在半導(dǎo)體襯底上形成被淺溝槽隔離(STI)層包圍的鰭片；形成偽間隔從而覆蓋所述鰭片的第一部分；蝕刻圍繞所述鰭片的所述STI層從而暴露出所述鰭片的第二部分；選擇性地濕法蝕刻所述鰭片的第二部分；去除所述偽間隔；以及沉積介電材料到至少所述第二部分的高度。根據(jù)本發(fā)明所述的方法，還包括蝕刻圍繞所述鰭片的STI層從而暴露所述鰭片的第一部分。根據(jù)本發(fā)明所述的方法，其中所述介電材料和所述STI層的材料相同。根據(jù)本發(fā)明所述的方法，其中所述選擇性濕法蝕刻在所述鰭片的第二部分中形成至少一個凹口。根據(jù)本發(fā)明所述的方法，其中所述介電材料填充至少一個所述凹口。根據(jù)本發(fā)明所述的方法，其中所述選擇性濕法蝕刻工藝以取向平面相關(guān)的速率去除材料。根據(jù)本發(fā)明所述的方法，其中在所述選擇性濕法蝕刻步驟中的蝕刻劑為四甲基氫氧化銨(TMAH)、氫氧化鉀(KOH)或這兩種的組合。根據(jù)本發(fā)明所述的方法，其中所述蝕刻劑包括約20%重量分?jǐn)?shù)的TMAH。根據(jù)本發(fā)明所述的方法，其中所述鰭片的第二部分的高度沿著所述鰭片的橫向方向變化，且在選擇性濕法蝕刻步驟中，在所述第二部分高度較高的位置去除更多的鰭片材料。根據(jù)本發(fā)明所述的方法，還包括在沉積所述介電材料之后，形成第二偽間隔從而覆蓋所述鰭片的第三部分，所述第三部分為所述第一部分的一部分；蝕刻圍繞所述鰭片的所述介電材料從而暴露所述鰭片的第四部分，所述第四部分位于所述第二部分的最窄部分上方；選擇性地濕法蝕刻所述鰭片的所述第四部分；去除所述第二偽間隔；以及沉積介電材料到至少所述鰭片的所述第四部分的高度。


當(dāng)結(jié)合附圖進(jìn)行閱讀時，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，各種部件沒有被按比例繪制并且僅僅用于說明的目的。實際上，為了清楚的討論，各種部件的數(shù)量和尺寸可以被任意增加或減少。圖IA和IB示出了根據(jù)本公開的各個實施例的部分制造的FinFETs。圖2示出了用于制造圖IA和IB的FinFET結(jié)構(gòu)的方法的流程圖。圖3到圖8根據(jù)本公開的一個或多個實施例，示出了襯底上FinFET結(jié)構(gòu)的制造過程的各個階段。圖9示出了根據(jù)本公開的另一個實施例的部分制造的FinFET。
具體實施例方式以下詳細(xì)討論了說明性實施例的制造和使用。但是應(yīng)該理解本公開提供了許多可應(yīng)用的能以各種各樣的具體形式實現(xiàn)的發(fā)明理念。以下描述元件和布置的特定示例以簡化本公開。當(dāng)然這些僅僅是示例且并不打算限定。例如，以下描述中第一部件形成在第二部件上可包括其中第一部件和第二部件以直接接觸形成的實施例，并且也可包括其中額外的部件形成在第一部件和第二部件之間的實施例，使得第一和第二部件不直接接觸。當(dāng)然描述會具體闡述部件是否互相直接接觸。另外，本公開可能在各個實施例中重復(fù)參考數(shù)字和 /或字母。這種重復(fù)只是為了簡明的目的且其本身并不指定各個實施例和/或所討論的結(jié)構(gòu)之間的關(guān)系。所討論的具體實施例僅僅是說明性的且并不限定本發(fā)明的范圍。傳統(tǒng)的FinFET使用通常以一個或兩個方法形成的基本上矩形的鰭片。在第一個方法中，通過第一圖案化和在體硅上沉積硬掩模層將襯底上的體硅蝕刻成矩形鰭片形狀。 硬掩模形成覆蓋鰭片頂部的圖案。然后蝕刻體硅從而形成被硬掩模覆蓋的區(qū)域之間的溝槽。通過沉積介電材料(通常為硅氧化物)將溝槽形成為淺溝槽隔離(STI)部件。通常過量沉積介電材料從而完全覆蓋鰭片和可選地覆蓋還未被去除的掩模層。將介電材料平坦化降低到鰭片/硬掩模的頂表面，然后蝕刻到低于鰭片頂部的水平使得鰭片的一部分突出到 STI 上。在第二方法中，首先在體硅材料上形成STI部件。STI部件之間的溝槽的底部暴露出體硅。然后通過使用如外延工藝在溝槽中生長硅從而形成鰭片。一旦達(dá)到所需要的鰭片高度，然后蝕刻STI到低于鰭片頂部的水平從而暴露出鰭片的一部分。體硅材料可為硅襯底或沉積的硅，如之間具有屏障氧化物(BOX)層以及下面具有硅襯底的硅上絕緣體(SOI)。由第一和第二方法制造的FinFETs都受到上述溝道穿通效應(yīng)的影響且會過早地被損壞。圖IA和IB示出了通過改變STI頂部下的鰭片的一部分的寬度從而降低溝道穿通效應(yīng)的部分制造的FinFETs。圖IA為示出兩個鰭片的三維透視圖，以及圖IB為兩個鰭片之一的橫截面視圖。參考圖1A，鰭片結(jié)構(gòu)包括在STI 103頂部上的暴露部分106，在暴露部分106下的收窄部分107，以及在收窄部分107下的大體上等厚度的掩埋部分109。掩埋部分109與體硅層105連接。收窄部分107從收窄部分的頂部到底部具有變化的厚度，最窄的部分大約在收窄部分107的中間。注意到最窄部分具有鰭片橫截面示出的最窄寬度。本文中使用的術(shù)語“寬度”是指在鰭片的相對側(cè)壁之間的，在與襯底的頂表面平行的平面上測量的尺寸。 本文中使用的術(shù)語“長度”是指沿著與寬度垂直且與襯底的頂部平行的橫向方向的尺寸。鰭片的長度通常為最大的尺寸。在一些實施例中，在不同的鰭片橫截面中最窄的寬度可沿著鰭片的長度變化。例如，鰭片中間的橫截面具有與鰭片末端的橫截面不同的最窄寬度。在任何特定的橫截面中，最窄寬度可能小于最寬寬度的約70%，或小于最寬寬度的約50%， 或小于最寬寬度的約30%。在一些實施例中，最窄寬度可能小于固定寬度部分(暴露的部分106或掩埋的部分109)的寬度的約70%，或小于固定寬度部分的寬度的約50%，或小于固定寬度部分的寬度的約30%。注意到在FinFET中，收窄部分107和掩埋部分109都整個低于STI 103的頂表面。 在所示實施例中，窄道作為縱向凹口出現(xiàn)在鰭片的兩邊，或作為凹口沿著鰭片的長延伸。其它實施例包括只在一側(cè)上具有凹口或具有兩套凹口，或具有導(dǎo)致沿著鰭片長度的變化鰭片寬度的凹口。例如，鰭片的最窄部分可能具有為鰭片長度一半的最小寬度。鰭片末端的寬度可能具有介于掩埋部分的寬度和最小寬度之間的中間值。在一些實施例中， 最小寬度可能為零。在又一其它實施例中，除了僅僅是凹口以外，窄道還具有其它形狀，取決于用于去除鰭片材料的方法。例如，窄道可為半橢球形狀或矩形形狀。在凹口實施例中，用于去除鰭片材料的方法為以取向平面相關(guān)速率去除硅的各向異性濕法蝕刻。圖IB示出了襯底的鰭片101的各個表面的取向平面。通過三個整數(shù)1，m 和η表示一族晶格面，也稱為密勒指數(shù)，在本公開中以(l-m-η)的形式寫出。每一組指數(shù) (1-m-n)表示被三個軸上的截距限定的平面，其中截距為1，m和η的倒數(shù)。襯底105具有晶面<1-0-0>。鰭片的頂表面具有(1-0-0)表面。鰭片的垂直側(cè)邊可為(1-0-0)表面或 (1-0-0)等效平面。凹口的面具有(1-1-1)平面。使用四甲基氫氧化銨(TMAH)、氫氧化鉀 (KOH)或其它強(qiáng)堿蝕刻劑(ρΗ> 12)的各向異性濕法蝕刻可將凹口蝕刻到硅中，因為對于每個晶面來說硅原子的鍵合能量不相同。因此在限制蝕刻速率而不限制擴(kuò)散的反應(yīng)中，特定取向平面之間的這些蝕刻劑具有高靈敏度。例如，對于TMAH來說，(1-1-1)和(1-0-0)的蝕刻速率比為0. 027。換句話說，取向(1-0-0)的蝕刻速率是取向(1-1-1)的37倍。(1-1-1)和 (1-1-0)的蝕刻速率比更低為0.015;換句話說，取向(1-1-0)的蝕刻速率是取向(1-1-1) 的68倍。因此，TMAH濕法蝕刻導(dǎo)致了圖IA和IB示出的凹口開口。KOH濕法蝕刻的定向取向與TMAH相似，但是具有不同的速率和比例。在一個實施例中，蝕刻劑包括TMAH和Κ0Η，其中TMAH約占20%重量比重?？墒褂闷渌奈g刻方法獲得窄道的其它形狀如半橢形形狀或矩形形狀。例如，可使用含有一些添加劑如硝酸(HNO3)、檸檬酸(C6H8Oltl)、亞氯酸鈉(NaClO2)、高氯酸(HClO4)、 新鮮高錳酸鉀(KMnO4)或這些添加劑的組合物的氫氟酸(HF)通過各向異性硅蝕刻法蝕刻這些形狀。這些化學(xué)混合物傾向于均勻地去除材料，并且受到化學(xué)物種到晶體表面的質(zhì)量傳遞(擴(kuò)散限制的)的限制。圖2示出了根據(jù)本發(fā)明的一些實施例的使用TMAH制造FinFET結(jié)構(gòu)的方法11的流程圖。圖3到圖8為對應(yīng)于圖2的工藝流程11的一些操作的在生產(chǎn)的各個階段的FinFET 結(jié)構(gòu)的橫截面視圖。參考圖2，在操作13中鰭片結(jié)構(gòu)形成在襯底上。如上所討論的，鰭片結(jié)構(gòu)可通過蝕刻溝槽從硅襯底直接形成或從暴露的硅外延地生長。取決于用于形成鰭片的方法，可使用介電材料已經(jīng)或隨后填充鰭片周圍的區(qū)域作為淺溝槽隔離(STI)。一般使用化學(xué)氣相沉積 (CVD)工藝沉積STI。在操作15中，使用干法蝕刻工藝或濕法蝕刻工藝蝕刻圍繞鰭片的STI層從而暴露鰭片的第一部分。如上所述，可帶有圍繞鰭片的STI層形成鰭片或在鰭片形成之后沉積STI 層。圖3示出了此操作之后的鰭片。鰭片303與體硅307連接且鰭片303包括具有高度 309的暴露部分。示出硬掩模301覆蓋鰭片303的頂部。在一些實施例中，在此操作之前去除硬掩模301。STI層305包圍鰭片303未暴露的底部。雖然圖3示出了在鰭片頂部和鰭片底部具有基本相同寬度的基本矩形鰭片，在實踐中會由用于暴露鰭片的特定蝕刻工藝帶來寬度的微小改變。本公開設(shè)想了一種在本發(fā)明主旨和范圍內(nèi)的更不規(guī)則形狀的鰭片。在圖2的操作17中，形成偽間隔從而覆蓋在操作15中暴露的鰭片的第一部分。圖 4示出了帶有硬掩模301和被偽間隔311覆蓋的第一部分的鰭片303?？墒褂脗鹘y(tǒng)的CVD 技術(shù)沉積間隔，且間隔可為任何比操作19中使用的鰭片材料和蝕刻劑以及STI層更耐受操作21中使用的蝕刻劑的材料?？捎糜谛纬蓚伍g隔的蝕刻耐受材料包括一定類型的氧化硅、 氮化硅、光阻和其它可用的材料。應(yīng)注意到蝕刻耐受不意味著材料完全不受蝕刻劑去除的影響，而只是與被蝕刻的材料相比較而言。本領(lǐng)域的技術(shù)人員應(yīng)該能沉積合適數(shù)量的偽間隔材料從而耐受操作19和21的蝕刻條件。
在圖2的操作19中，再次蝕刻圍繞鰭片的STI層從而暴露出在偽間隔下面的鰭片的第二部分。所述蝕刻操作可能與操作15的相同。圖5示出了對應(yīng)于圖2的操作19暴露出第二部分的鰭片303。蝕刻優(yōu)先地去除偽間隔311和鰭片303上的STI材料。選擇性地去除更多在偽間隔311上的STI材料或硅材料(鰭片)的蝕刻工藝包括使用反應(yīng)化學(xué)或通過離子轟擊的干法蝕刻。反應(yīng)化學(xué)可包括氟基氣體如加入了氫氣或氧氣的CF3或0&?？墒褂闷渌糜趦?yōu)先蝕刻在硅和偽間隔上的STI材料(通常為氧化硅)的工藝。鰭片的第二部分具有高度313。選擇第二部分的高度313從而形成需要的凹口或窄道尺寸。取決于最終的所需要最窄寬度，可使用較小或較大的第二部分高度。一般，當(dāng)?shù)诙糠指叨容^大時，形成的凹口會較大因此當(dāng)使用各向異性選擇性取向工藝時最窄寬度會較小。在一些實施例中當(dāng)使用一些各向同性濕法蝕刻從而收窄第二部分鰭片時，最窄寬度不取決于第二部分高度，但卻是蝕刻工藝條件決定去除多少材料。在圖2的操作21中，選擇性地蝕刻鰭片的第二部分。圖6示出了在第二部分被蝕刻從而形成凹口 317之后的鰭片319。以上描述了用于形成凹口和其它形狀的選擇性蝕刻條件則這里不再重復(fù)。將處于凹口 317最深部分的鰭片寬度稱為最窄寬度321。注意到在鰭片橫截面中圖6示出了最窄的寬度321。在不同的鰭片橫截面中最窄寬度可沿著鰭片的長變化。在一些實施例中，通過改變第二部分的高度可沿著鰭片的長改變凹口尺寸。相對鰭片的中部第二部分的高度可能較大，從而導(dǎo)致鰭片中部的凹口比鰭片遠(yuǎn)端的凹口大。例如，與鰭片末端的橫截面相比，鰭片中部的橫截面具有不同的最窄寬度。通過沿著鰭片的長在鰭片之間具有不同尺寸的凹口獲得不同的第二部分高度。如果鰭片具有弓形形狀，則在中部鰭片之間的距離較大，那么操作19的STI蝕刻可去除更多的材料和暴露更多的鰭片。 在另一個實施例中，可操作19的蝕刻之前可圖案化STI層使得只蝕刻第二部分的一邊。例如，偽間隔層可覆蓋一部分鄰近鰭片一邊的STI表面。在那些情況下只有一個凹口可形成。在一些實施例中，鰭片長的一部分可能兩邊都具有凹口而鰭片長的其它部分可能只在一邊具有凹口。例如，凹口可能在柵極下的鰭片的中間區(qū)域的兩邊，從而導(dǎo)致與鰭片的遠(yuǎn)端相比中間區(qū)域具有較小的最窄寬度。在一些實施例中，在中間區(qū)域?qū)Ⅵ捚g刻穿，則來自鰭片兩邊的凹口互相連接。這種結(jié)構(gòu)可以消除溝槽穿通效應(yīng)。在鰭片的遠(yuǎn)端，凹口只在鰭片的一邊，且不會穿透從而使鰭片保持在結(jié)構(gòu)上被體硅層支持。通過控制第二部分的高度和是否只有第二部分的一邊被蝕刻，根據(jù)FinFET設(shè)計中溝槽穿通效應(yīng)的可能性，可以將鰭片的最窄寬度做成沿著鰭片的長變化。在參考圖2，如果不早點去除偽間隔和硬掩模，可在操作23中去除。圖7示出了操作23之后的結(jié)構(gòu)。在操作25中，至少將介電材料沉積到第二部分的高度。圖8示出了操作25之后的結(jié)構(gòu)。示出沉積的額外介電材料具有厚度323。厚度323等于或大于第二部分高度313。得到的STI層的頂表面高于凹口因此凹口被完全覆蓋。取決于使用的介質(zhì)沉積工藝和窄道的幾何圖形，在一些示例中收窄的區(qū)域不會被完全填充，尤其是在一些區(qū)域中鰭片被蝕刻穿的情況下。在特定的實施例中，在鰭片上形成額外的收窄區(qū)域?？蛇x的操作27到35描述了形成額外收窄區(qū)域的工藝。額外的收窄區(qū)域形成在操作21中形成的第一收窄區(qū)域上。在操作27中，第二偽間隔形成以覆蓋鰭片的第三部分。第三部分為關(guān)于操作15所述的第一部分的一部分。然后在操作四中蝕刻圍繞鰭片的介電材料從而暴露出鰭片的第四部分。第四部分可能整個在第一收窄區(qū)域上。如在操作21中，在操作31中選擇性地濕法蝕刻第四部分從而形成窄道形狀，窄道形狀可為凹口、半橢型的一部分或矩形。以上描述了各種可應(yīng)用的蝕刻方法則這兒不再重復(fù)。在濕法蝕刻第四部分之后，在操作33中去除第二偽間隔。 然后在操作35中將介電材料至少沉積到鰭片的第四部分的高度。結(jié)果為圖9中示出的結(jié)構(gòu)。在一些實施例中，第四部分可能包括第一收窄區(qū)域的一部分。在這些實施例中收窄區(qū)域重疊且各種收窄形狀可能作為最初的蝕刻部分再被蝕刻。圖9示出了具有一組在另一組上的兩組凹口的結(jié)構(gòu)。注意到STI層覆蓋兩組凹口。當(dāng)使用多個收窄區(qū)域時，窄道形狀必須一樣。例如一組可能為凹口而另一組可能為矩形。進(jìn)一步，可能在鰭片的一邊蝕刻一組而可能在鰭片的兩邊蝕刻另一組。在鰭片形成之后，繼續(xù)FinFET的生產(chǎn)。這里描述剩下的FinFET形成工藝步驟從而為本公開提供內(nèi)容。在收窄鰭片和STI層上沉積柵極介電層和柵極電極層。柵極介電層由高介電常數(shù)(高-k)介電材料形成。示例性的高-k材料可具有大于約4. 0的k值或甚至大于約7. 0的k值，且可包括含鋁介質(zhì)如Al203、HfA10、HfA10N或AlZrO ；含Hf材料如HF02、 HfSiOx, HfZrSiOx或HfSiON ；和/或其它材料如LaAW3或&02。在柵極介電層上形成柵極電極層，且柵極電極層可由導(dǎo)電材料如摻雜的多晶硅、金屬或金屬氮化物形成。然后圖案化柵極電極層和柵極介電層從而在中間部分上形成柵極堆疊。然后可選地?fù)诫s不在柵極堆疊下的鰭片部分從而形成輕摻雜漏極/源極(LDD)區(qū)域。使用的摻雜劑取決于晶體管的導(dǎo)電類型?？赏ㄟ^離子注入或通過其中將摻雜劑沉積在鰭片上然后退火的等離子體摻雜來摻雜LDD區(qū)域?？邕^柵極堆疊形成源極和漏極區(qū)域?？赏ㄟ^離子注入源極 /漏極區(qū)域形成源極和漏極區(qū)域或通過去除一部分鰭片且在摻雜條件下外延地重新生長去除的部分從而形成源極/漏極區(qū)域。在根據(jù)一些實施例的示例中，通過在鰭片上外延地生長源極/漏極材料(首先去除或不去除鰭片的一部分)來增加可用于源極/漏極接觸的面積是有利的。盡管已經(jīng)詳細(xì)地描述了本發(fā)明及其優(yōu)勢，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變，替換和更改。而且，本申請的范圍并不僅限于本說明書中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應(yīng)實施例基本相同的功能或獲得基本相同結(jié)果的工藝、機(jī)器、制造，材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。
權(quán)利要求
1.一種裝置包括 半導(dǎo)體襯底；在所述襯底上的鰭片場效應(yīng)晶體管(FinFET)，所述FinFET具有帶凹口的鰭片；和淺溝槽隔離(STI)層，覆蓋和填充所述帶凹口的鰭片的凹口部分。
2.根據(jù)權(quán)利要求1所述的裝置，其中在所述凹口邊緣上的所述鰭片的最窄部分具有沿著所述鰭片的橫向方向的變化寬度。
3.根據(jù)權(quán)利要求2所述的裝置，其中在所述FinFET的柵極部分下的所述變化寬度最
4.根據(jù)權(quán)利要求3所述的裝置，其中在所述FinFET的柵極部分下的所述鰭片的最窄部分具有零寬度。
5.根據(jù)權(quán)利要求1所述的裝置，其中所述帶凹口的鰭片包括一個或多個在所述帶凹口的鰭片的每一側(cè)上的縱向凹口。
6.一種裝置，包括 半導(dǎo)體襯底；在所述襯底上的鰭片場效應(yīng)晶體管(FinFET)，其中FinFET包括具有垂直變化的寬度和最窄部分的鰭片；和淺溝槽隔離(STI)層，覆蓋和填充所述鰭片的最窄部分。
7.根據(jù)權(quán)利要求6所述的裝置，其中所述鰭片的最窄部分的寬度小于所述鰭片的最寬部分的70%。
8.根據(jù)權(quán)利要求6所述的裝置，其中所述鰭片的最窄部分的寬度小于所述鰭片的最寬部分的50%。
9.一種形成FinFET的方法，所述方法包括在半導(dǎo)體襯底上形成被淺溝槽隔離(STI)層包圍的鰭片；形成偽間隔從而覆蓋所述鰭片的第一部分；蝕刻圍繞所述鰭片的所述STI層從而暴露出所述鰭片的第二部分；選擇性地濕法蝕刻所述鰭片的第二部分；去除所述偽間隔；以及沉積介電材料到至少所述第二部分的高度。
10.根據(jù)權(quán)利要求9所述的方法，還包括在沉積所述介電材料之后，形成第二偽間隔從而覆蓋所述鰭片的第三部分，所述第三部分為所述第一部分的一部分；蝕刻圍繞所述鰭片的所述介電材料從而暴露所述鰭片的第四部分，所述第四部分位于所述第二部分的最窄部分上方；選擇性地濕法蝕刻所述鰭片的所述第四部分； 去除所述第二偽間隔；以及沉積介電材料到至少所述鰭片的所述第四部分的高度。
全文摘要
一種晶體管包括被淺溝槽隔離層覆蓋的帶凹口的鰭片?？墒褂靡粋€或多個凹口，凹口的尺寸可沿著鰭片的橫向方向變化。在一些實施例中，使用根據(jù)硅取向選擇性的各向異性濕法蝕刻形成凹口。示例性的濕法蝕刻劑為四甲基氫氧化銨(TMAH)或氫氧化鉀。
文檔編號H01L29/06GK102446972SQ20111029867
公開日2012年5月9日 申請日期2011年9月28日 優(yōu)先權(quán)日2010年10月8日
發(fā)明者吳忠政, 張安勝, 曾志宏, 林大文, 林家彬, 翁麗雯, 詹前泰 申請人:臺灣積體電路制造股份有限公司