專利名稱：銅互連結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)，特別涉及一種銅互連結(jié)構(gòu)的制作方法。
背景技術(shù)：
隨著超大規(guī)模集成電路工藝技術(shù)的不斷進步，半導(dǎo)體器件的特征尺寸不斷縮小， 芯片面積持續(xù)增大，互連引線的延遲時間已經(jīng)可以與器件門延遲時間相比較。人們面臨著如何克服由于連接長度的急速增長而帶來的RC(R指電阻，C指電容)延遲顯著增加的問題。 特別是由于金屬布線線間電容的影響日益嚴(yán)重，造成器件性能大幅度下降，已經(jīng)成為半導(dǎo)體工業(yè)進一步發(fā)展的關(guān)鍵制約因素。為了減小互連造成的RC延遲，現(xiàn)已采用了多種措施?；ミB之間的寄生電容和互連電阻造成了信號的傳輸延遲。由于銅具有較低的電阻率，優(yōu)越的抗電遷移特性和高的可靠性，能夠降低金屬的互連電阻，進而減小總的互連延遲效應(yīng)，現(xiàn)已由常規(guī)的鋁互連改變?yōu)榈碗娮璧你~互連。同時降低互連之間的電容同樣可以減小延遲，而寄生電容C正比于電路層絕緣介質(zhì)的相對介電常數(shù)k，因此使用低k材料作為不同電路層的絕緣介質(zhì)代替?zhèn)鹘y(tǒng)的SiA介質(zhì)已成為滿足高速芯片的發(fā)展的需要。為了減小金屬互連層之間的寄生電容，現(xiàn)有技術(shù)有使用低介電常數(shù)(low-k)材料甚至超低介電常數(shù)(imtra-low-k)材料，而為了降低介電常數(shù)，低介電常數(shù)材料和超低介電常數(shù)材料一般被做成多孔、疏松的結(jié)構(gòu)。然而多孔、疏松結(jié)構(gòu)的超低介電常數(shù)材料不足之處在于易碎、易被雜質(zhì)污染導(dǎo)致在后續(xù)的制作過程中與其它層結(jié)合困難，同時互連層的外形、損傷、可靠性不容易控制；由于超低K介質(zhì)層的硬度、模數(shù)小于傳統(tǒng)用等離子化學(xué)氣相沉積的SiO2介質(zhì)，超低K介質(zhì)層在化學(xué)機械研磨后存在很多缺陷，例如金屬、研磨液濾渣殘留，表面擦傷；由于超低K介質(zhì)層的疏水性，導(dǎo)致在超低K介質(zhì)層清洗過程中清洗效果不理想；多孔的超低K介質(zhì)層與上層的刻蝕停止層之間的粘附力不夠，超低K介質(zhì)層與刻蝕停止層之間容易發(fā)生介質(zhì)層分層，造成電路斷路；同時在后續(xù)封裝中的誘導(dǎo)應(yīng)力易引起熱機械失效。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供了一種銅互連結(jié)構(gòu)的制作方法，以減少在化學(xué)機械研磨中產(chǎn)生的缺陷，增強了低介電常數(shù)保護層與上層的刻蝕停止層之間的粘附力，避免在后續(xù)封裝中的誘導(dǎo)應(yīng)力引起熱機械失效，同時改善了可靠性。為解決上述問題，本發(fā)明提供一種銅互連結(jié)構(gòu)的制作方法包括在半導(dǎo)體襯底上依次形成刻蝕停止層、超低K介質(zhì)層、低介電常數(shù)保護層；進行光刻、刻蝕工藝，形成貫穿所述刻蝕停止層、超低K介質(zhì)層和低介電常數(shù)保護層的通孔和/或溝槽；在所述通孔和/或溝槽內(nèi)沉積銅層；進行化學(xué)機械研磨工藝，去除部分銅層和部分低介電常數(shù)保護層，剩余的低介電常數(shù)保護層的厚度范圍為50 150埃。
可選地，所述通孔和溝槽的制作方法包括在所述低介電常數(shù)保護層上形成硬掩膜層，在所述硬掩膜層上形成第一底部抗反射層，在所述第一底部抗反射層上形成光刻膠層并通過光刻工藝形成第一刻蝕窗口，刻蝕所述第一刻蝕窗口內(nèi)的第一底部抗反射層和硬掩膜層，該刻蝕停留在所述低介電常數(shù)保護層上，去除所述第一光刻膠層和第一底部抗反射層，在所述硬掩膜層內(nèi)形成第二刻蝕窗口， 所述第二刻蝕窗口用于在后續(xù)步驟中作為刻蝕溝槽的窗口；在上述結(jié)構(gòu)表面沉積第二底部抗反射涂層，在第二底部抗反射涂層上涂覆光刻膠層并通過光刻形成第三刻蝕窗口，所述第三刻蝕窗口用于在后續(xù)步驟中作為刻蝕通孔的窗口，所述第三刻蝕窗口與第二刻蝕窗口位置對應(yīng)且第三刻蝕窗口大小等于或小于第二刻蝕窗口 ；刻蝕第三刻蝕窗口內(nèi)的第二底部抗反射涂層上、低介電常數(shù)保護層和部分超低K 介質(zhì)層，形成底部尚未開通的通孔，去除光刻膠層和第二底部抗反射涂層上，暴露出第二刻蝕窗口 ；刻蝕第二刻蝕窗口內(nèi)的低介電常數(shù)保護層和部分超低K介質(zhì)層形成溝槽，在該刻蝕過程中，同步刻蝕底部尚未開通的通孔下方的超低K介質(zhì)層和刻蝕停止層，形成通孔?？蛇x地，所述通孔或溝槽的制作方法包括在低介電常數(shù)保護層上沉積硬掩膜層，在所述硬掩膜層上沉積底部抗反射涂層， 在底部抗反射涂層上涂覆光刻膠并通過光刻形成第一刻蝕窗口 ；在第一刻蝕窗口內(nèi)刻蝕所述底部抗反射涂層和硬掩膜層，刻蝕停止在低介電常數(shù)保護層上，再去除光刻膠和底部抗反射涂層，在所述硬掩膜層中形成第二刻蝕窗口，所述第二刻蝕窗口用于在后續(xù)步驟中作為刻蝕通孔或溝槽的窗口；刻蝕第二刻蝕窗口內(nèi)的低介電常數(shù)保護層、超低K介質(zhì)層和刻蝕停止層，形成通孔或溝槽?？蛇x地，所述刻蝕停止層的材料為SiN或SiC或SiOC或SiOCN或SiCN?？蛇x地，所述低介電常數(shù)保護層材料為有機硅、聚合體、苯二氮、聚四氧乙烯、聚對二甲苯、聚醚、聚酰亞胺、聚酰胺、碳摻雜介質(zhì)材料、碳摻雜有機硅玻璃、碳摻雜二氧化硅、氟硅玻璃、碳氧化硅中的至少一種。可選地，所述超低K介質(zhì)層的介電常數(shù)為2. 2 2. 8?？蛇x地，所述低介電常數(shù)保護層的厚度為500 2500埃?？蛇x地，所述低介電常數(shù)保護層的K值為4. 5 5. 5?？蛇x地，所述超低K介質(zhì)層采用有機聚合物旋涂工藝或采用基于SiO2材料的CVD 工藝形成?？蛇x地，所述超低K介質(zhì)層的厚度范圍為2000 6000埃?？蛇x地，所述硬掩膜層的材質(zhì)為金屬，所述金屬為Ta或Ti或W或TaN或TiN或
WN0與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明采用低介電常數(shù)保護層，由于低介電常數(shù)保護層的硬度、模數(shù)比超低K介質(zhì)層有所增加，從而本發(fā)明減少了在化學(xué)機械研磨中產(chǎn)生的缺陷，增強了低介電常數(shù)保護層與上層的刻蝕停止層之間的粘附力，避免了在后續(xù)封裝中的誘導(dǎo)應(yīng)力引起熱機械失效，同時改善了可靠性。


圖1是本發(fā)明一個實施例的銅互連結(jié)構(gòu)的制作方法流程示意圖；圖加 圖2i是本發(fā)明一個實施例的銅互連結(jié)構(gòu)制作方法剖面結(jié)構(gòu)示意圖；圖3a 圖3f是本發(fā)明又一實施例的銅互連結(jié)構(gòu)的制作方法剖面結(jié)構(gòu)示意圖。
具體實施例方式本發(fā)明提供的銅互連結(jié)構(gòu)的制作方法請參考圖1所示的本發(fā)明一個實施例的銅互連結(jié)構(gòu)的制作方法流程示意圖，包括步驟Si，在半導(dǎo)體襯底上依次形成刻蝕停止層、超低K介質(zhì)層、低介電常數(shù)保護層；步驟S2，進行光刻、刻蝕工藝，形成貫穿所述刻蝕停止層、超低K介質(zhì)層和低介電常數(shù)保護層的通孔和/或溝槽；步驟S3，在所述通孔和/或溝槽內(nèi)沉積銅層；步驟S4，進行化學(xué)機械研磨工藝，去除部分銅層和部分低介電常數(shù)保護層，剩余的低介電常數(shù)保護層的厚度范圍為50 150埃。下面結(jié)合具體實施例對本發(fā)明的技術(shù)方案進行說明。為了更好地說明本發(fā)明的技術(shù)方案，請結(jié)合圖加 圖2i所示的本發(fā)明一個實施例的銅互連結(jié)構(gòu)制作方法剖面結(jié)構(gòu)示意圖。在步驟1中，如圖加所示，在半導(dǎo)體襯底200上沉積刻蝕停止層201，在刻蝕停止層201上沉積超低K介質(zhì)層202和低介電常數(shù)保護層203，所述刻蝕停止層201的材料為 SiN或SiC或SiOC或SiOCN或SiCN，所述超低K介質(zhì)層202采用有機聚合物旋涂工藝或采用基于SiA材料的CVD工藝形成，所述超低K介質(zhì)層202的介電常數(shù)為2. 2 2. 8，所述低介電常數(shù)保護層203的材料為有機硅、聚合體、苯二氮、聚四氧乙烯、聚對二甲苯、聚醚、聚酰亞胺、聚酰胺、碳摻雜介質(zhì)材料、碳摻雜有機硅玻璃、碳摻雜二氧化硅、氟硅玻璃、碳氧化硅中的至少一種，所述低介電常數(shù)保護層203的介電常數(shù)為4. 5 5. 5。在步驟2中，采用光刻、刻蝕工藝，在超低K介質(zhì)層202和低介電常數(shù)保護層203 內(nèi)形成通孔和溝槽，具體步驟如下 如圖2b所示，在低介電常數(shù)保護層203上沉積硬掩膜層204，所述硬掩膜層的材料為金屬，所述金屬為Ta或Ti或W或TaN或TiN或WN。然后在硬掩膜層204上沉積第一底部抗反射涂層205，在第一底部抗反射涂層205上涂覆光刻膠206并通過光刻形成第一刻蝕窗口 206a，再如圖2c所示，刻蝕第一刻蝕窗口 206a內(nèi)的第一底部抗反射涂層205和硬掩膜層204，刻蝕停留在低介電常數(shù)保護層203上，去除光刻膠206和第一底部抗反射涂層205， 在硬掩膜層204中形成第二刻蝕窗口 20 ，所述第二刻蝕窗口 20 用于在后續(xù)步驟中作為刻蝕溝槽的窗口； 如圖2d所示，在上述結(jié)構(gòu)表面沉積第二底部抗反射涂層207，在第二底部抗反射涂層207上涂覆光刻膠208并通過光刻形成第三刻蝕窗口 208a，所述第三刻蝕窗口 208a用于在后續(xù)步驟中作為刻蝕通孔的窗口，所述第三刻蝕窗口 208a與第二刻蝕窗口 20 位置對應(yīng)且第三刻蝕窗口 208a大小等于或小于第二刻蝕窗口 20 ；如圖2e所示，刻蝕第三刻蝕窗口 208a內(nèi)的第二底部抗反射涂層207、低介電常數(shù)保護層203和部分超低K介質(zhì)層202，形成底部尚未開通的通孔209a，再如圖2f所示，去除光刻膠208和第二底部抗反射涂層207，暴露出第二刻蝕窗口 20 ；如圖2g所示，刻蝕第二刻蝕窗口 20 內(nèi)的低介電常數(shù)保護層203和部分超低K 介質(zhì)層202形成溝槽210，在該刻蝕過程中，同步刻蝕底部尚未開通的通孔209a下方的超低 K介質(zhì)層202和刻蝕停止層201，形成通孔209。在步驟3中，如圖池所示，在通孔209和溝槽210內(nèi)濺射沉積金屬勢壘層和銅的籽晶層，采用電鍍工藝進行銅填充淀積，形成銅層211，如圖2i所示，采用化學(xué)機械研磨除去低介電常數(shù)保護層203上的銅層211、硬掩膜層204，停留在低介電常數(shù)保護層203上，經(jīng)研磨步驟后保留的低介電常數(shù)保護層203的厚度為50 150埃，形成銅的互連結(jié)構(gòu)212，由于低介電常數(shù)保護層203的硬度、模數(shù)比超低K介質(zhì)層202有所增加，從而本實施例的銅互連減少了在化學(xué)機械研磨中產(chǎn)生的缺陷，增強了低介電常數(shù)保護層與上層的刻蝕停止層之間的粘附力，避免了在后續(xù)封裝中的誘導(dǎo)應(yīng)力引起熱機械失效，同時改善了可靠性。圖3a 圖3f示出了本發(fā)明的另一實施例，在本實施例中首先提供表面已形成有至少一層互連層的半導(dǎo)體襯底，然后需要通過下述步驟在半導(dǎo)體襯底表面的前層互連層上形成通孔或溝槽。為簡化圖示，在圖3a 圖3f中省略了前層互連層以下的半導(dǎo)體襯底結(jié)構(gòu)。本發(fā)明的另一實施例制作流程如下，在步驟1中，如圖3a所示，在前層互連層300 上沉積刻蝕停止層301，在刻蝕停止層301上沉積超低K介質(zhì)層302和低介電常數(shù)保護層 303，所述刻蝕停止層301的材料為SiN或SiC或SiOC或SiOCN或SiCN，所述超低K介質(zhì)層302采用有機聚合物旋涂工藝或采用基于S^2材料的CVD工藝形成，所述超低K介質(zhì)層 302的介電常數(shù)為2. 2-2. 8，所述低介電常數(shù)保護層303的材料為有機硅、聚合體、苯二氮、 聚四氧乙烯、聚對二甲苯、聚醚、聚酰亞胺、聚酰胺、碳摻雜介質(zhì)材料、碳摻雜有機硅玻璃、碳摻雜二氧化硅、氟硅玻璃、碳氧化硅中的至少一種，所述低介電常數(shù)保護層303的介電常數(shù)為 4. 5-5. 5。在步驟2中，采用光刻、刻蝕工藝，在超低K介質(zhì)層和低介電常數(shù)保護層內(nèi)形成通孔或溝槽，所述步驟包括如下步驟如圖北所示，在低介電常數(shù)保護層303上沉積硬掩膜層304，所述硬掩膜層304的材料為金屬，所述金屬為Ta或Ti或W或TaN或TiN或WN，在硬掩膜層304上沉積底部抗反射涂層305，在底部抗反射涂層305上涂覆光刻膠306并通過光刻形成第一刻蝕窗口 306a， 再如圖3c所示，在第一刻蝕窗口 306a內(nèi)刻蝕底部抗反射涂層305和金屬硬膜304，刻蝕停止在低介電常數(shù)保護層303上，再去除光刻膠306和底部抗反射涂層305，在硬掩膜層304 中形成第二刻蝕窗口 304a，所述第二刻蝕窗口 30 用于后續(xù)步驟中作為刻蝕溝槽或通孔的窗口。如圖3d所示，刻蝕第二刻蝕窗口 30 內(nèi)的低介電常數(shù)保護層303、超低K介質(zhì)層 302和刻蝕停止層301，形成與前層互連層相連的通孔或溝槽306。在步驟3中，如圖3e所示，在通孔或溝槽307內(nèi)濺射沉積金屬勢壘層和銅的籽晶層，采用電鍍工藝進行銅填充淀積，形成銅層308，如圖3f所示，采用化學(xué)機械研磨除去低介電常數(shù)保護層303上的銅層308、硬掩膜層304，停留在低介電常數(shù)保護層303上，經(jīng)研磨步驟后保留的低介電常數(shù)保護層303的厚度為50 150埃，形成銅的互連結(jié)構(gòu)309。由于低介電常數(shù)保護層303的硬度、模數(shù)比超低K介質(zhì)層302有所增加，從而本實施例中的銅互連減少了在化學(xué)機械研磨中產(chǎn)生的缺陷，增強了低介電常數(shù)保護層與上層的刻蝕停止層之間的粘附力，避免了在后續(xù)封裝中的誘導(dǎo)應(yīng)力引起熱機械失效，同時改善了可靠性。雖然本發(fā)明的實施例是在前層互連層上做通孔和/或溝槽，但是本發(fā)明不限于此，還可以直接做在半導(dǎo)體襯底表面的器件層上，或者應(yīng)用到其它類似于通孔、溝槽的結(jié)構(gòu)中。以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明權(quán)利要求范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明權(quán)利要求的涵蓋范圍。
權(quán)利要求
1.一種超低K介質(zhì)層銅互連結(jié)構(gòu)的制作方法，其特征在于，包括在半導(dǎo)體襯底上依次形成刻蝕停止層、超低K介質(zhì)層、低介電常數(shù)保護層；進行光刻、刻蝕工藝，形成貫穿所述刻蝕停止層、超低K介質(zhì)層和低介電常數(shù)保護層的通孔和/或溝槽；在所述通孔和/或溝槽內(nèi)沉積銅層；進行化學(xué)機械研磨工藝，去除部分銅層和部分低介電常數(shù)保護層，剩余的低介電常數(shù)保護層的厚度范圍為50 150埃。
2.如權(quán)利要求1所述的超低K介質(zhì)層銅互連結(jié)構(gòu)的制作方法，其特征在于，所述通孔和溝槽的制作方法包括在所述低介電常數(shù)保護層上形成硬掩膜層，在所述硬掩膜層上形成第一底部抗反射層，在所述第一底部抗反射層上形成光刻膠層并通過光刻工藝形成第一刻蝕窗口，刻蝕所述第一刻蝕窗口內(nèi)的第一底部抗反射層和硬掩膜層，該刻蝕停留在所述低介電常數(shù)保護層上，去除所述第一光刻膠層和第一底部抗反射層，在所述硬掩膜層內(nèi)形成第二刻蝕窗口，所述第二刻蝕窗口用于在后續(xù)步驟中作為刻蝕溝槽的窗口；在上述結(jié)構(gòu)表面沉積第二底部抗反射涂層，在第二底部抗反射涂層上涂覆光刻膠層并通過光刻形成第三刻蝕窗口，所述第三刻蝕窗口用于在后續(xù)步驟中作為刻蝕通孔的窗口， 所述第三刻蝕窗口與第二刻蝕窗口位置對應(yīng)且第三刻蝕窗口大小等于或小于第二刻蝕窗 Π ；刻蝕第三刻蝕窗口內(nèi)的第二底部抗反射涂層上、低介電常數(shù)保護層和部分超低K介質(zhì)層，形成底部尚未開通的通孔，去除光刻膠層和第二底部抗反射涂層上，暴露出第二刻蝕窗口 ；刻蝕第二刻蝕窗口內(nèi)的低介電常數(shù)保護層和部分超低K介質(zhì)層形成溝槽，在該刻蝕過程中，同步刻蝕底部尚未開通的通孔下方的超低K介質(zhì)層和刻蝕停止層，形成通孔。
3.如權(quán)利要求1所述的超低K介質(zhì)層銅互連結(jié)構(gòu)的制作方法，其特征在于，所述通孔或溝槽的制作方法包括在低介電常數(shù)保護層上沉積硬掩膜層，在所述硬掩膜層上沉積底部抗反射涂層，在底部抗反射涂層上涂覆光刻膠并通過光刻形成第一刻蝕窗口 ；在第一刻蝕窗口內(nèi)刻蝕所述底部抗反射涂層和硬掩膜層，刻蝕停止在低介電常數(shù)保護層上，再去除光刻膠和底部抗反射涂層，在所述硬掩膜層中形成第二刻蝕窗口，所述第二刻蝕窗口用于在后續(xù)步驟中作為刻蝕通孔或溝槽的窗口；刻蝕第二刻蝕窗口內(nèi)的低介電常數(shù)保護層、超低K介質(zhì)層和刻蝕停止層，形成通孔或溝槽。
4.如權(quán)利要求1所述的超低K介質(zhì)層銅互連結(jié)構(gòu)的制作方法，其特征在于，所述刻蝕停止層的材料為SiN或SiC或SiOC或SiOCN或SiCN。
5.如權(quán)利要求1所述的超低K介質(zhì)層銅互連結(jié)構(gòu)的制作方法，其特征在于，所述低介電常數(shù)保護層材料為有機硅、聚合體、苯二氮、聚四氧乙烯、聚對二甲苯、聚醚、聚酰亞胺、聚酰胺、碳摻雜介質(zhì)材料、碳摻雜有機硅玻璃、碳摻雜二氧化硅、氟硅玻璃、碳氧化硅中的至少一種。
6.如權(quán)利要求1所述的銅互連結(jié)構(gòu)的制作方法，其特征在于，所述超低K介質(zhì)層的介電常數(shù)為2. 2 2. 8。
7.如權(quán)利要求1所述的銅互連結(jié)構(gòu)的制作方法，其特征在于，所述低介電常數(shù)保護層的厚度為500 2500埃。
8.如權(quán)利要求1所述的銅互連結(jié)構(gòu)的制作方法，其特征在于，所述低介電常數(shù)保護層的K值為4. 5 5. 5。
9.如權(quán)利要求1所述的銅互連結(jié)構(gòu)的制作方法，其特征在于，所述超低K介質(zhì)層采用有機聚合物旋涂工藝或采用基于SiA材料的CVD工藝形成。
10.如權(quán)利要求1所述的銅互連結(jié)構(gòu)的制作方法，其特征在于，所述超低K介質(zhì)層的厚度范圍為2000 6000埃。
11.如權(quán)利要求2或3所述的銅互連結(jié)構(gòu)的制作方法，其特征在于，所述硬掩膜層的材質(zhì)為金屬，所述金屬為iTa或Ti或W或TaN或TiN或WN。
全文摘要
本發(fā)明提供了一種銅互連結(jié)構(gòu)的制作方法，包括在半導(dǎo)體襯底上依次形成刻蝕停止層、超低K介質(zhì)層、低介電常數(shù)保護層；進行光刻、刻蝕工藝，形成貫穿所述刻蝕停止層、超低K介質(zhì)層和低介電常數(shù)保護層的通孔和/或溝槽；在所述通孔和/或溝槽內(nèi)沉積銅層；進行化學(xué)機械研磨工藝，去除部分銅層和部分低介電常數(shù)保護層，剩余的低介電常數(shù)保護層的厚度范圍為50～150埃。本發(fā)明減少了化學(xué)機械研磨中產(chǎn)生的缺陷，增強了低介電常數(shù)保護層與上層的刻蝕停止層之間的粘附力，避免在后續(xù)封裝中的誘導(dǎo)應(yīng)力引起熱機械失效，同時改善了可靠性。
文檔編號H01L21/768GK102324401SQ20111030112
公開日2012年1月18日 申請日期2011年9月28日 優(yōu)先權(quán)日2011年9月28日
發(fā)明者謝欣云, 陳玉文, 黃曉櫓 申請人:上海華力微電子有限公司