專利名稱：一種嵌入式閃存的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種嵌入式閃存的制作方法。
背景技術(shù)：
存儲(chǔ)器用于存儲(chǔ)大量數(shù)字信息，最近據(jù)調(diào)查顯示，在世界范圍內(nèi)，存儲(chǔ)器芯片大約占了半導(dǎo)體交易的30%，多年來(lái)，工藝技術(shù)的進(jìn)步和市場(chǎng)需求催生越來(lái)越多高密度的各種類型存儲(chǔ)器，如RAM(隨機(jī)存儲(chǔ)器)、DRAM(動(dòng)態(tài)隨機(jī)存儲(chǔ)器)和FRAM(鐵電存儲(chǔ)器)等，其中，閃存存儲(chǔ)器即FLASH以及成為非易失性半導(dǎo)體存儲(chǔ)技術(shù)的主流，在各種各樣的FLASH器件中，嵌入式閃存是片上系統(tǒng)(SOC)的一種，在一片集成電路內(nèi)同時(shí)集成邏輯電路模塊和閃存電路模塊，在智能卡、微控制器等產(chǎn)品中有廣泛的用途。在集成電路內(nèi)制作邏輯電路模塊和閃存電路模塊的過程中，圖IA IE為現(xiàn)有技術(shù)中嵌入式閃存制作方法所對(duì)應(yīng)的剖面結(jié)構(gòu)示意圖。參照?qǐng)D1A，首先將半導(dǎo)體襯底10按形成功能分別劃分為閃存區(qū)域11和邏輯區(qū)域12，在半導(dǎo)體襯底10上依次形成二氧化硅層 121、浮柵多晶硅層122以及第一氮化硅層123，在所述邏輯區(qū)域12內(nèi)采用光刻形成淺溝槽 124，如圖IA IE所示，所述閃存區(qū)域11沿Y軸剖面，所述邏輯區(qū)域12沿X軸剖面，沿Y 軸剖面的所述閃存區(qū)域11中并未示出淺溝槽，但在閃存區(qū)域11內(nèi)確有淺溝槽，對(duì)此，本領(lǐng)域普通技術(shù)人員應(yīng)該知曉；參照?qǐng)D1B，在所述淺溝槽124內(nèi)填充絕緣物，以形成淺溝槽隔離 125，形成淺溝槽隔離125后，第一氮化硅層123的作用已完成，需要去除。由于去除了第一氮化硅層123，淺溝槽隔離125的表面高于浮柵多晶硅層122的表面，高度差為500A 600A ；參照?qǐng)D1C，在浮柵多晶硅層122以及淺溝槽隔離125上沉積第二氮化硅層126，使閃存區(qū)域11進(jìn)行離子注入以及在凹槽127內(nèi)形成浮柵極側(cè)墻127’的過程中，所述第二氮化硅層126能夠作為硬掩膜保護(hù)所述邏輯區(qū)域12不受影響。在邏輯區(qū)域12中，由于淺溝槽隔離125的表面高于浮柵多晶硅層122的表面，因此，覆蓋在淺溝槽隔離125上的第二氮化硅比覆蓋在浮柵多晶硅層122上的第二氮化硅高，高度差為500A 600A，即在邏輯區(qū)域12 內(nèi)第二氮化硅層126對(duì)應(yīng)浮柵多晶硅的部分可以形成淺凹槽128 ；參照?qǐng)D1D，在第二氮化硅層1 上沉積有源多晶硅層129，使有源多晶硅能夠填充所述凹槽127，以形成源極；參照?qǐng)D 1E,在邏輯區(qū)域12內(nèi)第二氮化硅層1 具有淺凹槽128，淺凹槽128內(nèi)填充有500A 600A 的有源多晶硅，因此采用化學(xué)機(jī)械研磨對(duì)有源多晶硅層1 進(jìn)行平坦化處理時(shí)，淺凹槽1 內(nèi)的有源多晶硅不容易去除，對(duì)邏輯區(qū)域12進(jìn)行進(jìn)一步制程時(shí)，采用濕法刻蝕去除第二氮化硅層126，在采用濕法刻蝕去除第二氮化硅層126的過程中，殘留在淺凹槽128內(nèi)的有源多晶硅會(huì)對(duì)去除第二氮化硅層126造成不良影響。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供了一種嵌入式閃存的制作方法，以解決殘余的有源多晶硅導(dǎo)致氮化硅層難以去除的問題。為了解決上述技術(shù)問題，本發(fā)明的技術(shù)方案是提供了一種嵌入式閃存的制作方法，包括將半導(dǎo)體襯底劃分為閃存區(qū)域和邏輯區(qū)域，在所述半導(dǎo)體襯底上依次形成二氧化硅層、浮柵多晶硅層以及第一氮化硅層，在所述邏輯區(qū)域和所述閃存區(qū)域內(nèi)分別形成淺溝槽；在所述淺溝槽內(nèi)填充絕緣物，以形成淺溝槽隔離；在所述第一氮化硅層以及所述淺溝槽隔離上形成第二氮化硅層；在所述閃存區(qū)域形成凹槽；在所述第二氮化硅層上沉積有源多晶硅層，以在所述凹槽內(nèi)形成源極；采用化學(xué)機(jī)械研磨平坦化處理所述有源多晶硅層； 采用濕法刻蝕去除所述第一氮化硅層和所述第二氮化硅層；去除所述邏輯區(qū)域的所述浮柵多晶硅層，在所述邏輯區(qū)域形成CMOS結(jié)構(gòu)，在所述閃存區(qū)域形成字線。進(jìn)一步的，在所述凹槽側(cè)壁上形成浮柵極側(cè)墻，在所述浮柵極側(cè)墻內(nèi)形成源級(jí)。進(jìn)一步的，所述第一氮化硅層的厚度為800A 900A。進(jìn)一步的，所述第二氮化硅層的厚度為3700A 3800A。進(jìn)一步的，所述有源多晶硅層的厚度為1800A 1950A。進(jìn)一步的，所述第一氮化硅層表面比所述淺溝槽隔離的表面高。進(jìn)一步的，所述第一氮化硅層表面比所述淺溝槽隔離的表面高200A 250A。本發(fā)明提供的嵌入式閃存的制作方法，在淺溝槽隔離形成后保留了第一氮化硅層，消除了由于淺溝槽隔離與浮柵多晶硅層之間的高度差所形成的第二氮化硅層具有的淺凹槽，從而避免了淺凹槽內(nèi)殘留的有源多晶硅致使第二氮化硅層不易去除的弊端。本發(fā)明提供的嵌入式閃存的制作方法，保留第一氮化硅層而與之后的第二氮化硅層一起去除，節(jié)約了工藝制程的步驟，并且由于第二氮化硅層不具有可以殘留有源多晶硅的淺凹槽，從而提高了去除第二氮化硅層的效率。


圖IA IE為現(xiàn)有技術(shù)中嵌入式閃存制作方法所對(duì)應(yīng)的剖面結(jié)構(gòu)示意圖；圖2是本發(fā)明實(shí)施例提供的嵌入式閃存的制作方法的步驟流程圖；圖3A 3E為本發(fā)明實(shí)施例提供的嵌入式閃存制作方法所對(duì)應(yīng)的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明提出的一種嵌入式閃存的制作方法作進(jìn)一步詳細(xì)說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比率，僅用于方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。本發(fā)明的核心思想在于，提供的嵌入式閃存的制作方法，在淺溝槽隔離形成后保留了第一氮化硅層，消除了由于淺溝槽隔離與浮柵多晶硅層之間的高度差所形成的第二氮化硅層具有的淺凹槽，從而避免了淺凹槽內(nèi)殘留的有源多晶硅致使第二氮化硅層不易去除的弊端。本發(fā)明提供的嵌入式閃存的制作方法，保留第一氮化硅層而與之后的第二氮化硅層一起去除，節(jié)約了工藝制程的步驟，并且由于第二氮化硅層不具有可以殘留有源多晶硅的淺凹槽，從而提高了去除第二氮化硅層的效率。圖2是本發(fā)明實(shí)施例提供的嵌入式閃存的制作方法的步驟流程圖。參照?qǐng)D2，提供的一種嵌入式閃存的制作方法，包括
S21、將半導(dǎo)體襯底劃分為閃存區(qū)域和邏輯區(qū)域，在所述半導(dǎo)體襯底上依次形成二氧化硅層、浮柵多晶硅層以及第一氮化硅層，在所述邏輯區(qū)域和所述閃存區(qū)域內(nèi)分別形成淺 溝槽；S22、在所述淺溝槽內(nèi)填充絕緣物，以形成淺溝槽隔離；S23、在所述第一氮化硅層以及所述淺溝槽隔離上形成第二氮化硅層；S24、在所述閃存區(qū)域形成凹槽；S25、在所述第二氮化硅層上沉積有源多晶硅層，以在所述凹槽內(nèi)形成源極；S26、采用化學(xué)機(jī)械研磨平坦化處理所述有源多晶硅層；S27、采用濕法刻蝕去除所述第一氮化硅層和所述第二氮化硅層；S28、去除所述邏輯區(qū)域的所述浮柵多晶硅層，在所述邏輯區(qū)域形成CMOS結(jié)構(gòu)，在所述閃存區(qū)域形成字線。下面將結(jié)合剖面結(jié)構(gòu)示意圖對(duì)本發(fā)明的嵌入式閃存的制作方法進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。圖3A 3E為本發(fā)明實(shí)施例提供的嵌入式閃存制作方法所對(duì)應(yīng)的剖面結(jié)構(gòu)示意圖。參照?qǐng)D3A并結(jié)合步驟S21，將半導(dǎo)體襯底30劃分為閃存區(qū)域31和邏輯區(qū)域32，在所述半導(dǎo)體襯底30上依次形成二氧化硅層321、浮柵多晶硅層322、第一氮化硅層323以及光刻膠層，利用光刻膠層對(duì)第一氮化硅層323、浮柵多晶硅層322、二氧化硅層321以及半導(dǎo)體襯底30進(jìn)行光刻，在所述邏輯區(qū)域32和閃存區(qū)域31內(nèi)分別形成淺溝槽324，光刻完成后去除光刻膠層。如圖3A 3E所示，所述閃存區(qū)域31沿Y軸剖面，所述邏輯區(qū)域32沿X軸剖面，沿Y軸剖面的所述閃存區(qū)域31中并未示出淺溝槽，但在閃存區(qū)域31內(nèi)確有淺溝槽，對(duì)此，本領(lǐng)域普通技術(shù)人員應(yīng)該知曉。參照?qǐng)D;3B并結(jié)合步驟S22，在所述淺溝槽324內(nèi)填充絕緣物，在本實(shí)施例中，所述絕緣物為二氧化硅，以形成淺溝槽隔離325，保留作為刻蝕停止層的第一氮化硅層323。利用化學(xué)機(jī)械掩膜對(duì)填充的絕緣物進(jìn)行平坦化，去除第一氮化硅層323上的絕緣物，形成的淺溝槽隔離325表面比第一氮化硅層323的表面略低，在本實(shí)施例中，淺溝槽隔離325表面與第一氮化硅層323的表面之間的高度差為200A 250A。參照?qǐng)D3C，并結(jié)合步驟S23和步驟S24，在所述第一氮化硅層323以及所述淺溝槽隔離325上形成第二氮化硅層326，在本實(shí)施例中，所述形成的第一氮化硅層323的厚度為 800A 900A，所形成的第二氮化硅層326的厚度為3700A 3800A。所形成的第二氮化硅層3 表面并不平整，第二氮化硅層3 表面的最高處與最低處具有200A 250A的高度差，在所述閃存區(qū)域31形成凹槽327，并進(jìn)行離子注入以及在凹槽327內(nèi)形成浮柵極側(cè)墻 327’，在該過程中，所述第二氮化硅層326能夠作為硬掩膜保護(hù)邏輯區(qū)域32不受影響。參照?qǐng)D3D并結(jié)合步驟S25，在所述第二氮化硅層3 上沉積有源多晶硅層329，以在所述凹槽327內(nèi)形成源極。參照?qǐng)D3E并結(jié)合步驟S26、步驟S27以及步驟S28，采用化學(xué)機(jī)械研磨平坦化處理所述有源多晶硅層329，由于第二氮化硅層3 表面具有的高度差很小，在本實(shí)施例中為 200A 250A，因此在平坦化處理有源多晶硅層329時(shí)，位于第二氮化硅層3 表面最低處的有源多晶硅也能夠被去除。采用濕法刻蝕去除所述第一氮化硅層323和所述第二氮化硅
5層326，由于第二氮化硅層3 上沒有有源多晶硅的殘留，因此，濕法刻蝕能夠正常進(jìn)行。最后，去除所述邏輯區(qū)域32的所述浮柵多晶硅層322，在所述邏輯區(qū)域32形成 CMOS結(jié)構(gòu)，在所述閃存區(qū)域31形成字線，所述工藝方法，本領(lǐng)域普通技術(shù)人員已悉知，在此不再贅述。顯然，本領(lǐng)域的技術(shù)人員可以對(duì)發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種嵌入式閃存的制作方法，其特征在于，包括將半導(dǎo)體襯底劃分為閃存區(qū)域和邏輯區(qū)域，在所述半導(dǎo)體襯底上依次形成二氧化硅層、浮柵多晶硅層以及第一氮化硅層，在所述邏輯區(qū)域和所述閃存區(qū)域內(nèi)分別形成淺溝槽；在所述淺溝槽內(nèi)填充絕緣物，以形成淺溝槽隔離；在所述第一氮化硅層以及所述淺溝槽隔離上形成第二氮化硅層；在所述閃存區(qū)域形成凹槽；在所述第二氮化硅層上沉積有源多晶硅層，以在所述凹槽內(nèi)形成源極；采用化學(xué)機(jī)械研磨平坦化處理所述有源多晶硅層；采用濕法刻蝕去除所述第一氮化硅層和所述第二氮化硅層；去除所述邏輯區(qū)域的所述浮柵多晶硅層，在所述邏輯區(qū)域形成CMOS結(jié)構(gòu)，在所述閃存區(qū)域形成字線。
2.根據(jù)權(quán)利要求1所述的嵌入式閃存的制作方法，其特征在于，在所述凹槽側(cè)壁上形成浮柵極側(cè)墻，在所述浮柵極側(cè)墻內(nèi)形成源級(jí)。
3.根據(jù)權(quán)利要求1所述的嵌入式閃存的制作方法，其特征在于，所述第一氮化硅層的厚度為800A 900A。
4.根據(jù)權(quán)利要求1所述的嵌入式閃存的制作方法，其特征在于，所述第二氮化硅層的厚度為3700A 3800A。
5.根據(jù)權(quán)利要求1所述的嵌入式閃存的制作方法，其特征在于，所述有源多晶硅層的厚度為1800A 1950A。
6.根據(jù)權(quán)利要求1所述的嵌入式閃存的制作方法，其特征在于，所述第一氮化硅層表面比所述淺溝槽隔離的表面高。
7.根據(jù)權(quán)利要求1所述的嵌入式閃存的制作方法，其特征在于，所述第一氮化硅層表面比所述淺溝槽隔離的表面高200A 250A。
全文摘要
本發(fā)明提供了一種嵌入式閃存的制作方法，包括將半導(dǎo)體襯底劃分為閃存區(qū)域和邏輯區(qū)域，在半導(dǎo)體襯底上依次形成二氧化硅層、浮柵多晶硅層以及第一氮化硅層，在邏輯區(qū)域和閃存區(qū)域內(nèi)分別形成淺溝槽；在淺溝槽內(nèi)填充絕緣物，以形成淺溝槽隔離；在第一氮化硅層以及淺溝槽隔離上形成第二氮化硅層；在閃存區(qū)域形成凹槽；在第二氮化硅層上沉積有源多晶硅層，以在凹槽內(nèi)形成源極；采用化學(xué)機(jī)械研磨平坦化處理所述有源多晶硅層；采用濕法刻蝕去除第一氮化硅層和第二氮化硅層；去除邏輯區(qū)域的浮柵多晶硅層，在邏輯區(qū)域形成CMOS結(jié)構(gòu)，在閃存區(qū)域形成字線。本發(fā)明提供的嵌入式閃存的制作方法，節(jié)約了工藝制程的步驟，提高了去除第二氮化硅層的效率。
文檔編號(hào)H01L21/762GK102361021SQ20111030125
公開日2012年2月22日 申請(qǐng)日期2011年9月28日 優(yōu)先權(quán)日2011年9月28日
發(fā)明者于濤, 李冰寒, 江紅, 王哲獻(xiàn), 胡勇, 高超 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司