專利名稱：Ldmos晶體管及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及雙擴(kuò)散金屬氧化物半導(dǎo)體領(lǐng)域(DMOS)，尤其是涉及一種LDOMS晶體管及其制作方法。
背景技術(shù)：
在功率應(yīng)用中，由于DMOS (double-diffused metal-oxi de-semi conductor)技術(shù)采用垂直器件結(jié)構(gòu)(如垂直NPN雙極晶體管)，因此具有很多優(yōu)點(diǎn)，包括高電流驅(qū)動(dòng)能力、低導(dǎo)通電阻和高擊穿電壓等，專利號(hào)為200810103337的文件公開(kāi)了一種耐高壓的DMOS晶體管。DMOS晶體管主要有兩種類型，垂直雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管VDMOSFET (vertical double-diffused M0SFET)和橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管 LDM0SFET(lateral double-dif fused M0SFET)。與常見(jiàn)的場(chǎng)效應(yīng)晶體管相比，LDMOS晶體管在關(guān)鍵的器件特性方面，如增益、線性度、開(kāi)關(guān)性能、散熱性能以及減少級(jí)數(shù)等方面具有明顯的優(yōu)勢(shì)，因此得到了廣泛應(yīng)用。其中，擊穿電壓是LDMOS晶體管的一個(gè)重要的考量參數(shù)。現(xiàn)有技術(shù)中一種常見(jiàn)的N型LDMOS(橫向雙擴(kuò)散金屬氧化物半導(dǎo)體)結(jié)構(gòu)如圖1所示在P型半導(dǎo)體襯底上設(shè)有相互分離的P型阱1、N型漂移區(qū)2。其中，P型阱I內(nèi)設(shè)有晶體管的源區(qū)3，源區(qū)3是由兩次離子注入形成，一次離子注入是注入濃度較高的砷(As)，另一次離子注入是注入離子濃度較低的硼(B)，離子注入過(guò)后再進(jìn)行一個(gè)高溫推進(jìn)過(guò)程，由于硼比砷擴(kuò)散速度快，源區(qū)3中的輕摻雜區(qū)域在水平方向(圖示方向)上比重?fù)诫s區(qū)域擴(kuò)散得更遠(yuǎn)。作為P型半導(dǎo)體襯底的接出`端，源區(qū)3的遠(yuǎn)離N型漂移區(qū)2的一側(cè)設(shè)有P型重?fù)诫s有源區(qū)4。N型漂移區(qū)2的摻雜濃度較低，因此，當(dāng)LDMOS晶體管接高壓時(shí)能承受較高的電壓。N型漂移區(qū)2內(nèi)設(shè)有晶體管的漏區(qū)5，漏區(qū)5可以是由兩次N型離子注入(一次低濃度離子注入、一次高濃度離子注入)或一次N型離子注入(高濃度離子注入)形成。N型漂移區(qū)2內(nèi)靠近源區(qū)3的一側(cè)設(shè)有一個(gè)STI (Shallow Trench Isolation,淺溝槽隔離區(qū))結(jié)構(gòu)6。P型半導(dǎo)體襯底上設(shè)有晶體管的柵極，柵極包括形成在P型半導(dǎo)體襯底上的柵氧化層8、柵氧化層8上的多晶硅柵9，柵極的兩側(cè)形成有側(cè)墻10。柵極位于晶體管的源區(qū)3、漏區(qū)5之間，且柵極在水平方向(圖示方向)上延伸至STI結(jié)構(gòu)6、源區(qū)3的上方，所述柵極在水平方向上(圖示方向)與源區(qū)3、STI結(jié)構(gòu)6存在交疊。與源區(qū)3相比，漏區(qū)5更遠(yuǎn)離柵極，因此漏區(qū)5端具有更高的擊穿電壓。為了增加上述LDMOS晶體管的擊穿電壓，本領(lǐng)域技術(shù)人員能想到的做法之一是增加STI結(jié)構(gòu)在水平方向(圖示方向)上的寬度尺寸，以使該結(jié)構(gòu)能分擔(dān)高壓電路中更多的電壓，從而增加LDMOS晶體管的擊穿電壓。但在實(shí)際生產(chǎn)過(guò)程中會(huì)發(fā)現(xiàn)這樣的做法并不能提高LDMOS晶體管的擊穿電壓，甚至在某些情況下這樣的做法會(huì)減小LDMOS晶體管的擊穿電壓。

發(fā)明內(nèi)容
本發(fā)明要解決的問(wèn)題是提供一種能具有較大擊穿電壓的LDMOS晶體管，所述LDMOS晶體管的形成方法與現(xiàn)有晶體管的制程兼容，不需增加額外的制作工藝。為解決上述問(wèn)題，本發(fā)明提供了一種LDMOS晶體管，包括半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)設(shè)有漂移區(qū)、與所述漂移區(qū)存在間距的阱區(qū)；位于所述阱區(qū)內(nèi)的源區(qū)；位于所述漂移區(qū)內(nèi)的漏區(qū)、至少兩個(gè)STI結(jié)構(gòu)，所述STI結(jié)構(gòu)均位于所述漏區(qū)與所述源區(qū)之間，距離所述漏區(qū)最遠(yuǎn)的STI結(jié)構(gòu)與所述漂移區(qū)的遠(yuǎn)離所述漏區(qū)的一側(cè)存在間距；位于所述半導(dǎo)體襯底上的柵極，所述柵極的一側(cè)延伸至所述源區(qū)上方，另一側(cè)延伸至靠近所述源區(qū)的STI結(jié)構(gòu)的上方?？蛇x的，所述阱區(qū)內(nèi)設(shè)有與所述源區(qū)接觸的摻雜區(qū)，所述摻雜區(qū)設(shè)在所述源區(qū)的遠(yuǎn)離所述柵極的一側(cè)?？蛇x的，所述源區(qū)包括輕摻雜區(qū)域、重?fù)诫s區(qū)域，所述輕摻雜區(qū)域位于所述重?fù)诫s區(qū)域上方，所述輕摻雜區(qū)域與所述阱區(qū)的靠近所述漂移區(qū)的一側(cè)存在間距。

可選的，所述漏區(qū)僅包括重?fù)诫s區(qū)域?？蛇x的，所述STI結(jié)構(gòu)的數(shù)量為兩個(gè)。可選的，相鄰的所述STI結(jié)構(gòu)之間存在間距?？蛇x的，所述漂移區(qū)的摻雜類型與所述半導(dǎo)體襯底的摻雜類型相反。可選的，所述阱區(qū)的摻雜類型與所述半導(dǎo)體襯底的摻雜類型相同?？蛇x的，所述摻雜區(qū)的摻雜類型與所述半導(dǎo)體襯底的摻雜類型相同。為解決上述問(wèn)題，本發(fā)明還提供了一種LDMOS晶體管的制作方法，包括以下制作步驟在半導(dǎo)體襯底內(nèi)形成至少兩個(gè)STI結(jié)構(gòu)，相鄰的所述STI結(jié)構(gòu)之間存在間距；在所述半導(dǎo)體襯底上形成圖形化光刻膠，進(jìn)行第一次離子注入以形成漂移區(qū)，使所述STI結(jié)構(gòu)均設(shè)在所述漂移區(qū)內(nèi)，靠近所述漂移區(qū)其中一側(cè)的STI結(jié)構(gòu)與所述漂移區(qū)的其中一側(cè)存在間距；在所述半導(dǎo)體襯底上形成圖形化光刻膠，進(jìn)行第二次離子注入以形成阱區(qū)，所述阱區(qū)與所述漂移區(qū)之間存在間距；在所述半導(dǎo)體襯底上形成柵極，所述柵極的一側(cè)延伸至靠近所述柵極的STI結(jié)構(gòu)的上方，另一側(cè)延伸至所述阱區(qū)的上方；在所述半導(dǎo)體襯底上形成圖形化光刻膠，進(jìn)行第三次離子注入以形成所述源區(qū)或所述漏區(qū)的輕摻雜區(qū)域；在所述柵極的兩側(cè)形成側(cè)墻；在所述半導(dǎo)體襯底上形成圖形化光刻膠，進(jìn)行第四次離子注入以形成源區(qū)的重?fù)诫s區(qū)域、漏區(qū)的重?fù)诫s區(qū)域。可選的，在所述進(jìn)行第三次離子注入步驟中形成的是所述源區(qū)的輕摻雜區(qū)域。可選的，上述制作方法另包括在所述半導(dǎo)體襯底上形成圖形化光刻膠，進(jìn)行第五次離子注入以在所述源區(qū)的遠(yuǎn)離所述柵極的一側(cè)形成摻雜區(qū)，所述摻雜區(qū)與所述源區(qū)接觸?？蛇x的，所述第一次離子注入、第三次離子注入、第四次離子注入的摻雜類型與所述半導(dǎo)體襯底的摻雜類型相反，所述第二次離子注入、第五次離子注入的摻雜類型與所述半導(dǎo)體襯底的摻雜類型相同。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)LDMOS晶體管中設(shè)置多個(gè)STI結(jié)構(gòu)，有效提高了擊穿電壓，避免了 STI結(jié)構(gòu)寬度尺寸擴(kuò)大時(shí)其底部中央?yún)^(qū)域突起；在現(xiàn)有LDMOS晶體管制作工藝的基礎(chǔ)上，本發(fā)明中LDMOS晶體管的制作沒(méi)有增加額外的制造工藝，降低了制作的復(fù)雜程度；形成多個(gè)STI結(jié)構(gòu)之后，后續(xù)的制作工藝不需變更，避免了影響位于同一半導(dǎo)體襯底上的其他器件某些特性的可能；也能避免影響該晶體管本身的一些特性。



圖1是現(xiàn)有技術(shù)中一種常見(jiàn)N型LDMOS晶體管的結(jié)構(gòu)示意圖。圖2是當(dāng)LDMOS晶體管中的STI結(jié)構(gòu)寬度尺寸擴(kuò)大時(shí)STI結(jié)構(gòu)的形貌圖。圖3是本發(fā)明LDMOS晶體管實(shí)施例中LDMOS晶體管的結(jié)構(gòu)示意圖。圖4是本發(fā)明LDMOS晶體管的制作方法中LDMOS晶體管的制作流程圖。圖5至圖11是圖4所示LDMOS晶體管的制作過(guò)程中LDMOS晶體管的結(jié)構(gòu)示意圖。
具體實(shí)施例方式為了提高LDMOS晶體管的擊穿電壓，本領(lǐng)域技術(shù)人員能想到的做法之一是增加晶體管源區(qū)、漏區(qū)之間的STI結(jié)構(gòu)的寬度尺寸，但在實(shí)際的晶體管制作過(guò)程中會(huì)發(fā)現(xiàn)這一做法并不能達(dá)到增加晶體管擊穿電壓的目的。相反，在某些情況下這一做法甚至?xí)档途w管的擊穿電壓。因而，技術(shù)人員不得不從其它角度，如更換填充STI結(jié)構(gòu)的材料、增加器件整體的尺寸來(lái)提高LDMOS晶體管的擊穿電壓。發(fā)明人在實(shí)踐中發(fā)現(xiàn)產(chǎn)生這種現(xiàn)象(增加晶體管源區(qū)、漏區(qū)之間的STI結(jié)構(gòu)的寬度尺寸不能增加晶體管擊穿電壓)的原因是=STI結(jié)構(gòu)中的淺溝槽是經(jīng)過(guò)等離子體刻蝕工藝形成，在等離子體刻蝕的過(guò)程中，等離子體遇到傾斜的側(cè)壁會(huì)反彈并對(duì)淺溝槽的底部產(chǎn)生第二次離子轟擊，由于STI結(jié)構(gòu)的寬度尺寸較大，反彈的等離子體大多數(shù)只會(huì)落入淺溝槽底部的靠近所述側(cè)壁的區(qū)域，淺溝槽底部的中央?yún)^(qū)域不會(huì)落入反彈的等離子體，以致淺溝槽底部的靠近側(cè)壁的區(qū)域刻蝕較深，從而造成淺溝槽底部的靠近側(cè)壁的區(qū)域與中央?yún)^(qū)域刻蝕不均勻，這種后果具體的表現(xiàn)為淺溝槽底部的中央?yún)^(qū)域突起。如圖2所示，STI結(jié)構(gòu)14的底部中央?yún)^(qū)域141的高度值較小，靠近側(cè)壁的區(qū)域142高度較大，且兩者的高度差很大。由于STI結(jié)構(gòu)設(shè)在LDMOS晶體管的漂移區(qū)內(nèi)，集中在STI結(jié)構(gòu)底部中央?yún)^(qū)域的離子濃度較大，造成該區(qū)域的擊穿電壓較小，以致整個(gè)LDMOS晶體管的擊穿電壓減小。針對(duì)上述問(wèn)題，如果采取某些加工工藝來(lái)去除STI結(jié)構(gòu)底部的突起部分，不僅會(huì)增加額外的制造工藝，使制作周期延長(zhǎng)，而且會(huì)加大制作LDMOS晶體管的難度；實(shí)際生產(chǎn)過(guò)程中往往在一個(gè)半導(dǎo)體襯底上同時(shí)制作LDMOS晶體管及一些其他半導(dǎo)體器件，當(dāng)在整個(gè)制程中增加了額外的制造工藝時(shí)，會(huì)使后續(xù)的制作工藝隨作變更，而且在去除突起部分的過(guò)程中會(huì)因多種因素影響其他器件的某些特性；另一方面，即使去除了 STI結(jié)構(gòu)底部的突起部分，提高了擊穿電壓，但LDMOS晶體管的其他一些特性并不能得到保證，如STI結(jié)構(gòu)的隔尚效果。為此，本發(fā)明的目的是提供一種LDMOS晶體管，所述LDMOS晶體管的源區(qū)、漏區(qū)之間設(shè)有多個(gè)寬度尺寸較小的STI結(jié)構(gòu)，所述LDMOS晶體管在提高擊穿電壓的同時(shí)，其制程與現(xiàn)有的晶體管制程兼容，且不需增加額外的制作工藝。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開(kāi)的具體實(shí)施方式
的限制。如圖3所示，本發(fā)明提供的LDMOS晶體管包括P型半導(dǎo)體襯底11，P型半導(dǎo)體襯底11內(nèi)設(shè)有N型漂移區(qū)12，且為低濃度離子摻雜區(qū)域，該區(qū)域是高阻區(qū)，能承受較高的電壓。N型漂移區(qū)12內(nèi)設(shè)有漏區(qū)13、至少兩個(gè)STI結(jié)構(gòu)14，相鄰的STI結(jié)構(gòu)14之間存在一預(yù)設(shè)間距，所有STI結(jié)構(gòu)14位于漏區(qū)13的一側(cè)(圖中左側(cè))，距離漏區(qū)13最遠(yuǎn)的STI結(jié)構(gòu)14(圖中左側(cè))與N型漂移區(qū)12的遠(yuǎn)離漏區(qū)13的一側(cè)(圖中左側(cè))存在一預(yù)設(shè)間距LI，在實(shí)際制作過(guò)程中該間距可根據(jù)需要隨作調(diào)整，漏區(qū)13的摻雜類型為N型，且為高濃度離子摻雜區(qū)域。P型半導(dǎo)體襯底11內(nèi)設(shè)有阱區(qū)15，阱區(qū)15與N型漂移區(qū)12之間存在一預(yù)設(shè)間距L2。在實(shí)際制作過(guò)程中該間距L2可根據(jù)需要隨作調(diào)整，阱區(qū)15的作用是調(diào)整晶體管的開(kāi)啟電壓。在阱區(qū)15內(nèi)設(shè)有源區(qū)16，阱區(qū)15的摻雜類型為P型，且為中等濃度的離子摻雜區(qū)域，源區(qū)16的摻雜類型為N型。P型半導(dǎo)體襯底11上設(shè)有柵極，柵極的一側(cè)(圖中左側(cè))延伸至源區(qū)16的上方，柵極的另一側(cè)(圖中右側(cè))延伸至靠近源區(qū)16的STI結(jié)構(gòu)14(圖中左側(cè))的上方，所述柵極在水平方向(圖示方向)上分別與源區(qū)16、靠近源區(qū)16的STI結(jié)構(gòu)14存在交疊。其中，漏區(qū)13可以經(jīng)過(guò)兩次離子注入(先進(jìn)行低濃度離子注入、再進(jìn)行高濃度離子注入)形成，即包括漏區(qū)的輕摻雜區(qū)域、重?fù)诫s區(qū)域，漏區(qū)13也可以只經(jīng)一次離子注入(高濃度離子注入)形成，即僅包括漏區(qū)的重?fù)诫s區(qū)域，在本實(shí)施例中漏區(qū)13僅包括重?fù)诫s區(qū)域；源區(qū)16可以經(jīng)過(guò)兩次離子注入(先進(jìn)行低濃度離子注入、再進(jìn)行高濃度離子注入)形成，即包括源區(qū)的輕摻雜區(qū)域、重?fù)诫s區(qū)域，輕摻雜區(qū)域位于重?fù)诫s區(qū)域的上方，輕摻雜區(qū)域與阱區(qū)15的靠近柵極的一側(cè)(圖中右側(cè))存在一預(yù)設(shè)間距L3，這樣的雙摻雜結(jié)構(gòu)可以增加該晶體管在水平方向(圖示方向)的擊穿電壓；柵極包括位于P型半導(dǎo)體襯底11上方的柵氧化層19、位于柵氧化層19上方的多晶硅柵20。上述晶體管的阱區(qū)15內(nèi)還可以設(shè)有與源區(qū)16接觸的摻雜區(qū)18，摻雜區(qū)18設(shè)在源區(qū)16的遠(yuǎn)離柵極的一側(cè)(圖中左側(cè))，其作用是作為P型半導(dǎo)體襯底11的接出端。摻雜區(qū)18的摻雜類型為P型，且為高濃度離子摻雜區(qū)域。由上可知，通過(guò)在LDMOS晶體管的源區(qū)、漏區(qū)之間設(shè)置多個(gè)STI結(jié)構(gòu)，使所述STI結(jié)構(gòu)可以分擔(dān)更多的電壓，從而提高整 個(gè)LDMOS晶體管的擊穿電壓。需要說(shuō)明的是，STI結(jié)構(gòu)14的數(shù)量可以為兩個(gè)或以上，在器件尺寸允許的情況下其數(shù)量可以是多個(gè)，以提高其擊穿電壓，其具體的數(shù)量可以根據(jù)實(shí)際需求隨作調(diào)整，該數(shù)量并不受附圖的限制，不能以此對(duì)本發(fā)明的保護(hù)范圍構(gòu)成限制。另外需要說(shuō)明的是，上述實(shí)施例是以N型LDMOS晶體管為例，可以更改晶體管的摻雜類型以得到具有同樣結(jié)構(gòu)的P型LDMOS晶體管。圖4是介紹本發(fā)明中LDMOS晶體管的制作流程圖，圖5至圖11及圖3為L(zhǎng)DMOS晶體管在形成過(guò)程中LDMOS晶體管的結(jié)構(gòu)截面圖。下面將圖5至圖11及圖3分別與圖4結(jié)合起來(lái)進(jìn)一步說(shuō)明LDMOS晶體管的制作方法，以N型LDMOS晶體管為例，在實(shí)際應(yīng)用過(guò)程中也可以對(duì)其稍作對(duì)應(yīng)調(diào)整以得到P型LDMOS晶體管。需要說(shuō)明的是，提供這些附圖的目的是有助于理解本發(fā)明的實(shí)施例，而不應(yīng)解釋為對(duì)本發(fā)明的不當(dāng)?shù)南拗?。為了更清楚起?jiàn)，圖中所示尺寸并未按比例繪制，可能會(huì)作放大、縮小或其他改變。S1、在半導(dǎo)體襯底內(nèi)形成至少兩個(gè)STI結(jié)構(gòu)。在P型半導(dǎo)體襯底11上淀積一層氮化物，在氮化物上形成圖形化光刻膠，干法刻蝕掉氮化物及硅以在半導(dǎo)體襯底11內(nèi)形成淺溝槽，去掉光刻膠，用化學(xué)氣相沉積形成氧化硅層以填充所述淺溝槽，采用化學(xué)機(jī)械拋光平坦化所述氧化硅層直至露出所述氮化物層，這時(shí)氮化物充當(dāng)拋光阻擋層；去除氮化物，形成多個(gè)STI結(jié)構(gòu)14，形成的晶體管結(jié)構(gòu)如圖5所示。這里以制作兩個(gè)STI結(jié)構(gòu)為例，其寬度尺寸不大于現(xiàn)有技術(shù)中STI結(jié)構(gòu)的寬度尺寸，相鄰的STI結(jié)構(gòu)14之間存在一預(yù)設(shè)間距，為了使LDMOS晶體管尺寸盡可能小，根據(jù)LDMOS晶體管 所需的擊穿電壓，可以對(duì)相鄰STI結(jié)構(gòu)之間的間距作調(diào)整。S2、在半導(dǎo)體襯底上形成圖形化光刻膠，進(jìn)行第一次離子注入以形成漂移區(qū)，使STI結(jié)構(gòu)均設(shè)在漂移區(qū)內(nèi)，靠近漂移區(qū)其中一側(cè)的STI結(jié)構(gòu)與所述漂移區(qū)其中一側(cè)存在間距。在P型半導(dǎo)體襯底11上形成圖形化光刻膠，使STI結(jié)構(gòu)設(shè)置在P型半導(dǎo)體襯底11的沒(méi)有被光刻膠覆蓋的區(qū)域內(nèi)，進(jìn)行第一次離子注入以在沒(méi)有被光刻膠覆蓋的區(qū)域內(nèi)形成N型漂移區(qū)12，且使靠近漂移區(qū)12其中一側(cè)(圖中左側(cè))的STI結(jié)構(gòu)14與所述漂移區(qū)12其中一側(cè)(圖中左側(cè))存在一預(yù)設(shè)間距LI，去除光刻膠，形成的晶體管結(jié)構(gòu)如圖6所示。第一次離子注入的摻雜類型為N型摻雜，且為低濃度離子注入。S3、在半導(dǎo)體襯底上形成圖形化光刻膠，進(jìn)行第二次離子注入以形成阱區(qū)，阱區(qū)與漂移區(qū)之間存在一預(yù)設(shè)間距。在P型半導(dǎo)體襯底11上形成圖形化光刻膠，使N型漂移區(qū)12的上方被光刻膠覆蓋，進(jìn)行第二次離子注入以在沒(méi)有被光刻膠覆蓋的區(qū)域形成阱區(qū)15，使阱區(qū)15與N型漂移區(qū)12之間存在一預(yù)設(shè)間距L2，去掉光刻膠，形成的晶體管結(jié)構(gòu)如圖7所示。第二次離子注入的摻雜類型為P型摻雜。需要說(shuō)明的是，在實(shí)際制作過(guò)程中S2、S3兩個(gè)步驟可以互換。S4、在半導(dǎo)體襯底上形成柵極，柵極的一側(cè)延伸至靠近柵極的STI結(jié)構(gòu)的上方，另一側(cè)延伸至阱區(qū)的上方。在P型半導(dǎo)體襯底11上熱氧化生長(zhǎng)一層?xùn)叛趸瘜?9，在柵氧化層19上淀積一層多晶硅20，在多晶硅20上形成一層抗反射涂層(ARC)，在抗反射涂層上形成圖形化光刻膠，干法刻蝕多晶硅20以形成多晶硅柵。柵極包括柵氧化層19、多晶硅20，形成的柵極一側(cè)(圖中右側(cè))延伸至靠近柵極的STI結(jié)構(gòu)14(圖中右側(cè))的上方，另一側(cè)(圖中左側(cè))延伸至阱區(qū)15的上方，去除光刻膠及下方的抗反射涂層，形成的晶體管結(jié)構(gòu)如圖8所示。S5、在半導(dǎo)體襯底上形成圖形化光刻膠，進(jìn)行第三次離子注入以形成源區(qū)或漏區(qū)的輕摻雜區(qū)域。在P型半導(dǎo)體襯底11上形成圖形化光刻膠，使阱區(qū)15的部分區(qū)域上方?jīng)]有被光刻膠覆蓋，進(jìn)行第三次離子注入以在沒(méi)有被光刻膠覆蓋的區(qū)域形成源區(qū)16的輕摻雜區(qū)域，也可同時(shí)使N型漂移區(qū)12的局部區(qū)域被光刻膠覆蓋，使沒(méi)有被光刻膠覆蓋的區(qū)域形成漏區(qū)13(結(jié)合圖11)的輕摻雜區(qū)域，去掉光刻膠。在本實(shí)施例中，所述第三次離子注入形成的是源區(qū)16的輕摻雜區(qū)域，形成的晶體管結(jié)構(gòu)如圖9所示。第三次離子注入的元素為硼(B)，且為低濃度離子注入。S6、在柵極的兩側(cè)形成側(cè)墻。在P型半導(dǎo)體襯底11上形成一層氧化硅21，干法刻蝕氧化硅21，殘余的氧化硅21在多晶硅柵20的兩側(cè)形成側(cè)墻21，形成的晶體管結(jié)構(gòu)如圖10所示。S7、在半導(dǎo) 體襯底上形成圖形化光刻膠，進(jìn)行第四次離子注入以形成源區(qū)的重?fù)诫s區(qū)域、漏區(qū)的重?fù)诫s區(qū)域。在P型半導(dǎo)體襯底11上形成圖形化光刻膠，使阱區(qū)15及N型漂移區(qū)12的部分區(qū)域上方被光刻膠覆蓋，以柵極及距離阱區(qū)15最遠(yuǎn)的STI結(jié)構(gòu)14(圖中右側(cè))為掩膜進(jìn)行第四次離子注入以在沒(méi)有被光刻膠覆蓋的區(qū)域形成源區(qū)16的重?fù)诫s區(qū)域、漏區(qū)13的重?fù)诫s區(qū)域，去掉光刻膠，形成的晶體管結(jié)構(gòu)如圖11所示。第四次離子注入的元素為砷(As)，且為高濃度離子注入。在制作過(guò)程中可使形成的源區(qū)的輕摻雜區(qū)域與阱區(qū)15的靠近柵極的一側(cè)(圖中右側(cè))存在一預(yù)設(shè)間距L3。S8、在半導(dǎo)體襯底上形成圖形化光刻膠，進(jìn)行第五次離子注入以在源區(qū)的遠(yuǎn)離柵極的一側(cè)形成摻雜區(qū)，摻雜區(qū)與源區(qū)接觸。在P型半導(dǎo)體襯底11上形成圖形化光刻膠，使阱區(qū)15的部分區(qū)域上方被光刻膠覆蓋，進(jìn)行第五次離子注入以在沒(méi)有被光刻膠覆蓋的區(qū)域形成摻雜區(qū)18，摻雜區(qū)18與源區(qū)16接觸，去掉光刻膠，形成的晶體管結(jié)構(gòu)如圖3所示。第五次離子注入的摻雜類型為P型摻雜，且為高濃度離子注入。本案的發(fā)明人對(duì)多種LDMOS晶體管結(jié)構(gòu)進(jìn)行了仿真試驗(yàn)，以驗(yàn)證本發(fā)明的效果。情形一、當(dāng)對(duì)LDMOS晶體管中STI結(jié)構(gòu)寬度尺寸進(jìn)行擴(kuò)大以提高其擊穿電壓時(shí)，且在STI結(jié)構(gòu)絕對(duì)理想(底部不存在凹凸不平的現(xiàn)象)的情況下，該晶體管的擊穿電壓為42. 2V。情形二、當(dāng)對(duì)LDMOS晶體管中的STI結(jié)構(gòu)寬度尺寸進(jìn)行擴(kuò)大并使其寬度尺寸與情形一中的寬度尺寸相等時(shí)，使STI結(jié)構(gòu)底部的位于中央?yún)^(qū)域的突起部分高度為500埃時(shí)，該晶體管的擊穿電壓為35. 6V。情形三、當(dāng)在LDMOS晶體管中設(shè)置兩個(gè)STI結(jié)構(gòu)時(shí)，并使兩個(gè)STI結(jié)構(gòu)的寬度尺寸與兩個(gè)STI結(jié)構(gòu)之間的間隙之和與情形一中的寬度尺寸相等，該晶體管的擊穿電壓為41. 5V，該數(shù)據(jù)約等于情形一中的數(shù)據(jù)，由此可看出本發(fā)明具有可行性。綜上所述，與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)LDMOS晶體管設(shè)置至少兩個(gè)STI結(jié)構(gòu)，有效提高了擊穿電壓，避免了 STI結(jié)構(gòu)寬度尺寸擴(kuò)大時(shí)其底部中央?yún)^(qū)域突起；在現(xiàn)有LDMOS晶體管制作工藝的基礎(chǔ)上，本發(fā)明中LDMOS晶體管的制作沒(méi)有增加額外的制造工藝，降低了制作的復(fù)雜程度；形成多個(gè)STI結(jié)構(gòu)之后，后續(xù)的制作工藝不需變更，避免了影響位于同一半導(dǎo)體襯底上的其他器件某些特性的可能；也能避免影響該晶體管本身的一些特性。本發(fā)明雖然已以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。`
權(quán)利要求
1.一種LDMOS晶體管，其特征在于，包括半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)設(shè)有漂移區(qū)、與所述漂移區(qū)存在間距的阱區(qū)；位于所述阱區(qū)內(nèi)的源區(qū)；位于所述漂移區(qū)內(nèi)的漏區(qū)、至少兩個(gè)STI結(jié)構(gòu)，所述STI結(jié)構(gòu)均位于所述漏區(qū)與所述源區(qū)之間，距離所述漏區(qū)最遠(yuǎn)的STI結(jié)構(gòu)與所述漂移區(qū)的遠(yuǎn)離所述漏區(qū)的一側(cè)存在間距；位于所述半導(dǎo)體襯底上的柵極，所述柵極的一側(cè)延伸至所述源區(qū)上方，另一側(cè)延伸至靠近所述源區(qū)的STI結(jié)構(gòu)的上方。
2.根據(jù)權(quán)利要求1所述的LDMOS晶體管，其特征在于，所述阱區(qū)內(nèi)設(shè)有與所述源區(qū)接觸的摻雜區(qū)，所述摻雜區(qū)設(shè)在所述源區(qū)的遠(yuǎn)離所述柵極的一側(cè)。
3.根據(jù)權(quán)利要求1所述的LDMOS晶體管，其特征在于，所述源區(qū)包括輕摻雜區(qū)域、重?fù)诫s區(qū)域，所述輕摻雜區(qū)域位于所述重?fù)诫s區(qū)域上方，所述輕摻雜區(qū)域與所述阱區(qū)的靠近所述漂移區(qū)的一側(cè)存在間距。
4.根據(jù)權(quán)利要求1所述的LDMOS晶體管，其特征在于，所述漏區(qū)僅包括重?fù)诫s區(qū)域。
5.根據(jù)權(quán)利要求1所述的LDMOS晶體管，其特征在于，所述STI結(jié)構(gòu)的數(shù)量為兩個(gè)。
6.根據(jù)權(quán)利要求1所述的LDMOS晶體管，其特征在于，相鄰的所述STI結(jié)構(gòu)之間存在間距。
7.根據(jù)權(quán)利要求1所述的LDMOS晶體管，其特征在于，所述漂移區(qū)的摻雜類型與所述半導(dǎo)體襯底的摻雜類型相反。
8.根據(jù)權(quán)利要求1所述的LDMOS晶體管，其特征在于，所述阱區(qū)的摻雜類型與所述半導(dǎo)體襯底的摻雜類型相同。
9.根據(jù)權(quán)利要求2所述的LDMOS晶體管，其特征在于，所述摻雜區(qū)的摻雜類型與所述半導(dǎo)體襯底的摻雜類型相同。
10.一種LDMOS晶體管的制作方法，其特征在于，包括以下制作步驟在半導(dǎo)體襯底內(nèi)形成至少兩個(gè)STI結(jié)構(gòu)，相鄰的所述STI結(jié)構(gòu)之間存在間距；在所述半導(dǎo)體襯底上形成圖形化光刻膠，進(jìn)行第一次離子注入以形成漂移區(qū)，使所述STI結(jié)構(gòu)均設(shè)在所述漂移區(qū)內(nèi)，靠近所述漂移區(qū)其中一側(cè)的STI結(jié)構(gòu)與所述漂移區(qū)其中一側(cè)存在間距；在所述半導(dǎo)體襯底上形成圖形化光刻膠，進(jìn)行第二次離子注入以形成阱區(qū)，所述阱區(qū)與所述漂移區(qū)之間存在間距；在所述半導(dǎo)體襯底上形成柵極，所述柵極的一側(cè)延伸至靠近所述柵極的STI結(jié)構(gòu)的上方，另一側(cè)延伸至所述阱區(qū)的上方；在所述半導(dǎo)體襯底上形成圖形化光刻膠，進(jìn)行第三次離子注入以形成所述源區(qū)或所述漏區(qū)的輕摻雜區(qū)域；在所述柵極的兩側(cè)形成側(cè)墻；在所述半導(dǎo)體襯底上形成圖形化光刻膠，進(jìn)行第四次離子注入以形成源區(qū)的重?fù)诫s區(qū)域、漏區(qū)的重?fù)诫s區(qū)域。
11.根據(jù)權(quán)利要求10所述的制作方法，其特征在于，在所述進(jìn)行第三次離子注入步驟中形成的是所述源區(qū)的輕摻雜區(qū)域。
12.根據(jù)權(quán)利要求10所述的制作方法，其特征在于，另包括在所述半導(dǎo)體襯底上形成圖形化光刻膠，進(jìn)行第五次離子注入以在所述源區(qū)的遠(yuǎn)離所述柵極的一側(cè)形成摻雜區(qū)，所述摻雜區(qū)與所述源區(qū)接觸。
13.根據(jù)權(quán)利要求10所述的制作方法，其特征在于，所述第一次離子注入、第三次離子注入、第四次離子注入的摻雜類型與所述半導(dǎo)體襯底的摻雜類型相反，所述第二次離子注入、第五次離子注入的摻雜類型與所述半導(dǎo)體襯底的摻雜類型相同。
全文摘要
本發(fā)明提供了一種LDMOS晶體管及其制作方法，通過(guò)在其源區(qū)、漏區(qū)之間設(shè)置多個(gè)STI結(jié)構(gòu)，提高了晶體管的擊穿電壓，避免了STI結(jié)構(gòu)寬度尺寸擴(kuò)大時(shí)其底部中央?yún)^(qū)域突起的問(wèn)題；在現(xiàn)有LDMOS晶體管制作工藝的基礎(chǔ)上，本發(fā)明中LDMOS晶體管的制作沒(méi)有增加額外的制造工藝，降低了制作的復(fù)雜程度；形成多個(gè)STI結(jié)構(gòu)之后，后續(xù)的制作工藝不需變更，避免了影響位于同一半導(dǎo)體襯底上的其他器件某些特性的可能；也能避免影響該晶體管本身的一些特性。
文檔編號(hào)H01L29/78GK103050528SQ20111031540
公開(kāi)日2013年4月17日 申請(qǐng)日期2011年10月17日 優(yōu)先權(quán)日2011年10月17日
發(fā)明者曹國(guó)豪, 鄭大燮 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司