專利名稱：Cmos晶體管及制作方法、nmos晶體管及制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造領(lǐng)域，尤其涉及一種CMOS晶體管及制作方法、NMOS晶體管及制作方法。
背景技術(shù)：
集成電路尤其超大規(guī)模集成電路的主要器件是金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(M0S晶體管)。自MOS晶體管發(fā)明以來，其幾何尺寸按照摩爾定律一直在不斷縮小，目前其特征尺寸發(fā)展已進(jìn)入45納米范圍，在此尺度下，各種因?yàn)槠骷奈锢順O限所帶來的二級(jí)效應(yīng)逐漸不可避免，器件的特征尺寸按比例縮小變得越來越困難。其中，在MOS晶體管器件及其電路制造領(lǐng)域，最具挑戰(zhàn)性的是傳統(tǒng)CMOS工藝在器件按比例縮小過程中由于多晶硅、SiO2或者SiON柵介質(zhì)層厚度減小所帶來的從柵極向襯底的漏電流問題。當(dāng)前在CMOS工藝中已提出的解決方法是，采用高K(介電常數(shù))柵介質(zhì)材料代替?zhèn)鹘y(tǒng)的SiO2柵介質(zhì)，并使用金 屬作為柵電極與之匹配以避免柵極損耗以及硼滲透所導(dǎo)致的漏電流問題。目前高K柵介質(zhì)材料的研究已經(jīng)較為成熟，多選用鉿基材料(如HfO2等)，而位于柵介質(zhì)層上的柵電極的材料選擇及其制備工藝尚不成熟。目前現(xiàn)有的一種金屬柵電極的制備技術(shù)為使用功函數(shù)可調(diào)的兩種金屬，分別作為CMOS工藝中NMOS晶體管以及PMOS晶體管的柵電極，這樣形成的CMOS器件因?yàn)榫邆涓鼉?yōu)異的器件性能，且易于與現(xiàn)有的CMOS工藝兼容而被業(yè)界所廣泛接受。現(xiàn)有技術(shù)中金屬柵極的制作方法主要分為先柵極(Gate-first)和后柵極(Gate-last)兩種。其中，后柵極制作工藝比較復(fù)雜，且芯片的管芯密度同等條件下要比先柵極制作工藝低，具體可參考美國專利US6586288公開的一種CMOS工藝中金屬柵電極的形成方法。而先柵極制作工藝的關(guān)鍵問題在于控制PMOS晶體管的門限電壓。通過使晶體管的金屬柵極處于各自的功函數(shù)范圍內(nèi)，最終可以使得晶體管達(dá)到其預(yù)期的門限電壓vt。為了得到門限電壓Vt，PMOS晶體管中金屬柵極的功函數(shù)范圍可以位于4. 8eV 5.1eV之間，NMOS晶體管中金屬柵極的功函數(shù)范圍可以位于4. OeV 4. 3eV左右。圖1所示為一種現(xiàn)有技術(shù)的CMOS晶體管的結(jié)構(gòu)示意圖，所述CMOS晶體管包括NMOS晶體管和PMOS晶體管，其中所述NMOS晶體管包括位于所述半導(dǎo)體襯底中NMOS晶體管區(qū)域11中的第一源區(qū)61和第一漏區(qū)71 ;位于所述NMOS晶體管區(qū)域11上的第一柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)包括位于所述NMOS晶體管區(qū)域11上的高K介質(zhì)的第一柵介質(zhì)層21，位于所述第一柵介質(zhì)層21上的第一功函數(shù)金屬層31，所述第一功函數(shù)金屬層31的材料為氧化鑭(LaO)，位于所述第一功函數(shù)金屬層31上的第一多晶硅層41 ;位于所述第一柵極結(jié)構(gòu)周圍的第一側(cè)墻51 ；所述PMOS晶體管包括位于所述半導(dǎo)體襯底中PMOS晶體管區(qū)域12中的第二源區(qū)62和第二漏區(qū)72 ;位于所述PMOS晶體管區(qū)域12上的第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)包括位于所述PMOS晶體管區(qū)域12上的高K介質(zhì)的第二柵介質(zhì)層22，位于所述第二柵介質(zhì)層22上的第二功函數(shù)金屬層32，所述第二功函數(shù)金屬層32的材料為氧化鋁(Al2O3)，位于所述第二功函數(shù)金屬層32上的第二多晶硅層42 ;位于所述第二柵極結(jié)構(gòu)周圍的第二側(cè)墻52 ；所述NMOS晶體管區(qū)域11和所述PMOS晶體管區(qū)域12通過淺溝槽隔離結(jié)構(gòu)13進(jìn)行隔離。上述晶體管結(jié)構(gòu)中，PMOS晶體管通過所述第二功函數(shù)金屬層32(即氧化鋁)進(jìn)行功函數(shù)調(diào)節(jié)，NMOS晶體管通過所述第一功函數(shù)金屬層31 (即氧化鑭)進(jìn)行功函數(shù)調(diào)節(jié)，從而使得PMOS晶體管和NMOS晶體管分別達(dá)到各自的門限電壓。當(dāng)采用先柵極工藝制作圖1所示的CMOS晶體管時(shí)，主要包括以下步驟提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括NMOS晶體管區(qū)域和PMOS晶體管區(qū)域，所述NMOS晶體管區(qū)域和所述PMOS晶體管區(qū)域通過一個(gè)淺溝槽隔離結(jié)構(gòu)進(jìn)行隔離；在所述半導(dǎo)體襯底上形成高K介質(zhì)的柵介質(zhì)層；在所述柵介質(zhì)層上沉積形成氧化鋁層，且去除所述NMOS晶體管區(qū)域?qū)?yīng)的氧化鋁層；沉積形成覆蓋所述氧化鋁和所述柵介質(zhì)層的氧化鑭層，且去除所述氧化鋁層上對(duì)應(yīng)的氧化鑭層；在剩余的所述氧化鋁層和剩余的所述氧化鑭層上形成多晶硅層；刻蝕所述多晶硅層、氧化鑭層、氧化鋁層和柵介質(zhì)層，分別形成位于所述NMOS晶體管區(qū)域上的NMOS晶體管的柵 極結(jié)構(gòu)，位于所述PMOS晶體管區(qū)域上的PMOS晶體管的柵極結(jié)構(gòu)； 分別形成圍繞兩個(gè)所述柵極結(jié)構(gòu)的側(cè)墻；分別以兩個(gè)側(cè)墻為掩模，在所述NMOS晶體管區(qū)域和所述PMOS晶體管區(qū)域中進(jìn)行重?fù)诫s離子注入，形成第一源/漏區(qū)和第二源/漏區(qū)。至此，得到圖1所示的CMOS晶體管?，F(xiàn)有技術(shù)中，所述第一功函數(shù)金屬層31和所述第二功函數(shù)金屬層32需要通過化學(xué)氣相沉積(chemical vapor deposition, CVD)或物理氣相沉積(Physical VaporDeposition, PVD)等沉積方法形成,從而功函數(shù)金屬層的功函數(shù)不易控制,準(zhǔn)確性較低,最終導(dǎo)致MOS晶體管的門限電壓不穩(wěn)定。因此，如何在先柵極制作工藝的過程中，更穩(wěn)定準(zhǔn)確地控制金屬柵極的功函數(shù)就成為本領(lǐng)域技術(shù)人員亟待解決的問題。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種CMOS晶體管及制作方法、NMOS晶體管及制作方法，以在采用先柵極制作工藝的過程中，更穩(wěn)定準(zhǔn)確地控制金屬柵極的功函數(shù)，使得晶體管具有性能穩(wěn)定的門限電壓。為了解決上述問題，本發(fā)明提供了一種CMOS晶體管的制作方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括NM0S晶體管區(qū)域和PMOS晶體管區(qū)域；在所述半導(dǎo)體襯底上形成柵介質(zhì)層；在所述柵介質(zhì)層上形成功函數(shù)金屬層，所述功函數(shù)金屬層的功函數(shù)位于PMOS晶體管功函數(shù)范圍；在所述NMOS晶體管區(qū)域?qū)?yīng)的功函數(shù)金屬層中進(jìn)行N型離子注入；在所述功函數(shù)金屬層上形成多晶硅層；分別刻蝕所述NMOS晶體管區(qū)域和所述PMOS晶體管區(qū)域上的所述多晶硅層、功函數(shù)金屬層和柵介質(zhì)層，形成NMOS晶體管區(qū)域?qū)?yīng)的柵極結(jié)構(gòu)和PMOS晶體管區(qū)域?qū)?yīng)的柵極結(jié)構(gòu)。可選地，所述柵介質(zhì)層的材料為高K介質(zhì)材料?？蛇x地，所述柵介質(zhì)層采用ALD (Atomic Layer Deposition,原子層沉積)或CVD方法形成。可選地，所述柵介質(zhì)層的厚度范圍包括10A 25人?？蛇x地，所述CMOS晶體管的制作方法還包括在形成所述功函數(shù)金屬層之后，進(jìn)行快速熱氧化處理或/和快速熱氮化處理?？蛇x地，所述功函數(shù)金屬層的功函數(shù)大于或等于4. SeV且小于或等于5.1eV0可選地，所述功函數(shù)金屬層的材料包括氮化鉭(TaN)或氮化鈦(TiN)?？蛇x地，所述功函數(shù)金屬層的厚度范圍包括80人 140A。可選地，所述功函數(shù)金屬層采用ALD或PVD方法形成?？蛇x地，形成所述 功函數(shù)金屬層的溫度范圍包括300°C 500°C?？蛇x地，所述N型離子注入包括注入砷(As)離子、銻(Sb)離子或碲(Te)離子?？蛇x地，所述N型離子注入的能量范圍包括0. 6KeV 25KeV?？蛇x地，所述N型離子注入的劑量范圍包括1E15/平方厘米 1E16/平方厘米。可選地，所述CMOS晶體管的制作方法還包括在形成所述柵極結(jié)構(gòu)之后，分別在每個(gè)柵極結(jié)構(gòu)的周圍形成位于半導(dǎo)體襯底上的側(cè)墻；以所述側(cè)墻為掩模，進(jìn)行重?fù)诫s離子注入，在所述NMOS晶體管區(qū)域中形成第一源/漏區(qū)，且在所述PMOS晶體管區(qū)域中形成第二源/漏區(qū)?？蛇x地，所述CMOS晶體管的制作方法還包括在形成所述第一源/漏區(qū)和第二源/漏區(qū)之后，進(jìn)行尖峰退火(Spike anneal)。為了解決上述問題，本發(fā)明還提供了一種采用上述CMOS晶體管的制作方法制作的CMOS晶體管。為了解決上述問題，本發(fā)明還提供了一種NMOS晶體管的制作方法，包括提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成柵介質(zhì)層；在所述柵介質(zhì)層上形成功函數(shù)金屬層，所述功函數(shù)金屬層的功函數(shù)位于PMOS晶體管功函數(shù)范圍；在所述功函數(shù)金屬層中進(jìn)行N型離子注入；在所述功函數(shù)金屬層上形成多晶硅層； 刻蝕所述多晶硅層、功函數(shù)金屬層和柵介質(zhì)層，形成柵極結(jié)構(gòu)。可選地，所述功函數(shù)金屬層的功函數(shù)大于或等于4. SeV且小于或等于5.1eV0可選地，所述功函數(shù)金屬層的材料包括氮化鉭或氮化鈦。可選地，所述N型離子注入包括注入砷離子、銻離子或碲離子。為了解決上述問題，本發(fā)明還提供了一種采用上述NMOS晶體管的制作方法制作的NMOS晶體管。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于I)提供了一種CMOS晶體管及制作方法，在柵介質(zhì)層上形成功函數(shù)金屬層，所述功函數(shù)金屬層的功函數(shù)位于PMOS晶體管功函數(shù)范圍，該功函數(shù)金屬層可以滿足PMOS晶體管門限電壓的要求；在匪05晶體管區(qū)域?qū)?yīng)的功函數(shù)金屬層中進(jìn)行N型離子注入，從而通過注入的N型離子可以滿足NMOS晶體管門限電壓的要求，其中離子注入的方式簡單易控，通過對(duì)注入離子的精確控制，可以實(shí)現(xiàn)對(duì)其功函數(shù)大小的穩(wěn)定準(zhǔn)確控制，最終保證了 NMOS晶體管和PMOS晶體管性能的穩(wěn)定性。2)類似地，提供了一種NMOS晶體管及制作方法，通過注入的N型離子滿足了 NMOS晶體管門限電壓的要求，其中離子注入的方式簡單易控，通過對(duì)注入離子的精確控制，可以實(shí)現(xiàn)對(duì)其功函數(shù)大小的穩(wěn)定準(zhǔn)確控制，最終保證了 NMOS晶體管性能的穩(wěn)定性。


圖1是一種現(xiàn)有技術(shù)的CMOS晶體管的結(jié)構(gòu)示意圖；圖2是本發(fā)明實(shí)施例一 CMOS晶體管的制作方法的流程示意圖；圖3A至圖3K為本發(fā)明實(shí)施例一 CMOS晶體管的制作方法的示意圖；圖4是本發(fā)明實(shí)施例二 NMOS晶體管的制作方法的流程示意圖；圖5是本發(fā)明實(shí)施例二 NMOS晶體管的制作方法的示意圖。
具體實(shí)施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實(shí)施，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。正如背景技術(shù)所述，現(xiàn)有技術(shù)中NMOS晶體管和PMOS晶體管對(duì)應(yīng)的功函數(shù)金屬層分別通過沉積方法形成，從而功函數(shù)金屬層的功函數(shù)不易控制，準(zhǔn)確性較低，最終導(dǎo)致MOS晶體管的門限電壓不穩(wěn)定。為克服上述缺陷，本發(fā)明提供了一種CMOS晶體管及制作方法、NMOS晶體管及制作方法，以在采用先柵極制作工藝的過程中，更穩(wěn)定準(zhǔn)確地控制金屬柵極的功函數(shù)，使得晶體管具有性能穩(wěn)定的門限電壓。下面結(jié)合附圖進(jìn)行詳細(xì)說明。實(shí)施例一參考圖2所示，本實(shí)施例提供了一種CMOS晶體管的制作方法，包括步驟SI I，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括NM0S晶體管區(qū)域和PMOS晶體管區(qū)域；步驟S12，在所述半導(dǎo)體襯底上形成柵介質(zhì)層；步驟S13，在所述柵介質(zhì)層上形成功函數(shù)金屬層，所述功函數(shù)金屬層的功函數(shù)位于PMOS晶體管功函數(shù)范圍；
步驟S14，在所述NMOS晶體管區(qū)域?qū)?yīng)的功函數(shù)金屬層中進(jìn)行N型離子注入；步驟S15，在所述功函數(shù)金屬層上形成多晶硅層；步驟S16，分別刻蝕所述NMOS晶體管區(qū)域和所述PMOS晶體管區(qū)域上的所述多晶硅層、功函數(shù)金屬層和柵介質(zhì)層，形成NMOS晶體管區(qū)域?qū)?yīng)的柵極結(jié)構(gòu)和PMOS晶體管區(qū)域?qū)?yīng)的柵極結(jié)構(gòu)。首先執(zhí)行步驟S11，如圖3A所示，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底可以為P型，也可以為N型，本實(shí)施例中以P型為例加以說明。所述半導(dǎo)體襯底上分為NMOS晶體管區(qū)域110和PMOS晶體管區(qū)域120，所示NMOS晶體管區(qū)域110以及PMOS晶體管區(qū)域120之間通過淺溝槽隔離結(jié)構(gòu)130進(jìn)行隔離。所述PMOS晶體管區(qū)域110內(nèi)還可以形成有N阱(圖中未示出)，NMOS晶體管區(qū)域120內(nèi)也可以形成有P阱(圖中未示出)。接著執(zhí)行步驟S12，如圖3B所示，在所述半導(dǎo)體襯底上形成柵介質(zhì)層200。所述柵介質(zhì)層200的材料可以為二氧化硅等傳統(tǒng)的柵介質(zhì)材料，也可以為高K介質(zhì)材料。作為優(yōu)選方案，本實(shí)施例中所述柵介質(zhì)層200的材料為高K介質(zhì)材料，具體如二氧化鉿、氧化鉿娃、氧化鑭、氧化鑭招、氧化錯(cuò)、氧化錯(cuò)娃、氧化鉭、氧化鈦、氧化鋇銀鈦、氧化鋇鈦、氧化銀鈦、氧化釔、氧化招、氧化鉛鈧鉭或銀酸鉛鋅。所述柵介質(zhì)層200可以通過ALD或CVD方法形成，其對(duì)于本領(lǐng)域的技術(shù)人員是熟知的，故在此不再贅述。所述柵介質(zhì)層200的厚 度范圍可以包括10A 25A,如10A、15A、20A或25A等。接著執(zhí)行步驟S13，如圖3C所示，在所述柵介質(zhì)層200上形成功函數(shù)金屬層300。NMOS晶體管功函數(shù)指的是可以滿足NMOS晶體管門限電壓要求的功函數(shù)，具體可以位于4. OeV 4. 3eV ；PM0S晶體管功函數(shù)指的是可以滿足PMOS晶體管門限電壓要求的功函數(shù)，具體可以位于4. SeV 5.1eV ；NM0S晶體管功函數(shù)和PMOS晶體管功函數(shù)的算術(shù)平均值范圍具體可以位于4. 6eV 4. SeV0需要說明的是，以上數(shù)值僅為舉例，其不應(yīng)限制本發(fā)明的保護(hù)范圍。所述功函數(shù)金屬層300的功函數(shù)應(yīng)該滿足PMOS晶體管的功函數(shù)要求，即所述功函數(shù)金屬層300的功函數(shù)應(yīng)該大于或等于4. 8eV且小于或等于5.1eV,如4. 8eV、4. 9eV、5. OeV 或 5.1eV0所述功函數(shù)金屬層300的材料具體可選用氮化鈦或氮化鉭。本實(shí)施例中所述功函數(shù)金屬層300的材料為氮化鈦。由于氮化鈦的功函數(shù)與其厚度有關(guān)系，在一定溫度下，氮化鈦的厚度越大，其功函數(shù)越大。為了滿足功函數(shù)大于或等于4. SeV且小于或等于5.1eV的要求，本實(shí)施例中功函數(shù)金屬層300的厚度范圍可以包括80A 140A,如80A、95A、110A, 128A或 140A等。所述功函數(shù)金屬層300可以采用ALD或PVD方法形成，其中形成所述功函數(shù)金屬層300的溫度范圍可以包括300°C 500°C，如300°C、340°C、400°C、450°C或500°C等，其具體形成工藝對(duì)于本領(lǐng)域的技術(shù)人員是熟知的，在此不再贅述。優(yōu)選地，在形成所述功函數(shù)金屬層300之后，還可以進(jìn)行快速熱氧化(RapidThermal Oxidation, RT0)處理或 / 和快速熱氮化(Rapid Thermal Nitridation, RTN)處理。所述快速熱氧化指的是進(jìn)行快速熱退火處理，同時(shí)通入氧氣；所述快速熱氮化指的是進(jìn)行快速熱退火處理，同時(shí)通入氮?dú)?。本?shí)施例中通過在PMOS晶體管區(qū)域120對(duì)應(yīng)的柵介質(zhì)層200上形成功函數(shù)大于或等于4. SeV且小于或等于5.1eV的功函數(shù)金屬層300，從而滿足了 PMOS晶體管柵極功函數(shù)的要求；通過RTO處理或/和RTN處理，使得PMOS晶體管的柵極功函數(shù)得到了進(jìn)一步的穩(wěn)定。接著執(zhí)行步驟S14，在所述NMOS晶體管區(qū)域110對(duì)應(yīng)的功函數(shù)金屬層300中進(jìn)行N型離子注入，具體包括參考圖3D所示，在所述功函數(shù)金屬層300上形成硬掩模層400，所述硬掩模層400的材料可以為不定型硅。參考圖3E所示，對(duì)所述硬掩模層400進(jìn)行光刻處理，去除所述NMOS晶體管區(qū)域110上對(duì)應(yīng)的硬掩模層400，保留所述PMOS晶體管區(qū)域120上對(duì)應(yīng)的硬掩模層400。參考圖3F所示，以剩余的硬掩模層400為掩模，進(jìn)行離子注入，注入的所述離子位于所述NMOS晶體管區(qū)域110對(duì)應(yīng)的功函數(shù)金屬層300中。參考圖3G所示，去除剩余的所述硬掩模層400，圖3G中的☆代表注入的離子。所述N型離子注入可以包括注入砷離子、銻離子或碲離子，本實(shí)施例中注入的離子為砷離子。

所述N型離子注入的能量范圍包括0. 6KeV 25KeV，如0. 6KeV、3KeV、8KeV、15KeV或25KeV等。所述注入的離子最終會(huì)位于所述NMOS晶體管區(qū)域110對(duì)應(yīng)的功函數(shù)金屬層300中，尤其位于所述NMOS晶體管區(qū)域110對(duì)應(yīng)的功函數(shù)金屬層300與柵介質(zhì)層200的交界處。所述N型離子注入的劑量范圍包括1E15/平方厘米 1E16/平方厘米，如1E15/平方厘米、5X 1E15/平方厘米或1E16/平方厘米。本實(shí)施例中通過在NMOS晶體管區(qū)域110對(duì)應(yīng)的功函數(shù)金屬層300中注入砷離子、銻離子或碲離子，從而使得包括注入離子的功函數(shù)金屬層300的功函數(shù)可以滿足NMOS晶體管柵極功函數(shù)的要求，注入的離子可以降低功函數(shù)金屬層300的功函數(shù)，即包括砷離子、銻離子或碲離子的功函數(shù)金屬層300的功函數(shù)位于4. OeV 4. 3eV的范圍內(nèi)。接著執(zhí)行步驟S15，參考圖3H所示，在所述功函數(shù)金屬層300上形成多晶硅層500。所述多晶硅層500可以采用PVD或CVD方法形成，其對(duì)于本領(lǐng)域的技術(shù)人員是熟知的，在此不再贅述。接著執(zhí)行步驟S16，依次刻蝕所述NMOS晶體管區(qū)域110對(duì)應(yīng)的所述多晶硅層500、功函數(shù)金屬層300和柵介質(zhì)層200，形成NMOS晶體管區(qū)域110對(duì)應(yīng)的第一柵極結(jié)構(gòu)；依次刻蝕所述PMOS晶體管區(qū)域120對(duì)應(yīng)的所述多晶硅層500、功函數(shù)金屬層300和柵介質(zhì)層200，形成PMOS晶體管區(qū)域120對(duì)應(yīng)的第二柵極結(jié)構(gòu)。所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)可以同時(shí)形成，也可以先后形成。參考圖31所示，所述第一柵極結(jié)構(gòu)依次包括位于所述NMOS晶體管區(qū)域110上的第一柵介質(zhì)層210、第一功函數(shù)金屬層310和第一多晶硅層510 ;所述第二柵極結(jié)構(gòu)依次包括位于所述PMOS晶體管區(qū)域120上的第二柵極介質(zhì)層220、第二功函數(shù)金屬層320和第二多晶硅層520。具體形成柵極結(jié)構(gòu)的方法與現(xiàn)有技術(shù)相同，在此不再贅述。在形成所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)之后，還可以執(zhí)行以下步驟參考圖3J所示，在所述第一柵極結(jié)構(gòu)的周圍形成位于所述NMOS晶體管區(qū)域110上的第一側(cè)墻610，在所述第二柵極結(jié)構(gòu)的周圍形成位于所述PMOS晶體管區(qū)域120上的第二側(cè)墻620。參考圖3K所示，在形成第一側(cè)墻610和第二側(cè)墻620之后，還可以以所述第一側(cè)墻610為掩模，進(jìn)行重?fù)诫s離子注入，在所述NMOS晶體管區(qū)域110中形成第一源區(qū)710和第一漏區(qū)810，且在所述PMOS晶體管區(qū)域120中形成第二源區(qū)720和第二漏區(qū)820。最后，還可以進(jìn)行尖峰退火，以激活第一源區(qū)710、第一漏區(qū)810、第二源區(qū)720和第二漏區(qū)820中的摻雜離子。需要說明的是，在形成所述第一側(cè)墻610和第二側(cè)墻620之前，還可以在所述NMOS晶體管區(qū)域110中進(jìn)行輕摻雜離子注入，形成第一源/漏延伸區(qū)；且在所述PMOS晶體管區(qū)域120中進(jìn)行輕摻雜離子注入，形成第二源/漏延伸區(qū)。至此，制作得到包括NMOS晶體管和PMOS晶體管的CMOS晶體管。本實(shí)施例在柵介質(zhì)層200上形成功函數(shù)金屬層300，所述功函數(shù)金屬層300的功函數(shù)大于或等于4. SeV且小于或等于5. leV，該功函數(shù)金屬層可以滿足PMOS晶體管門限電壓的要求；在NMOS晶體管區(qū)域110對(duì)應(yīng)的功函數(shù)金屬層300中進(jìn)行N型離子注入，從而通過注入的N型離子可以滿足NMO S晶體管門限電壓的要求，其中離子注入的方式簡單易控，通過對(duì)注入離子的精確控制，可以實(shí)現(xiàn)對(duì)其功函數(shù)大小的穩(wěn)定準(zhǔn)確控制，最終保證了 NMOS晶體管和PMOS晶體管性能的穩(wěn)定性。實(shí)施例二參考圖4所示，本實(shí)施例提供了一種NMOS晶體管的制作方法，包括步驟S31，提供半導(dǎo)體襯底；步驟S32，在所述半導(dǎo)體襯底上形成柵介質(zhì)層；步驟S33，在所述柵介質(zhì)層上形成功函數(shù)金屬層，所述功函數(shù)金屬層的功函數(shù)位于PMOS晶體管功函數(shù)范圍；步驟S34，在所述功函數(shù)金屬層中進(jìn)行N型離子注入；步驟S35，在所述功函數(shù)金屬層上形成多晶硅層；步驟S36，刻蝕所述多晶硅層、功函數(shù)金屬層和柵介質(zhì)層，形成柵極結(jié)構(gòu)。參考圖5所示，采用本實(shí)施例方法制作得到的NMOS晶體管包括半導(dǎo)體襯底211;位于所述半導(dǎo)體襯底211上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于所述半導(dǎo)體襯底211上的柵介質(zhì)層221 ;位于所述柵介質(zhì)層221上的功函數(shù)金屬層231 ;位于所述功函數(shù)金屬層231上的多晶硅層251 ;所述功函數(shù)金屬層231的功函數(shù)大于或等于4. SeV且小于或等于5. leV，所述功函數(shù)金屬層231中包括摻雜離子(圖5中以☆表示)。其中，所述柵介質(zhì)層221的厚度范圍可以包括10人 25人。其中，所述功函數(shù)金屬層231的功函數(shù)可以大于或等于4. SeV且小于或等于
5.1eV0如所述功函數(shù)金屬層231的材料可以包括氮化鉭或氮化鈦。
具體地，所述功函數(shù)金屬層231可以采用ALD或PVD方法形成，形成所述功函數(shù)金屬層231的溫度范圍可以包括300°C 500°C。具體地，所述功函數(shù)金屬層231的厚度可以范圍包括80人 140A。其中，所述NMOS晶體管的制作方法還可以包括在形成所述功函數(shù)金屬層231之后，進(jìn)行快速熱氧化處理或/和快速熱氮化處理。其中，所述N型離子注入可以包括注入砷離子、銻離子或碲離子。具體地，所述N型離子注入的能量范圍可以包括0. 6KeV 25KeV ;所述N型離子注入的劑量范圍可以包括1E15/平方厘米 1E16/平方厘米。本實(shí)施例所述NMOS晶體管的制作方法還可以包括在所述柵極結(jié)構(gòu)的周圍形成位于所述半導(dǎo)體襯底上的側(cè)墻261 ;以所述側(cè)墻261為掩模，進(jìn)行重?fù)诫s離子注入，在所述半導(dǎo)體襯底211內(nèi)形成源區(qū)271和漏區(qū)281 ;進(jìn)行尖峰退火，以激活源區(qū)271和漏區(qū)281中的摻雜離子。各步驟的具體方法可參考實(shí)施例一，在此不再贅述。本實(shí)施例通過在功函數(shù)金屬層231中進(jìn)行N型離子注入，從而通過注入的N型離子可以滿足NMOS晶體管門限電壓的要求的功函數(shù)，其中離子注入的方式簡單易控，通過對(duì)注入離子的精確控制，可以實(shí)現(xiàn)對(duì)其功函數(shù)大小的穩(wěn)定準(zhǔn)確控制，最終保證了 NMOS晶體管性能的穩(wěn)定性。 相應(yīng)地，本發(fā)明還提供了一種采用實(shí)施例一的CMOS晶體管的制作方法制作的CMOS晶體管，具體請參考圖3K，在此不再贅述。相應(yīng)地，本發(fā)明還提供了一種采用實(shí)施例二的NMOS晶體管的制作方法制作的NMOS晶體管，具體請參考圖5，在此不再贅述。本發(fā)明雖然以較佳實(shí)施例公開如上，但其并不是用來限定權(quán)利要求，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動(dòng)和修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種CMOS晶體管的制作方法，其特征在于，包括 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括=NMOS晶體管區(qū)域和PMOS晶體管區(qū)域； 在所述半導(dǎo)體襯底上形成柵介質(zhì)層； 在所述柵介質(zhì)層上形成功函數(shù)金屬層，所述功函數(shù)金屬層的功函數(shù)位于PMOS晶體管功函數(shù)范圍； 在所述NMOS晶體管區(qū)域?qū)?yīng)的功函數(shù)金屬層中進(jìn)行N型離子注入； 在所述功函數(shù)金屬層上形成多晶硅層； 分別刻蝕所述NMOS晶體管區(qū)域和所述PMOS晶體管區(qū)域上的所述多晶硅層、功函數(shù)金屬層和柵介質(zhì)層，形成NMOS晶體管區(qū)域?qū)?yīng)的柵極結(jié)構(gòu)和PMOS晶體管區(qū)域?qū)?yīng)的柵極結(jié)構(gòu)。
2.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，所述柵介質(zhì)層的材料為高K介質(zhì)材料。
3.如權(quán)利要求2所述的CMOS晶體管的制作方法，其特征在于，所述柵介質(zhì)層采用ALD或CVD方法形成。
4.如權(quán)利要求2或3所述的CMOS晶體管的制作方法，其特征在于，所述柵介質(zhì)層的厚度范圍包括10A 25A。
5.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，所述CMOS晶體管的制作方法還包括在形成所述功函數(shù)金屬層之后，進(jìn)行快速熱氧化處理或/和快速熱氮化處理。
6.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，所述功函數(shù)金屬層的功函數(shù)大于或等于4. SeV且小于或等于5.1eV0
7.如權(quán)利要求6所述的CMOS晶體管的制作方法，其特征在于，所述功函數(shù)金屬層的材料包括氮化鉭或氮化鈦。
8.如權(quán)利要求7所述的CMOS晶體管的制作方法，其特征在于，所述功函數(shù)金屬層的厚度范圍包括80A 140A。
9.如權(quán)利要求7所述的CMOS晶體管的制作方法，其特征在于，所述功函數(shù)金屬層采用ALD或PVD方法形成。
10.如權(quán)利要求9所述的CMOS晶體管的制作方法，其特征在于，形成所述功函數(shù)金屬層的溫度范圍包括300°C 500°C。
11.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，所述N型離子注入包括注入砷離子、銻離子或碲離子。
12.如權(quán)利要求11所述的CMOS晶體管的制作方法，其特征在于，所述N型離子注入的能量范圍包括0. 6KeV 25KeV。
13.如權(quán)利要求11所述的CMOS晶體管的制作方法，其特征在于，所述N型離子注入的劑量范圍包括1E15/平方厘米 1E16/平方厘米。
14.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，所述CMOS晶體管的制作方法還包括在形成所述柵極結(jié)構(gòu)之后，分別在每個(gè)柵極結(jié)構(gòu)的周圍形成位于半導(dǎo)體襯底上的側(cè)墻；以所述側(cè)墻為掩模，進(jìn)行重?fù)诫s離子注入，在所述NMOS晶體管區(qū)域中形成第一源/漏區(qū)，且在所述PMOS晶體管區(qū)域中形成第二源/漏區(qū)。
15.如權(quán)利要求14所述的CMOS晶體管的制作方法，其特征在于，所述CMOS晶體管的制作方法還包括在形成所述第一源/漏區(qū)和第二源/漏區(qū)之后，進(jìn)行尖峰退火。
16.一種采用權(quán)利要求1至15中任一項(xiàng)所述的CMOS晶體管的制作方法制作的CMOS晶體管。
17.—種NMOS晶體管的制作方法，其特征在于，包括 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底上形成柵介質(zhì)層； 在所述柵介質(zhì)層上形成功函數(shù)金屬層，所述功函數(shù)金屬層的功函數(shù)位于PMOS晶體管功函數(shù)范圍； 在所述功函數(shù)金屬層中進(jìn)行N型離子注入； 在所述功函數(shù)金屬層上形成多晶硅層； 刻蝕所述多晶硅層、功函數(shù)金屬層和柵介質(zhì)層，形成柵極結(jié)構(gòu)。
18.如權(quán)利要求17所述的NMOS晶體管的制作方法，其特征在于，所述功函數(shù)金屬層的功函數(shù)大于或等于4. SeV且小于或等于5.1eV0
19.如權(quán)利要求18所述的NMOS晶體管的制作方法，其特征在于，所述功函數(shù)金屬層的材料包括氮化鉭或氮化鈦。
20.如權(quán)利要求17所述的NMOS晶體管的制作方法，其特征在于，所述N型離子注入包括注入砷離子、銻離子或碲離子。
21.一種采用權(quán)利要求17至20中任一項(xiàng)所述的NMOS晶體管的制作方法制作的NMOS晶體管。
全文摘要
一種CMOS晶體管及制作方法、NMOS晶體管及制作方法。所述CMOS晶體管的制作方法包括提供包括NMOS晶體管區(qū)域和PMOS晶體管區(qū)域的半導(dǎo)體襯底；在半導(dǎo)體襯底上形成柵介質(zhì)層；在柵介質(zhì)層上形成功函數(shù)金屬層，功函數(shù)金屬層的功函數(shù)位于PMOS晶體管功函數(shù)范圍；在NMOS晶體管區(qū)域?qū)?yīng)的功函數(shù)金屬層中進(jìn)行N型離子注入；在功函數(shù)金屬層上形成多晶硅層；分別刻蝕多晶硅層、功函數(shù)金屬層和柵介質(zhì)層，形成NMOS晶體管區(qū)域?qū)?yīng)的柵極結(jié)構(gòu)和PMOS晶體管區(qū)域?qū)?yīng)的柵極結(jié)構(gòu)。本發(fā)明在采用先柵極制作工藝的過程中，可以更穩(wěn)定準(zhǔn)確地控制金屬柵極的功函數(shù)，使得晶體管具有性能穩(wěn)定的門限電壓。
文檔編號(hào)H01L29/78GK103066019SQ201110318999
公開日2013年4月24日 申請日期2011年10月19日 優(yōu)先權(quán)日2011年10月19日
發(fā)明者平延磊, 鮑宇 申請人:中芯國際集成電路制造(上海)有限公司