專利名稱：重摻雜p型襯底上生長高阻n型外延層的方法
技術領域：
本發(fā)明涉及半導體制造技術領域，具體來說，本發(fā)明涉及一種重摻雜P型襯底上生長高阻N型外延層的方法。
背景技術：
超低電容瞬態(tài)電壓抑制器(TVS)可以用來保護高頻電路的瞬態(tài)電壓轉換和抑制浪涌。其低電容期間由一個低擊穿電壓的雪崩二極管和一個低電容的導引二極管組成。后者的最大特點是通過在濃摻雜(重摻雜)的P型襯底上(電阻率在0. 009-0. 013歐姆厘米) 生長高阻的N型外延層(150 400歐姆厘米)，形成超低電容的二極管。為了得到足夠低的電容，對高阻外延的電阻率要求非?？量蹋纫蠼咏诒咀C外延(電阻率大于150歐姆厘米)，又要保持N型。任何少量的P型摻雜或N型摻雜都會對外延層的性質產(chǎn)生影響。由于濃摻雜的P型襯底在外延生長過程會產(chǎn)生反擴以及工藝腔本身的自摻雜效應，閑置之后氣體管壁吸附的雜質影響等等，要得到均勻摻雜的N型外延對工藝有極大的挑戰(zhàn)性，尤其是片(wafer)與片之間的重復性。目前的現(xiàn)狀是由于P型自摻雜程度的程度不同，不同的襯底及產(chǎn)品之間工藝轉換花費時間較長，同一個程式不能滿足所有的產(chǎn)品。由于工藝不穩(wěn)定使得已經(jīng)量產(chǎn)的 0. 014 0. 020歐姆厘米襯底擴展電阻成功率低，造成機臺的利用率降低。另外，0. 009 0. 013歐姆厘米的P型襯底上的N型高阻外延和0. 0025 0. 004歐姆厘米的襯底上得不到好的擴展電阻圖形，無法在8寸線實行量產(chǎn)。

發(fā)明內容
本發(fā)明所要解決的技術問題是提供一種重摻雜P型襯底上生長高阻N型外延層的方法，能夠得到均勻厚度和穩(wěn)定可控超高電阻率的外延層。為解決上述技術問題，本發(fā)明提供一種重摻雜P型襯底上生長高阻N型外延層的方法，包括步驟A.提供重摻雜P型襯底；B.在所述重摻雜P型襯底上生長低阻N型外延層；C.在所述低阻N型外延層上生長重摻雜N型界面層，在此過程中采用高溫烘烤/ 低溫變速趕氣減少生長過程中產(chǎn)生的P型雜質，同時在趕氣過程中通入N型摻雜氣體；D.在所述重摻雜N型界面層上生長高阻N型外延層。可選地，在所述重摻雜P型襯底上生長所述低阻N型外延層之前還包括步驟Bi.在所述重摻雜P型襯底上生長本征外延層?？蛇x地，所述本征外延層的厚度為1 2μπι?？蛇x地，所述重摻雜P型襯底的電阻率范圍為0. 009 0. 013歐姆厘米?？蛇x地，所述低阻N型外延層的厚度為7 μ m,電阻率為15歐姆厘米。可選地，所述重摻雜N型界面層的厚度范圍為1 2μπι。
可選地，所述高阻N型外延層的厚度范圍為13 15 μ m，電阻率范圍為150 450 歐姆厘米?？蛇x地，在重復執(zhí)行步驟A D之前還包括步驟E.采用HCL刻蝕工藝腔壁和基座去除有雜質的涂層；F.在所述工藝腔壁和基座上淀積一薄層與所述重摻雜N型界面層(10 濃度相同的外延層。與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點本發(fā)明采用高溫烘烤/低溫變速趕氣減少氣相過程中產(chǎn)生的P型雜質，消除自摻雜效應，同時在趕氣過程中通入N型摻雜氣體，確保整個外延生長過程都是在N型氣體環(huán)境中。另外采用重摻雜N型界面層，保證低阻N型外延層的界面層是N型。本發(fā)明的高阻N型外延層厚度均勻，在距邊IOmm以內的電阻率穩(wěn)定可控，獲得了理想的擴展電阻圖形(SRP)曲線，產(chǎn)品成品率達99%以上，能夠在8寸線實行量產(chǎn)。


本發(fā)明的上述的以及其他的特征、性質和優(yōu)勢將通過下面結合附圖和實施例的描述而變得更加明顯，其中圖1為本發(fā)明一個實施例的重摻雜P型襯底上生長高阻N型外延層的方法流程圖；圖2至圖5為本發(fā)明一個實施例的重摻雜P型襯底上生長高阻N型外延層的過程剖面圖。
具體實施例方式下面結合具體實施例和附圖對本發(fā)明作進一步說明，在以下的描述中闡述了更多的細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明顯然能夠以多種不同于此描述地其它方式來實施，本領域技術人員可以在不違背本發(fā)明內涵的情況下根據(jù)實際應用情況作類似推廣、演繹，因此不應以此具體實施例的內容限制本發(fā)明的保護范圍。圖1為本發(fā)明一個實施例的重摻雜P型襯底上生長高阻N型外延層的方法流程圖。如圖所示，該方法可以包括執(zhí)行步驟SlOl，提供重摻雜P型襯底；執(zhí)行步驟S102，在重摻雜P型襯底上生長低阻N型外延層；執(zhí)行步驟S103，在低阻N型外延層上生長重摻雜N型界面層，在此過程中采用高溫烘烤/低溫變速趕氣減少生長過程中產(chǎn)生的P型雜質，同時在趕氣過程中通入N型摻雜氣體；執(zhí)行步驟S104，在重摻雜N型界面層上生長高阻N型外延層。圖2至圖5為本發(fā)明一個實施例的重摻雜P型襯底上生長高阻N型外延層的過程剖面圖。這些附圖均僅作為示例，其并非是按照等比例的條件繪制的，并且不應該以此作為對本發(fā)明實際要求的保護范圍構成限制。本實施例的整個外延層生長采用AMAT Centura 8寸減壓外延爐工藝，采用 SRP(擴展電阻圖形)曲線來監(jiān)控得到的外延層的電阻率分布。
如圖2所示，提供重摻雜P型襯底101，該重摻雜P型襯底101的電阻率范圍可以為0. 009 0. 013歐姆厘米。如圖3所示，在重摻雜P型襯底101上生長低阻N型外延層102，以抑制/中和重摻雜P型襯底101雜質的反擴。該低阻N型外延層102的厚度為7 μ m左右，電阻率可以為 15歐姆厘米。在本實施例中，在重摻雜P型襯底101上生長低阻N型外延層102之前可以還包括先在重摻雜P型襯底101上生長一薄層本征外延層，厚度一般為1 2 μ m (未圖示)。上述本征外延層的生長現(xiàn)有技術都可以完成，故在此不再贅述。如圖4所示，在低阻N型外延層102上生長重摻雜N型界面層103，該重摻雜N型界面層103的厚度范圍為1 2μπι，使得低阻N型外延層102的界面層是N型的。因電阻率要近于本征還要保證是N型，在此過程中采用高溫烘烤/低溫變速趕氣減少生長過程中產(chǎn)生的P型雜質，消除來自氣相過程的自摻雜效應。同時，在趕氣過程中通入N型摻雜氣體， 從而使整個外延生長過程都是在N型氣體環(huán)境中。如圖5所示，在重摻雜N型界面層103上生長高阻N型外延層104，該高阻N型外延層104的厚度范圍可以為13 15 μ m,電阻率范圍可以為150 450歐姆厘米，完成高阻 N型外延層的生長。當需要在同一工藝腔中多次重復在重摻雜P型襯底上生長高阻N型外延層的話， 在執(zhí)行新的工藝循環(huán)之前最好先采用HCL刻蝕工藝腔壁和基座，以去除有雜質的涂層，然后在刻蝕過程后在工藝腔壁和基座上淀積一薄層與重摻雜N型界面層103濃度相同的外延層，以保證每一片晶圓之間的外延層特性的均勻性。本發(fā)明的關鍵在于采用高溫烘烤/低溫變速趕氣減少氣相過程中產(chǎn)生的P型雜質，消除自摻雜效應，同時在趕氣過程中通入N型摻雜氣體，確保整個外延生長過程都是在 N型氣體環(huán)境中。另外采用重摻雜N型界面層，保證低阻N型外延層的界面層是N型。本發(fā)明的高阻N型外延層厚度均勻，在距邊IOmm以內的電阻率穩(wěn)定可控，獲得了理想的擴展電阻圖形(SRP)曲線，產(chǎn)品成品率達99%以上，能夠在8寸線實行量產(chǎn)。本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領域技術人員在不脫離本發(fā)明的精神和范圍內，都可以做出可能的變動和修改。因此，凡是未脫離本發(fā)明技術方案的內容，依據(jù)本發(fā)明的技術實質對以上實施例所作的任何修改、等同變化及修飾，均落入本發(fā)明權利要求所界定的保護范圍之內。
權利要求
1.一種重摻雜P型襯底上生長高阻N型外延層的方法，包括步驟A.提供重摻雜P型襯底(101)；B.在所述重摻雜P型襯底(101)上生長低阻N型外延層(102)；C.在所述低阻N型外延層(10 上生長重摻雜N型界面層(103)，在此過程中采用高溫烘烤/低溫變速趕氣減少生長過程中產(chǎn)生的P型雜質，同時在趕氣過程中通入N型摻雜氣體；D.在所述重摻雜N型界面層(10 上生長高阻N型外延層(104)。
2.根據(jù)權利要求1所述的方法，其特征在于，在所述重摻雜P型襯底(101)上生長所述低阻N型外延層(10 之前還包括步驟Bi.在所述重摻雜P型襯底(101)上生長本征外延層。
3.根據(jù)權利要求2所述的方法，其特征在于，所述本征外延層的厚度為1 2μπι。
4.根據(jù)權利要求3所述的方法，其特征在于，所述重摻雜P型襯底(101)的電阻率范圍為0. 009 0. 013歐姆厘米。
5.根據(jù)權利要求4所述的方法，其特征在于，所述低阻N型外延層(102)的厚度為 7ym,電阻率為15歐姆厘米。
6.根據(jù)權利要求5所述的方法，其特征在于，所述重摻雜N型界面層(103)的厚度范圍為1 2 μ m。
7.根據(jù)權利要求6所述的方法，其特征在于，所述高阻N型外延層(104)的厚度范圍為 13 15 μ m,電阻率范圍為150 450歐姆厘米。
8.根據(jù)權利要求7所述的方法，其特征在于，在重復執(zhí)行步驟A D之前還包括步驟E.采用HCL刻蝕工藝腔壁和基座去除有雜質的涂層；F.在所述工藝腔壁和基座上淀積一薄層與所述重摻雜N型界面層(10 濃度相同的外延層。
全文摘要
本發(fā)明提供一種重摻雜P型襯底上生長高阻N型外延層的方法，包括步驟A.提供重摻雜P型襯底；B.在重摻雜P型襯底上生長低阻N型外延層；C.在低阻N型外延層上生長重摻雜N型界面層，在此過程中采用高溫烘烤/低溫變速趕氣減少生長過程中產(chǎn)生的P型雜質，同時在趕氣過程中通入N型摻雜氣體；D.在重摻雜N型界面層上生長高阻N型外延層。本發(fā)明的高阻N型外延層厚度均勻，在距邊10mm以內的電阻率穩(wěn)定可控，獲得了理想的擴展電阻圖形(SRP)曲線，產(chǎn)品成品率達99％以上，能夠在8寸線實行量產(chǎn)。
文檔編號H01L21/329GK102324382SQ20111032045
公開日2012年1月18日 申請日期2011年10月20日 優(yōu)先權日2011年10月20日
發(fā)明者何瑞, 史超, 徐雷軍, 梁博, 王海紅 申請人:上海先進半導體制造股份有限公司