專利名稱：一種雙高k柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路的制造技術(shù)領(lǐng)域，尤其涉及一種雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法。
背景技術(shù)：
集成電路尤其是超大規(guī)模集成電路中的主要器件是金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(metal oxide semiconductor field effect transistor，簡(jiǎn)禾爾 MOS 晶體管)。自從MOS管被發(fā)明以來，其幾何尺寸一直在不斷縮小，目前其特征尺寸已進(jìn)入45nm范圍。在這種尺寸情況下，基本的限制和技術(shù)挑戰(zhàn)開始出現(xiàn)，器件尺寸的進(jìn)一步縮小正變得越來越困難。其中，在MOS晶體管器件和電路制備中，最具挑戰(zhàn)性的是傳統(tǒng)CMOS器件在縮小的過程中，由于多晶硅/Si02結(jié)構(gòu)或多晶硅/SiCN結(jié)構(gòu)中柵氧化層介質(zhì)的厚度減小帶來高的柵泄露電流。為此，已提出的解決方案是，采用金屬柵和高介電常數(shù)(K)柵介質(zhì)替代傳統(tǒng)的重?fù)诫s多晶硅柵和Si02(或SiON)柵介質(zhì)。為了達(dá)到調(diào)整NMOS和PMOS各自功函數(shù)的需要， 金屬柵和高k介質(zhì)的形成方法分為很多種，對(duì)應(yīng)多種形成結(jié)構(gòu)，有雙金屬柵雙高k介質(zhì) (DMDD)、單金屬柵雙高k介質(zhì)(SMDD)、雙金屬柵單高k介質(zhì)(DMSD)等結(jié)構(gòu)。其中應(yīng)用較廣泛的為DMDD，參照?qǐng)DIA 1C，在具有淺溝槽隔離11的半導(dǎo)體襯底10上首先淀積第一高k 介質(zhì)層12、第一金屬柵材料層13和第一多晶硅層14，然后選擇性地進(jìn)行刻蝕，使剩余的第一高k介質(zhì)層12、第一金屬柵材料層13和第一多晶硅層14覆蓋一部分半導(dǎo)體襯底10，之后在第一多晶硅層14、淺溝槽隔離11以及未被覆蓋的半導(dǎo)體襯底10表面依次淀積第二高 k介質(zhì)層12’、第二金屬柵材料層13’和第二多晶硅層14’，由于覆蓋在第一高k介質(zhì)層12、 第一金屬柵材料層13和第一多晶硅層14側(cè)邊的第二高k介質(zhì)層12’和第二金屬柵材料層 13’的縱向高度較大，因此，在后期刻蝕形成第一高K柵介質(zhì)/金屬柵結(jié)構(gòu)以及第二高K柵介質(zhì)/金屬柵結(jié)構(gòu)的過程中，該縱向高度影響整體的刻蝕效果，使得其他縱向高度較小的刻蝕部分較早完成刻蝕，而在縱向高度較小的覆蓋層下的淺溝槽隔離11因此容易受到損傷15，嚴(yán)重的會(huì)導(dǎo)致淺溝槽隔離11的失效，形成短路；即使沒有嚴(yán)重的損失，也對(duì)濕法和干法刻蝕的工藝窗口有很大的限制，增大了工藝難度。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供了一種雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，以解決淺溝槽隔離在刻蝕的過程中容易受到損傷的問題。為了解決上述技術(shù)問題，本發(fā)明的技術(shù)方案是提供了一種雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，包括提供具有淺溝槽隔離的半導(dǎo)體襯底，在所述半導(dǎo)體襯底及所述淺溝槽隔離上依次形成第一覆蓋層、第一高K介質(zhì)層、第一金屬柵材料層以及第一多晶硅層，刻蝕所述第一覆蓋層、所述第一高K介質(zhì)層、所述第一金屬柵材料層以及所述第一多晶硅層， 露出部分所述半導(dǎo)體襯底和部分所述第一覆蓋層，并且露出的部分所述第一覆蓋層覆蓋所述淺溝槽隔離；在剩余的第一多晶硅層、露出的所述第一覆蓋層上以及露出的所述半導(dǎo)體襯底上依次形成第二覆蓋層、第二高K介質(zhì)層、第二金屬柵材料層以及第二多晶硅層；去除依次覆蓋在所述第一多晶硅層上的所述第二覆蓋層、所述第二高K介質(zhì)層、所述第二金屬柵材料層以及所述第二多晶硅層；去除依次覆蓋在所述淺溝槽隔離上的所述第一覆蓋層、 所述第二覆蓋層、所述第二高K介質(zhì)層、所述第二金屬柵材料層以及第二多晶硅層；在所述淺溝槽隔離的兩側(cè)分別形成第一高K柵介質(zhì)/金屬柵結(jié)構(gòu)以及第二高K柵介質(zhì)/金屬柵結(jié)構(gòu)。進(jìn)一步的，利用光刻及刻蝕工藝去除依次覆蓋在所述第一多晶硅層上的所述第二覆蓋層、所述第二高K介質(zhì)層、所述第二金屬柵材料層以及所述第二多晶硅層，保留依次覆蓋在所述第一多晶硅層側(cè)邊的所述第二覆蓋層、所述第二高K介質(zhì)層、所述第二金屬柵材料層以及所述第二多晶硅層。進(jìn)一步的，利用光刻及刻蝕工藝去除依次覆蓋在所述淺溝槽隔離上的所述第一覆蓋層、所述第二覆蓋層、所述第二高K介質(zhì)層、所述第二金屬柵材料層以及第二多晶硅層。進(jìn)一步的，所述第一覆蓋層與所述半導(dǎo)體襯底之間形成有第一氧化硅層，所述第二覆蓋層與所述半導(dǎo)體襯底之間形成有第二氧化硅層。進(jìn)一步的，所述第一覆蓋層的材料是氧化鑭。進(jìn)一步的，所述第二覆蓋層的材料是氧化鑭。進(jìn)一步的，所述第一覆蓋層的厚度為IOnm 50nm。進(jìn)一步的，所述第二覆蓋層的厚度為IOnm 50nm。進(jìn)一步的，所述第一金屬柵材料層的材料是氮化鈦。進(jìn)一步的，所述第二金屬柵材料層的材料是氮化鉭。進(jìn)一步的，所述第一多晶硅層和所述第二多晶硅層的材料均為多晶硅。進(jìn)一步的，去除依次覆蓋在所述淺溝槽隔離上的所述第一覆蓋層、所述第二覆蓋層、所述第二高K介質(zhì)層、所述第二金屬柵材料層以及第二多晶硅層之后，沉積多晶硅帽層，利用光刻及刻蝕工藝形成所述第一高K柵介質(zhì)/金屬柵結(jié)構(gòu)以及所述第二高K柵介質(zhì) /金屬柵結(jié)構(gòu)。本發(fā)明提供的雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，依次覆蓋在淺溝槽隔離上的第一覆蓋層以及第二覆蓋層，作為刻蝕阻擋層能夠避免淺溝槽隔離受到損傷，進(jìn)一步避免了由于淺溝槽隔離損傷引起的短路，提高了產(chǎn)品良率。


圖IA IC為現(xiàn)有技術(shù)中雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法所對(duì)應(yīng)的剖面結(jié)構(gòu)示意圖；圖2是本發(fā)明實(shí)施例提供的雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法的步驟流程圖；圖3A 3F為本發(fā)明實(shí)施例提供的雙高K柵 介質(zhì)/金屬柵結(jié)構(gòu)的制作方法所對(duì)應(yīng)的剖面結(jié)構(gòu)示意圖。
具體實(shí)施方式
以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明提出的一種雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法作進(jìn)一步詳細(xì)說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比率，僅用于方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。本發(fā)明的核心思想在于，提供的雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，依次覆蓋在淺溝槽隔離上的第一覆蓋層以及第二覆蓋層，作為刻蝕阻擋層能夠避免淺溝槽隔離受到損傷，進(jìn)一步避免了由于淺溝槽隔離損傷引起的短路，提高了產(chǎn)品良率。圖2是本發(fā)明實(shí)施例提供的雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法的步驟流程圖。參照?qǐng)D2，提供的一種雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，包括S21、提供具有淺溝槽隔離的半導(dǎo)體襯底，在所述半導(dǎo)體襯底及所述淺溝槽隔離上依次形成第一覆蓋層、第一高K介質(zhì)層、第一金屬柵材料層以及第一多晶硅層，刻蝕所述第一覆蓋層、所述第一高K介質(zhì)層、所述第一金屬柵材料層以及所述第一多晶硅層，露出部分所述半導(dǎo)體襯底和部分所述第一覆蓋層，并且露出的部分所述第一覆蓋層覆蓋所述淺溝槽隔離；S22、在剩余的第一多晶硅層、露出的所述第一覆蓋層上以及露出的所述半導(dǎo)體襯底上依次形成第二覆蓋層、第二高K介質(zhì)層、第二金屬柵材料層以及第二多晶硅層；S23、去除依次覆蓋在所述第一多晶硅層上的所述第二覆蓋層、所述第二高K介質(zhì)層、所述第二金屬柵材料層以及所述第二多晶硅層；S24、去除依次覆蓋在所述淺溝槽隔離上的所述第一覆蓋層、所述第二覆蓋層、所述第二高K介質(zhì)層、所述第二金屬柵材料層以及第二多晶硅層；S25、在所述淺溝槽隔離的兩側(cè)分別形成第一高K柵介質(zhì)/金屬柵結(jié)構(gòu)以及第二高 K柵介質(zhì)/金屬柵結(jié)構(gòu)。下面將結(jié)合剖面結(jié)構(gòu)示意圖對(duì)本發(fā)明的雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。圖3A 3F為本發(fā)明實(shí)施例提供的雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法所對(duì)應(yīng)的剖面結(jié)構(gòu)示意圖。參照?qǐng)D3A并結(jié)合步驟S21，提供具有淺溝槽隔離31的半導(dǎo)體襯底30， 在所述半導(dǎo)體襯底30及所述淺溝槽隔離31上依次形成第一覆蓋層38、第一高K介質(zhì)層32、 第一金屬柵材料層33以及第一多晶硅層34，刻蝕所述第一覆蓋層38、所述第一高K介質(zhì)層 32、所述第一金屬柵材料層33以及所述第一多晶硅層34，露出部分所述半導(dǎo)體襯底30和部分所述第一覆蓋層38，并且露出的部分所述第一覆蓋層38覆蓋所述淺溝槽隔離31。參照?qǐng)D;3B并結(jié)合步驟S22，在剩余的第一多晶硅層34、露出的所述第一覆蓋層38 上以及露出的所述半導(dǎo)體襯底30上依次形成第二覆蓋層38’、第二高K介質(zhì)層32’、第二金屬柵材料層33’以及第二多晶硅層34’。參照?qǐng)D3C并結(jié)合步驟S23，利用光刻及刻蝕工藝去除依次覆蓋在所述第一多晶硅層34上的所述第二覆蓋層38’、所述第二高K介質(zhì)層32’、所述第二金屬柵材料層33’以及所述第二多晶硅層34’，保留依次覆蓋在所述第一多晶硅層34側(cè)邊的所述第二覆蓋層38、 所述第二高K介質(zhì)層32’、所述第二金屬柵材料層33’以及所述第二多晶硅層34’。參照?qǐng)D3D并結(jié)合步驟S24，采用光刻及刻蝕工藝去除依次覆蓋在所述淺溝槽隔離31上的所述第一覆蓋層38、所述第二覆蓋層38’、所述第二高K介質(zhì)層32、所述第二金屬柵材料層33’以及第二多晶硅層34’，以形成凹槽37。在本實(shí)施例中，第一覆蓋層38的厚度為IOnm 50nm，第二覆蓋層38，的厚度為IOnm 50nm，第一覆蓋層38和第二覆蓋層38， 的材料均為氧化鑭，第一覆蓋層38以及第二覆蓋層38’能夠作為刻蝕阻擋層避免淺溝槽隔離31受到損傷，進(jìn)一步避免了由于淺溝槽隔離31損傷引起的短路，提高了產(chǎn)品良率。本領(lǐng)域的普通技術(shù)人員應(yīng)該理解，所述第一覆蓋層38以及第二覆蓋層38’的材料不僅僅局限于氧化鑭，還可以是諸如氧化鈥等材料。參照?qǐng)D3E、圖3F并結(jié)合步驟S25，在第一多晶硅層34和第二多晶硅層34，上以及凹槽37內(nèi)沉積多晶硅帽層35，利用光刻及刻蝕工藝在所述淺溝槽隔離31的兩側(cè)形成第一高K柵介質(zhì)/金屬柵結(jié)構(gòu)36以及第二高K柵介質(zhì)/金屬柵結(jié)構(gòu)36’。在本實(shí)施例中，所述第一金屬柵材料層33的材料是氮化鈦，所述第二金屬柵材料層33’的材料是氮化鉭，所述第一多晶硅層34和所述第二多晶硅層34’的材料均為多晶硅。
進(jìn)一步地，所述第一高K介質(zhì)層32與所述半導(dǎo)體襯底30之間形成有第一氧化硅層，所述第二高K介質(zhì)層32’與所述半導(dǎo)體襯底30之間形成有第二氧化硅層，在本實(shí)施例中，并未在圖中示出所述第一氧化硅層以及所述第二氧化硅層，但是所述第一氧化硅層和所述第二氧化硅層是存在的，本領(lǐng)域普通技術(shù)人員應(yīng)該悉知。第一氧化硅層使得所述第一高K介質(zhì)層32與所述半導(dǎo)體襯底30之間的粘附性更好，第二氧化硅層使得所述第二高K 介質(zhì)層32’與所述半導(dǎo)體襯底30之間的粘附性更好。而第一氧化硅層上的第一覆蓋層38 能夠防止第一高K介質(zhì)層32向第一氧化硅層擴(kuò)散，第二氧化硅層上的第二覆蓋層38’能夠防止第二高K介質(zhì)層32’向第二氧化硅層擴(kuò)散。顯然，本領(lǐng)域的技術(shù)人員可以對(duì)發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，其特征在于，包括提供具有淺溝槽隔離的半導(dǎo)體襯底，在所述半導(dǎo)體襯底及所述淺溝槽隔離上依次形成第一覆蓋層、第一高K介質(zhì)層、第一金屬柵材料層以及第一多晶硅層，刻蝕所述第一覆蓋層、所述第一高K介質(zhì)層、所述第一金屬柵材料層以及所述第一多晶硅層，露出部分所述半導(dǎo)體襯底和部分所述第一覆蓋層，并且露出的部分所述第一覆蓋層覆蓋所述淺溝槽隔離；在剩余的第一多晶硅層、露出的所述第一覆蓋層上以及露出的所述半導(dǎo)體襯底上依次形成第二覆蓋層、第二高K介質(zhì)層、第二金屬柵材料層以及第二多晶硅層；去除依次覆蓋在所述第一多晶硅層上的所述第二覆蓋層、所述第二高K介質(zhì)層、所述第二金屬柵材料層以及所述第二多晶硅層；去除依次覆蓋在所述淺溝槽隔離上的所述第一覆蓋層、所述第二覆蓋層、所述第二高K 介質(zhì)層、所述第二金屬柵材料層以及第二多晶硅層；在所述淺溝槽隔離的兩側(cè)分別形成第一高K柵介質(zhì)/金屬柵結(jié)構(gòu)以及第二高K柵介質(zhì) /金屬柵結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，其特征在于，利用光刻及刻蝕工藝去除依次覆蓋在所述第一多晶硅層上的所述第二覆蓋層、所述第二高K介質(zhì)層、所述第二金屬柵材料層以及所述第二多晶硅層，保留依次覆蓋在所述第一多晶硅層側(cè)邊的所述第二覆蓋層、所述第二高K介質(zhì)層、所述第二金屬柵材料層以及所述第二多晶硅層。
3.根據(jù)權(quán)利要求1所述的雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，其特征在于，利用光刻及刻蝕工藝去除依次覆蓋在所述淺溝槽隔離上的所述第一覆蓋層、所述第二覆蓋層、所述第二高K介質(zhì)層、所述第二金屬柵材料層以及第二多晶硅層。
4.根據(jù)權(quán)利要求1所述的雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，其特征在于，所述第一覆蓋層與所述半導(dǎo)體襯底之間形成有第一氧化硅層，所述第二覆蓋層與所述半導(dǎo)體襯底之間形成有第二氧化硅層。
5.根據(jù)權(quán)利要求1所述的雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，其特征在于，所述第一覆蓋層的材料是氧化鑭。
6.根據(jù)權(quán)利要求1所述的雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，其特征在于，所述第二覆蓋層的材料是氧化鑭。
7.根據(jù)權(quán)利要求1所述的雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，其特征在于，所述第一覆蓋層的厚度為IOnm 50nm。
8.根據(jù)權(quán)利要求1所述的雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，其特征在于，所述第二覆蓋層的厚度為IOnm 50nm。
9.根據(jù)權(quán)利要求1所述的雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，其特征在于，所述第一金屬柵材料層的材料是氮化鈦。
10.根據(jù)權(quán)利要求1所述的雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，其特征在于，所述第二金屬柵材料層的材料是氮化鉭。
11.根據(jù)權(quán)利要求1所述的雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，其特征在于，所述第一多晶硅層和所述第二多晶硅層的材料均為多晶硅。
12.根據(jù)權(quán)利要求1所述的雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，其特征在于，去除依次覆蓋在所述淺溝槽隔離上的所述第一覆蓋層、所述第二覆蓋層、所述第二高K介質(zhì)層、 所述第二金屬柵材料層以及第二多晶硅層之后，沉積多晶硅帽層，利用光刻及刻蝕工 藝形成所述第一高K柵介質(zhì)/金屬柵結(jié)構(gòu)以及所述第二高K柵介質(zhì)/金屬柵結(jié)構(gòu)。
全文摘要
本發(fā)明提供了雙高K柵介質(zhì)/金屬柵結(jié)構(gòu)的制作方法，包括提供具有淺溝槽隔離的半導(dǎo)體襯底，在半導(dǎo)體襯底及淺溝槽隔離上依次形成第一覆蓋層、第一高K介質(zhì)層、第一金屬柵材料層以及第一多晶硅層，刻蝕上述四層，露出部分半導(dǎo)體襯底和部分第一覆蓋層；在剩余的層上依次形成第二覆蓋層、第二高K介質(zhì)層、第二金屬柵材料層以及第二多晶硅層；去除依次覆蓋在第一多晶硅層上的第二覆蓋層、第二高K介質(zhì)層、第二金屬柵材料層以及第二多晶硅層；去除依次覆蓋在淺溝槽隔離上的各層；在淺溝槽隔離的兩側(cè)形成高K柵介質(zhì)/金屬柵結(jié)構(gòu)，上述制作方法避免淺溝槽隔離受到損傷，進(jìn)一步避免了由于淺溝槽隔離損傷引起的短路，提高了產(chǎn)品良率。
文檔編號(hào)H01L21/283GK102332398SQ20111033510
公開日2012年1月25日 申請(qǐng)日期2011年10月28日 優(yōu)先權(quán)日2011年10月28日
發(fā)明者周軍, 毛智彪 申請(qǐng)人:上海華力微電子有限公司