專利名稱：一種銅互連結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體器件的制造方法，特別涉及一種銅互連結(jié)構(gòu)的制造方法。
背景技術(shù)：
隨著半導體工藝材料的發(fā)展、集成電路制造設備的改進和集成度的提高，半導體器件已經(jīng)具有深亞微米結(jié)構(gòu)，器件之間的高性能、高密度連接不僅在單個互連層中進行，而且要在多層之間進行互聯(lián)。因此，通常提供多層互連結(jié)構(gòu)，其中多個互聯(lián)層互相堆疊，并且層間絕緣膜置于其間，用于連接半導體器件。特別是利用雙鑲嵌(dual-damascence)工藝形成的多層互連結(jié)構(gòu)，其預先在層間絕緣膜中形成溝槽(trench)和接觸孔(via)，然后用導電材料填充所述溝槽和接觸孔。由于雙鑲嵌結(jié)構(gòu)能夠避免重疊誤差以及解決公知金屬工藝的限制，多層互連結(jié)構(gòu)已成為金屬互聯(lián)結(jié)構(gòu)的主流技術(shù)。在現(xiàn)有技術(shù)中，銅互連結(jié)構(gòu)的上表面和碳氮化硅(SiCN)覆蓋層之間的無氧界面會提高粘合力和耐磨性，避免了由于界面處的空隙擴散導致的電遷移和應力誘生空洞。銅金屬互連結(jié)構(gòu)和鉭金屬材料構(gòu)成的阻障層之間的界面被認為是另一個關(guān)鍵擴散路徑，會導致電阻升高和/或接觸孔打開失敗。由于鉭金屬比銅更容易氧化，在結(jié)晶退火過程中，電化學沉積銅金屬薄膜中的氧原子會擴散到鉭金屬阻障層當中。因此，目前急需一種銅金屬互連的制作方法，來解決上述問題。

發(fā)明內(nèi)容
本發(fā)明提出一種銅互連結(jié)構(gòu)的制造方法，改進了銅互連結(jié)構(gòu)的可靠性。根據(jù)本發(fā)明提出的方法，包括: 提供半導體基底；
在所述半導體基底上沉積電介質(zhì)層；
進行溝槽和/或接觸孔的刻蝕；
在所述電介質(zhì)層上以及溝槽和/或接觸孔內(nèi)壁上沉積阻障層和種晶層；
在所述阻障層和種晶層上化學電鍍銅金屬層；
將鋁離子注入到所述銅金屬層中；
進行退火處理；
進行銅金屬層的化學機械研磨。其中還包括在沉積所述電介質(zhì)層之前沉積一覆蓋層的步驟。其中所述電介質(zhì)層為低介電常數(shù)材料。其中所述阻障層為氮化鉭和鉭(Ta)，或者為氮化鈦和鈦的雙層結(jié)構(gòu)。其中所述種晶層為純銅材料。其中所述種晶層為銅-招(Cu-Al)合金或銅-猛(Cu-Mn)合金。鋁或錳雜質(zhì)的原子百分比為09Γ3 %。鋁離子注入的參數(shù)范圍為:注入能量2(Tl00keV，注入劑量1X101Q 1X102°/Cm2。
其中所述覆蓋層為碳氮化硅材料。其中所述退火處理的條件為:溫度范圍150 300°C，時間范圍I 10分鐘。在進行化學機械研磨步驟后還包括在所述銅金屬層上沉積一頂覆蓋層的步驟。進行溝槽和/或接觸孔的刻蝕步驟之前還包括在所述電介質(zhì)層上形成硬掩膜層，以及在刻蝕之后去除所述硬掩膜層的步驟。在化學電鍍形成銅金屬互連結(jié)構(gòu)之后，進行鋁離子注入，形成合金層。研究表明，在高溫退火過程中，電鍍銅金屬層表面的鋁銅合金層會吸收電鍍銅金屬層中的氧原子。因此，根據(jù)本發(fā)明提出的方法，在結(jié)晶退火過程中，電鍍銅金屬互聯(lián)結(jié)構(gòu)中的氧原子被選擇性吸收到鋁銅合金層中，從而提高銅金屬互連結(jié)構(gòu)的可靠性。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的一個實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，
圖1A-1K是根據(jù)本發(fā)明一個實施例制作銅金屬互連結(jié)構(gòu)的方法流程中各步驟的截面
圖2是根據(jù)本發(fā)明一個實施例制作銅金屬互連結(jié)構(gòu)的工藝流程圖。符號說明:
圖1
100:半導體襯底、110:覆蓋層、120:電介質(zhì)層、130:硬掩膜層、140:溝槽和/或接觸孔、150:阻障層、160:種晶層、170:銅金屬層、180:銅招合金層、190:頂覆蓋層。
具體實施例方式接下來，將結(jié)合附圖更加完整地描述本發(fā)明，附圖中示出了本發(fā)明的實施例。但是，本發(fā)明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。應當明白，當元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)?。首先，如圖1A所示，提供一半導體襯底100，所述半導體襯底100包括下部互聯(lián)。可以用作襯底的含Si半導體材料的例證性例子包括:S1、SiGe、SiC、SiGeC、絕緣體上硅(SOI)或絕緣體上SiGe(SGOI),但不限于此。所述半導體沉底可以為多層基片(例如，具有覆蓋電介質(zhì)和金屬膜的硅襯底)、分級基片、絕緣體上硅(SOI)基片、外延硅基片、部分處理的基片(包括集成電路及其它元件的一部分)、圖案化或未被圖案化的基片。為了簡化，此處僅以一空白半導體基底圖不。接下來，如圖1B所示，在所述一半導體襯底100上沉積一覆蓋層110，作為隨后步驟中的蝕刻停止層。蝕刻停止層可包括數(shù)種蝕刻停止材料中的任意種。非限制性示例包括導體蝕刻停止材料、半導體蝕刻停止材料和介電蝕刻停止材料。由于下面的額外描述中將變得更顯而易見的原因，蝕刻停止層包括易受局部改變影響的蝕刻停止材料，其為蝕刻停止層提供區(qū)域特定的蝕刻選擇性。蝕刻停止層可采用SiCN、SiN, SiC、SiOF, SiON等形成。優(yōu)選地，所述覆蓋層為碳氮化硅(SiNC)材料。接下來，如圖1C所示，在所述覆蓋層110上沉積電介質(zhì)層120。所述電介質(zhì)層120為低介電常數(shù)材料(介電常數(shù)k〈4)層。所述低介電常數(shù)材料層采用化學氣相沉積(CVD)或者旋轉(zhuǎn)涂布(Spin-coating deposition, SOD)的方式沉積在半導體基底上,然后經(jīng)過固化形成電介質(zhì)層。所述低介電常數(shù)材料層例如為含氫娃酸鹽類(Hydrogen silsesquioxane,HSQ)、含甲基娃酸鹽類(Methylsilsesquioxane, MSQ)、芳香族碳氫化合物(SiLK)、干凝膠(Xeroge I)、超微孔玻璃(Nanoglass)、綜合含氫娃酸鹽類HSQ和含甲基娃酸鹽類MSQ所合成的混合式有機娃氧燒聚合物(Hybrid Organic Siloxane Polymer, H0SP)、基于化學氣相沉積碳換雜氧化娃的黑鉆石(Black Diamond, BD)等。接著，如圖1D所示，在所述電介質(zhì)層120上沉積硬掩膜層130。所述硬掩膜層130的沉積方法例如采用化學氣相沉積、等離子體增強化學氣相沉積、化學溶液沉積、蒸鍍，或者通過熱處理，例如氧化或氮化，形成硬掩膜。所述硬掩膜包括氧化物、氮化物、氧氮化物或它們的多層組合。優(yōu)選地，所述硬掩膜層130為氮化硅(SiN)材料。接下來，如圖1E所示，進行溝槽和/或接觸孔140的刻蝕。所述刻蝕工藝為干法刻蝕，在本實施例中，以等離子體刻蝕為示范性說明。所述刻蝕工藝選用等離子體刻蝕設備，具體工藝參數(shù)為:刻蝕設備腔體壓力為10毫托至50毫托，頂部射頻功率為200瓦至500瓦，底部射頻功率為150瓦至300瓦，C4F8流量為每分鐘10標準立方厘米至每分鐘50標準立方厘米，CO流量為每分鐘100標準立方厘米至每分鐘200標準立方厘米,Ar流量為每分鐘300標準立方厘米至每分鐘600標準立方厘米，02流量為每分鐘10標準立方厘米至每分鐘50標準立方厘米，刻蝕所述電介質(zhì)層，形成溝槽和/或接觸孔。接著，將所述半導體襯底在稀釋氫氟酸(HF)中清洗，以進行除濕處理。隨后將所述硬掩膜層130去除。接下來，如圖1F所示，在電介質(zhì)層120上和溝槽和/或接觸孔140內(nèi)壁上沉積一阻障層150，其作用是防止純銅金屬向電介質(zhì)層的擴散、純銅金屬的氧化，并提高純銅金屬的附著力。由于氮化鉭對純銅金屬擴散的阻擋效果好，但結(jié)合力差，為了提高所述阻障層與電介質(zhì)層和金屬銅之間的結(jié)合力，優(yōu)選地，在純銅金屬和氮化鉭之間沉積一層鉭，形成低介電材料-氮化鉭-鉭-純銅金屬結(jié)構(gòu)。優(yōu)選地，所述阻障層150為氮化鉭(TaN)和鉭(Ta)，或者為氮化鈦(TiN)和鈦(Ti)的雙層結(jié)構(gòu)。接下來，如圖1G所示，在阻障層150上沉積一種晶層160。優(yōu)選地，所述種晶層160為純銅材料，或者為純銅金屬摻雜鋁或錳雜質(zhì)。由于過多的摻雜物會導致互連結(jié)構(gòu)電阻增力口，優(yōu)選地，所述種晶層160為CuAl (0°Γ3%)或者CuMn (0%^3%)。當然，不局限于此，所述阻障層150和種晶層160也可采用其它材料。接下來,如圖1H所示,采用化學電鍍(Electro-Chemical Plating, ECP)法在阻障層150和種晶層160上電鍍一銅金屬層170?；瘜W電鍍法通常分為三步，電流由低到高依次為:步驟一、電流3 6安培，通電時間3 8秒；步驟二、電流5 10安培，通電時間25 60秒；步驟三、電流20 60安培，通電時間10 40秒。接下來， 如圖1I所示，將鋁離子注入到銅金屬層170中，形成鋁離子注入后的鋁銅合金層180。優(yōu)選地，離子注入的參數(shù)范圍為:注入能量2(Tl00keV，注入劑量I X IO10 I X 102Clions/cm2。接著，進行重新結(jié)晶和退火處理。優(yōu)選地，所述退火條件為:溫度范圍150 300°C，時間范圍I 10分鐘，氣體為氮氣或氮氣/氫氣的混合氣(氫氣百分比〈10%)。接下來，如圖1J所示，通過化學機械研磨(Chemical Mechanic Polishing, CMP)法將銅鋁合金層180去除。在銅金屬互連的化學機械研磨過程中，可用阻障層作為蝕刻停止層。此化學機械研磨工藝可采用一般傳統(tǒng)技術(shù)中的研磨劑。最后，如圖1K所示，沉積一頂覆蓋層190，作為銅互連結(jié)構(gòu)上表面的保護層。優(yōu)選地，所述頂覆蓋層190為碳氮化硅(SiNC)材料。如圖2所示，為根據(jù)本發(fā)明一個實施例制作銅互連結(jié)構(gòu)的工藝流程圖。在步驟201中，首先提供一半導體襯底。在步驟202中，沉積一覆蓋層，作為隨后步驟中的蝕刻停止層。在步驟203中，在所述覆蓋層上沉積電介質(zhì)層。在步驟204中，在所述電介質(zhì)層上沉積硬掩膜層。在步驟205中，進行溝槽和/或接觸孔的刻蝕，隨后將所述硬掩膜層去除。在步驟206中，沉積一阻障層和一種晶層。在步驟207中，采用化學電鍍法在阻障層上電鍍一銅金屬層。在步驟208中，將鋁離子注入到電鍍銅金屬中。在步驟209中，進行重新結(jié)晶和退火處理。在步驟210中，通過化學機械研磨法將電鍍銅的表面拋光，將銅鋁合金層除去。在步驟211中，沉積一頂覆蓋層，作為銅互連結(jié)構(gòu)上表面的保護層。本發(fā)明已經(jīng)通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種銅互連結(jié)構(gòu)的制作方法，包括: 提供半導體基底； 在所述半導體基底上沉積電介質(zhì)層； 進行溝槽和/或接觸孔的刻蝕； 在所述電介質(zhì)層上以及溝槽和/或接觸孔內(nèi)壁上沉積阻障層和種晶層； 在所述阻障層和種晶層上化學電鍍銅金屬層； 將鋁離子注入到所述銅金屬層中； 進行退火處理； 進行銅金屬層的化學機械研磨。
2.根據(jù)權(quán)利要求1所述的方法，其中還包括在沉積所述電介質(zhì)層之前沉積一覆蓋層的步驟。
3.根據(jù)權(quán)利要求1所述的方法，其中所述電介質(zhì)層為低介電常數(shù)材料。
4.根據(jù)權(quán)利要求1所述的 方法，其中所述阻障層為氮化鉭和鉭(Ta)，或者為氮化鈦和鈦的雙層結(jié)構(gòu)。
5.根據(jù)權(quán)利要求1所述的方法，其中所述種晶層為純銅材料。
6.根據(jù)權(quán)利要求1所述的方法，其中所述種晶層為銅-鋁(Cu-Al)合金或銅-錳(Cu-Mn)合金。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，鋁或錳雜質(zhì)的原子百分比為09Γ3%。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，鋁離子注入的參數(shù)范圍為:注入能量20 100keV，注入劑量 I X 101° 1 X IO2Vcm20
9.根據(jù)權(quán)利要求2所述的方法，其特征在于，其中所述覆蓋層為碳氮化硅材料。
10.根據(jù)權(quán)利要求1所述的方法，其中所述退火處理的條件為:溫度范圍150 300°C，時間范圍I 10分鐘。
11.根據(jù)權(quán)利要求1所述的方法，其特征在于，在進行化學機械研磨步驟后還包括在所述銅金屬層上沉積一頂覆蓋層的步驟。
12.根據(jù)權(quán)利要求1所述的方法，其特征在于，進行溝槽和/或接觸孔的刻蝕步驟之前還包括在所述電介質(zhì)層上形成硬掩膜層，以及在刻蝕之后去除所述硬掩膜層的步驟。
全文摘要
本發(fā)明提供一種銅互連結(jié)構(gòu)的制作方法，包括提供半導體基底；在所述半導體基底上沉積覆蓋層；在所述覆蓋層上沉積電介質(zhì)層；在所述電介質(zhì)層上形成硬掩膜層；進行溝槽和/或接觸孔的刻蝕；去除所述硬掩膜層；在所述電介質(zhì)層上以及溝槽和/或接觸孔內(nèi)壁上沉積阻障層和種晶層；在所述阻障層和種晶層上化學電鍍銅金屬層；將鋁離子注入到所述銅金屬層中；進行銅金屬層的化學機械研磨。最后，在所述銅金屬層上沉積一頂覆蓋層。
文檔編號H01L21/768GK103094184SQ20111033684
公開日2013年5月8日 申請日期2011年10月31日 優(yōu)先權(quán)日2011年10月31日
發(fā)明者鮑宇 申請人:中芯國際集成電路制造(上海)有限公司